JP2001332642A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法

Info

Publication number
JP2001332642A
JP2001332642A JP2000146850A JP2000146850A JP2001332642A JP 2001332642 A JP2001332642 A JP 2001332642A JP 2000146850 A JP2000146850 A JP 2000146850A JP 2000146850 A JP2000146850 A JP 2000146850A JP 2001332642 A JP2001332642 A JP 2001332642A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
adhesive
pattern member
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000146850A
Other languages
English (en)
Other versions
JP4454792B2 (ja
Inventor
Akira Okada
晃 岡田
Tetsuya Hiraoka
哲也 平岡
Kazuyuki Aiba
和之 合葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2000146850A priority Critical patent/JP4454792B2/ja
Priority to US09/727,760 priority patent/US6580173B2/en
Publication of JP2001332642A publication Critical patent/JP2001332642A/ja
Application granted granted Critical
Publication of JP4454792B2 publication Critical patent/JP4454792B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 本発明は、半導体素子を接着剤により基板に
固定した半導体装置に関し、接着剤又はアンダーフィル
材の漏出の起こらないベントホールを有する半導体装
置、及びそのような半導体装置を製造する方法を提供す
ることを課題とする。 【解決手段】 ベントホール１６が設けられた基板６の
半導体チップ２を固定する面６ａにパターン部材３０を
形成する。パターン部材３０はベントホールの開口部の
一部を覆うように形成され、ベントホール１６を部分的
に閉鎖して接着剤４の漏出を防止する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は一般的に半導体装置
に係り、特に、樹脂材料等の有機系材料により形成され
た有機系基板を用いた半導体装置に関する。
【０００２】有機系基板は、安価であり、取り扱いが簡
単で加工が容易であるという理由から、半導体装置の基
板として多く用いられている。代表的な有機系基板とし
て、ガラスエポキシ基板あるいはポリイミド基板等があ
る。有機系基板を用いた半導体装置において、半導体チ
ップを接着剤により有機系基板に接着し固定することが
一般的である。
【０００３】ところが、有機系基板は吸湿性が高く、雰
囲気中の水分を吸湿しやすいという性質がある。半導体
装置の保管時に雰囲気の湿度を低くしておけば、有機系
基板が吸湿する水分は少なくできる。しかし、湿度を低
くすると静電気の問題が発生するおそれがあるため、湿
度はある程度高く維持しておく必要がある。
【０００４】したがって、有機系基板はある程度の水分
を吸湿するという前提で使用されており、一般的に有機
系基板を用いた半導体には、有機系基板が吸湿した水分
に起因する問題を防止する手段が設けられている。
【０００５】
【従来の技術】半導体装置として形成された有機系基板
が吸湿した水分は、有機系基板上に半導体チップを固定
するための接着剤又はアンダーフィル材と有機基板との
界面に溜まった状態となる。このような水分が半導体装
置を実装する際の加熱により急激に蒸発すると、溜まっ
た水分が急激に蒸発してこの部分の内圧が高くなり、接
着剤と有機系基板との界面で剥離が生じるという問題が
ある。このような剥離をポップコーン現象と呼んでい
る。
【０００６】ポップコーン現象を防止する対策として、
一般的にベントホールと呼ばれる小さな貫通孔を有機系
基板に複数個形成して、接着剤と有機系基板との界面で
発生した水蒸気を貫通孔を通じて半導体装置の雰囲気に
逃がすという方法がとられている。
【０００７】図１はワイヤボンディング法により製造し
た従来の半導体装置の断面図である。半導体チップ２は
接着剤４を介して有機系基板６に固定されている。半導
体チップの電極は、ボンディングワイヤ８により有機系
基板６上に形成された電極パッド１０に接続され、半導
体チップ２及びボンディングワイヤ８は封止樹脂１２に
より封止されている。また、有機系基板６の電極パッド
１０は、有機系基板６に形成された回路パターン（図示
せず）を介して外部接続電極であるハンダボール１４に
電気的に接続されている。
【０００８】図１に示す半導体装置では、上述のポップ
コーン現象を防止するために、有機系基板６に予め複数
の貫通孔であるベントホール１６が形成される。ベント
ホール１６はパンチはドリル等により形成されるため、
各ベントホール１６の直径は０．１μｍから０．３μｍ
程度である。このようなベントホール１６が形成された
有機系基板６に接着剤４を介して半導体チップ２を固定
して半導体装置を形成する。
【０００９】また、ベントホール１６を予め有機系基板
６に形成しておくのではなく、図２に示すように、半導
体チップ２を有機系基板６に固定して樹脂封止した後
に、レーザ装置１８を使用して有機系基板６に貫通孔を
形成してベントホール１６とする方法もある。
【００１０】図３はフリップチップ法により製造した従
来の半導体装置の断面図である。半導体チップ２のスタ
ッド電極２０を、有機系基板６上に形成された電極パッ
ド１０に接合することにより、半導体チップ２を有機系
基板６に搭載している。半導体チップ２と有機系基板６
との間にはアンダーフィル材２２が充填されており、半
導体チップ２は確実に有機系基板６に固定されている。
また、有機系基板６の電極パッド１０は、有機系基板６
に形成された回路パターン（図示せず）を介して外部接
続電極であるハンダボール１４に電気的に接続されてい
る。ここで、アンダーフィル材２２は図１における接着
剤４に相当する。
【００１１】したがって、図１に示す半導体装置と同様
に、上述のポップコーン現象を防止するために、有機系
基板６に予め複数の貫通孔であるベントホール１６が形
成される。ベントホール１６はパンチ又はドリル等によ
り形成されるため、各ベントホール１６の直径は０．１
μｍから０．３μｍ程度である。このようなベントホー
ル１６が形成された有機系基板６に半導体チップ２を接
合し、アンダーフィル材２２を有機系基板６と半導体チ
ップ２との間に充填して半導体装置を形成する。
【００１２】また、ベントホール１６を予め有機系基板
６に形成しておくのではなく、図４に示すように、半導
体チップ２を有機系基板６に接合した後に、レーザ装置
１８を使用して有機系基板６に貫通孔を形成してベント
ホール１６とする方法もある。
【００１３】
【発明が解決しようとする課題】図１に示した半導体装
置では、有機系基板６に対して予めベントホール１６が
形成されているため、硬化前の液状またはペースト状の
接着剤４を半導体チップ２と有機系基板６との間に供給
する際に、接着剤４がベントホール１６から漏出してし
まうという問題があった。
【００１４】ここで、接着材４には通常フィラーが混合
されているが、フィラーの粒径は５０μｍから６０μｍ
程度であり、ベントホール１６を容易に通過してしまう
ため、フィラーによりベントホ−ルが塞がれることはな
いが、フィラーにより接着剤４の漏出を防止することも
できない。
【００１５】接着剤４がベントホール１６から漏出する
と、漏出した接着剤が半導体装置の実装時に問題を起こ
すことがある。すなわち、漏出して硬化した接着剤が半
導体装置の実装時に実装基板の電極等に付着し、実装時
のハンダ付け不良の原因となることがある。
【００１６】上述のような接着剤の漏出による問題を回
避するため、図２に示すように、接着剤４が硬化した後
にベントホール１６をレーザ加工により設ける。これに
より、接着剤４の漏出は防止できるが、こんどは、レー
ザ加工により接着剤４を貫通して半導体チップ２の表面
に損傷を与えるという問題が生じてしまう。近年は、半
導体チップ２の厚さが薄くなっており、小さな損傷を受
けただけで半導体チップ２に割れが生じてしまう。この
ように、半導体チップ２が損傷を受けると、半導体装置
の動作不良が起こるおそれがある。
【００１７】また、図３に示す半導体装置でも、上述の
図１に示す半導体装置と同様な問題が発生するおそれが
ある。すなわち、図３に示すように有機系基板６に予め
ベントホール１６を形成しておいた場合は、アンダーフ
ィル材２２が漏出するという問題がある。また、図４に
示すように、アンダーフィル材２２が硬化した後からレ
ーザ加工によりベントホール１６を有機基板６に形成す
る場合は、半導体チップ２の表面に損傷を与えるおそれ
がある。
【００１８】特に、図３及び４に示すフリップチップ実
装による半導体装置では、半導体チップ２の回路形成面
が有機系基板６に面しており、レーザ加工による損傷を
受ける面は回路形成面となる。したがって、ごく小さな
損傷であっても、半導体チップの回路が直接影響を受
け、半導体装置の動作不良を招く結果となる。
【００１９】本発明は上記の点に鑑みてなされたもので
あり、接着剤又はアンダーフィル材の漏出の起こらない
ベントホールを有する半導体装置、及びそのような半導
体装置を製造する方法を提供することを目的とする。
【００２０】
【課題を解決するための手段】上記の課題は、次に述べ
る各手段を講じることにより解決することができる。請
求項１記載の発明は、半導体装置において、半導体素子
と、該半導体素子が固定される第１の面と、該第１の面
の反対側の第２の面とを有する基板と、前記半導体素子
と前記基板の前記第１の面との間に設けられた接着剤
と、前記基板の前記第１の面と前記第２の面との間に延
在する貫通孔と、前記貫通孔の開口部の一部を覆うよう
に、前記基板の前記第１の面上に形成されたパターン部
材とを有することを特徴とするものである。
【００２１】請求項２記載の発明は、請求項１記載の半
導体装置であって、前記パターン部材は前記基板の前記
第１の面上に形成される電極パッドと同じ材料で形成さ
れていることを特徴とするものである。
【００２２】請求項３記載の発明は、請求項１記載の半
導体装置であって、前記パター部材は前記基板の前記第
１の面上に形成される回路パターンであることを特徴と
するものである。
【００２３】請求項４記載の発明は、請求項１乃至３の
うちいずれか一項記載の半導体装置であって、前記基板
は有機材料により形成された有機系基板であることを特
徴とするものである。
【００２４】請求項５に記載の発明は、半導体装置の製
造方法であって、基板の第１の面にパターン部材を形成
し、該基板の該第１の面に接着剤を介して半導体素子を
固定し該接着剤が硬化した後、前記基板の前記第１の面
の反対側の第２の面側から、前記パターン部材の形成さ
れた位置にレーザを照射し、前記基板を貫通する貫通孔
を形成する各段階を含むことを特徴とするものである。
【００２５】上述の各手段は次のように作用する。
【００２６】請求項１記載の発明によれば、基板の第１
の面に形成されたパターン部材が基板の貫通孔を部分的
に覆うため、貫通孔の直径が実質的に減少する。これに
より、接着剤が漏出するような大きさの貫通孔であって
も、パターン部材の存在により、接着剤の漏出を防止す
ることができる。パターン部材は貫通孔を部分的に覆う
ものであり、したがて、貫通孔の一部は接着剤に対して
（基板の第１の面に対して）開口したままである。した
がって、基板の第１の面と接着剤との界面に生じた水蒸
気を貫通孔を通じて逃がすことができる。
【００２７】また、請求項２記載の発明によれば、パタ
ーン部材を電極パッドと同じ材料で形成することによ
り、パターン部材を電極パッドと同じ工程で形成するこ
とができる。したがって、パターン部材を形成するため
の工程を別個に設ける必要がなく、製造コストを上昇さ
せずに、上記請求項１記載の発明を達成実ｓすることが
できる。
【００２８】また、請求項３記載の発明によれば、パタ
ーン部材を基板の前記第１の面上に形成される回路パタ
ーンとすることにより、貫通孔を部分的に塞ぐためだけ
にパターン部材を設ける必要がない。すなわち、回路パ
ターンによって、貫通孔を部分的に覆うことにより、貫
通孔の実質的な大きさを減少することができ、接着剤の
漏出を防止することができる。また、従来のように回路
パターンを避けた位置を選んで貫通孔を設ける必要がな
く、基板の設計の自由度が向上する。
【００２９】また、請求項４記載の発明によれば、有機
材料により形成された有機系基板を使用して基板に貫通
孔が設けられた半導体装置を構成する。有機系基板は安
価であり取り扱いが簡単で加工が容易である反面、吸湿
性が高いという欠点を有する。基板に吸収された水分
は、接着剤と基板との間に溜まり、実装時の加熱により
急激に水蒸気となって接着剤の剥離現象を引き起こす。
したがって、水蒸気を逃がすための貫通孔を部分的に覆
うパターン部材を有機系基板に形成することにより、有
機系基板の欠点を補いながら、製造コストを上昇するこ
となく安価に半導体装置を製造することができる。
【００３０】また、請求項５記載の発明によれば、接着
剤が硬化した後にレーザ加工により基板に貫通孔を形成
するので、接着剤の漏出はない。また、レーザ加工をす
る部位の接着剤に面する部分には金属製のパターン部材
が設けられており、レーザを反射するので、貫通孔が形
成された後に余分なレーザが照射されても接着剤や半導
体素子を余分なレーザで損傷することが防止できる。し
たがって、レーザ出力の制御精度を高くしなくても、半
導体装置への損傷を防止しながら貫通孔を加工すること
ができる。
【００３１】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。
【００３２】図５は本発明の第１の実施の形態による半
導体装置の断面図である。図５において、図１に示す構
成部品と同じ部品には同じ符号を付し、その説明は省略
する。
【００３３】図５に示す半導体装置は、図１に示す半導
体装置と同様に、有機系基板（以下単に基板と称する）
６に複数のベントホール（貫通孔）１６が予め形成され
ている。各ベントホールはパンチ又はドリル等により形
成され、その直径は０．１μｍから０．３μｍ程度であ
る。このベントホール１６は水蒸気を逃がすための貫通
孔として機能する。
【００３４】基板６の内面、すなわち半導体チップ２に
対向する面６ａにはパターン部材３０が設けられてお
り、各ベントホール１６はパターン部材３０の下に形成
されている。すなわち、各ベントホール１６は対応する
パターン部材３０により覆われており、パターン部材３
０の中央にはベントホール１６より小さい直径の細孔が
形成されている。したがって、接着材４はパターン部材
３０に設けられた細孔により各ベントホール１６に接続
されている。
【００３５】図６は、図５においてパターン部材３０が
設けられた部分を拡大して示す断面図であり、パターン
部材３０の平面形状が合わせて示されている。図６に示
すように、パターン部材３０は、ベントホール１６の直
径より大きな直径の円形に形成されており、ベントホー
ル１６を覆うように基板６の面６ａに形成されている。
【００３６】パターン部材３０の中央には、上述の細孔
３２が設けられており、この細孔３２を介して接着剤４
が露出している。細孔３２の直径はベントホール１６の
３２直径より十分小さく形成することができる。例え
ば、細孔３２の直径を５０μｍ程度とすることにより、
硬化する前の液状又はペースト状の接着剤４であって
も、細孔３２の直径が十分小さいため、ベントホール１
６側に漏出することはない。
【００３７】ここで、細孔３２は、水蒸気にとっては、
十分大きな孔として作用し、上述のポップコーン現象が
生じて水蒸気による接着材４の剥離が基板６の面６ａと
接着剤４との間の界面沿って広がっても、剥離がパター
ン部材３０の細孔３２に到達したところで、水蒸気は細
孔３２からベントホール１６に逃がされることとなる。
これにより、水蒸気の発生による内圧は減少し、水蒸気
による剥離は細孔３２を超えて広がることはない。
【００３８】したがって、多数の細孔３２（ベントホー
ル１６を含む）を基板６上に設けておくことにより、ポ
ップコーン現象が生じたとしても、小さい範囲の剥離に
抑えることができ、接着剤４の剥離が半導体装置に与え
る影響を実質的に防止することができる。すなわち、細
孔３２を有するパターン部材３０をベントホール１６上
に形成することにより、接着剤４の漏出を防止しながら
接着材４の剥離を実質的に防止することができる。
【００３９】本実施の形態では、パターン部材３０は、
基板６上に設けられる電極パッド１０と同時に形成され
る。すなわち、パターン部材３０は電極パッド１０と同
じ材料、例えば基板６の面６ａに張り付けられた銅板又
は銅箔をエッチングによりパターン化することにより形
成される。したがって、パターン部材３０は電極パッド
１０の形成工程において同時に形成することができ、パ
ターン部材３０を形成する工程を新たに設ける必要はな
い。
【００４０】パターン部材３０を形成するには、まず基
板６にベントホール１６を形成し、ベントホール１６を
覆うように銅板又は銅箔を基板６の面６に貼り付ける。
ベントホール１６は従来と同様にパンチ又はドリルを使
用して形成されるが、その直径は任意に設定可能であ
る。すなわち、従来のように０．１μｍから０．３μｍ
の範囲としてもよく、それ以上の直径としてもよい。基
板に銅板又は銅箔を貼り付けた後、銅板又は銅箔をエッ
チングによりパターン化し、電極パッド１０とパターン
部材３０とを形成する。
【００４１】なお、パターン部材３２の中央の細孔３２
は、エッチングにより形成してもよく、また、パターン
３０の形成後にレーザ加工により形成してもよい。図６
に示す例では、細孔３２の位置はパターン部材の中央、
すなわち、ベントホール１６の中央であるが、中央に限
られることはなく、ベントホール１６に接続されのであ
れば、パターン部材３０上のどの位置に形成されてもか
まわない。
【００４２】また本実施の形態ではパターン部材３０を
電極パッド１０と同じ材料により形成したが、これに限
定される必要はなく、電極パッド１０とは異なる材料で
異なる工程において形成されてもよい。また、細孔３２
の直径は任意に設定することができ、使用される接着材
４の粘度や混合されるフィラーの粒子径等に基づいて適
当な直径を設定することが好ましい。
【００４３】また、上述の実施の形態では、ベントホー
ル１６は予め基板６に形成しておくこととしたが、細孔
３２を有するパターン部材３０だけを予め形成してお
き、ベントホール１６を後からレーザ加工により形成す
ることもできる。
【００４４】すなわち、まず、細孔３２を有するパター
ン部材を基板６の面６ａに形成し、半導体チップ２を接
着剤４を介して基板６の面６ａに固定してしまう。接着
剤４が硬化した後で、パターン部材３０が設けられた位
置にレーザを照射してベントホール１６を形成する。
【００４５】このような方法によれば、従来のようにレ
ーザが接着剤４を通過してかつ半導体チップ２に損傷与
えることが防止できる。レーザによりベントホール１６
が形成される位置には、予めパターン部材３０が設けら
れており、基板６を除去した後に照射される余分なレー
ザは、パターン部材３０によりほとんどが反射されてし
まう。すなわち、パターン部材３０は金属（銅）により
形成されており、レーザを反射する性質を有している。
したがって、ベントホール１６が形成されてから余分に
照射されるレーザは、パターン部材３０により反射され
て接着剤４に届くことはなく、したがって、半導体チッ
プ２を損傷するおそれもない。
【００４６】ここで、パターン部材３０には細孔３２が
形成されており、細孔３２に照射されたレーザは僅かな
がら接着剤４を損傷することになる。しかし、細孔３２
の直径は非常に小さいため、細孔３２を通過するレーザ
のパワーは小さく、接着剤４を貫通して半導体チップ２
まで到達することはない。
【００４７】このように、パターン部材３０を予め基板
６に形成しておくことにより、半導体チップ２を接着在
により基板６に固定した後に、レーザ加工により基板に
ベントホール１６を形成する場合でも、照射するレーザ
のパワー及び、照射時間の制御を制度良く行わなくて
も、余分に照射されたレーザによって半導体装置２に損
傷を与えることを防止できる。
【００４８】図７はパターン部材３０の第１の変形例を
示す断面図である。図７は図６に相当する断面図であ
り、パターン部材３０の第１の変形例であるパターン部
材３０Ａが設けられた部分の断面と、パターン部材３０
Ａの平面形状が示されている。パターン部材３０Ａは、
正方形の形状であり、その一部がベントホール１６を覆
うように形成されている。ひとつのベントホール１６に
対して４つのパターン部材３０Ａが形成されており、４
つのパターン部材は、所定の狭い間隙３４を介して互い
に隣接している。ベントホール１６はこの隣接した４つ
のパターン部材３０Ａの中央に位置し、所定の狭い間隙
３４の部分のみパターン部材３０Ａに覆われないように
構成されている。
【００４９】上述の構成において、図７に示す間隙３４
は図６に示す細孔と同様な機能を果たす。すなわち、パ
ターン部材３２Ａにより部分的にベントホール１６を塞
いで接着剤４が漏出しないようにしつつ、ポップコーン
現象が生じたときに水蒸気を間隙３４を通じてベントホ
ール１６に逃がす。
【００５０】パターン部材３０Ａは、上述のパターン部
材３０と同様な工程により形成することができ、パター
ン部材３０Ａを形成するために特別に工程を設ける必要
はない。したがって、コストの上昇を招くことなく、接
着剤の漏出を防止しつつ接着剤の剥離を抑制した半導体
装置を製造することができる。
【００５１】図８はパターン部材３０の第２の変形例を
示す断面図である。図８は図６に相当する断面図であ
り、パターン部材３０の第２の変形例であるパターン部
材３０Ｂが設けられた部分の断面と、パターン部材３０
Ｂの平面形状が示されている。パターン部材３０Ｂは、
いわゆる井桁状の形状であり、その一部がベントホール
１６を覆うように形成されている。ひとつのベントホー
ル１６に対してひとつのパターン部材３０Ｂが形成され
ており、パターン部材３０Ｂの形状により部分的にベン
トホール１６を塞いでいる。すなわち、パターン部材３
２Ｂにより部分的にベントホール１６を塞いで接着剤４
が漏出しないようにしつつ、ポップコーン現象が生じた
ときに水蒸気を間隙パターン部材３０Ｂにより覆われて
いない部分を通じてベントホール１６に逃がす。
【００５２】パターン部材３０Ｂは、上述のパターン部
材３０と同様な工程により形成することができ、パター
ン部材３０Ｂを形成するために特別に工程を設ける必要
はない。したがって、コストの上昇を招くことなく、接
着剤の漏出を防止しつつ接着剤の剥離を抑制した半導体
装置を製造することができる。
【００５３】なお、パターン部材３０Ｂの形状は、図８
に示された井桁形状に限ることなく、ベントホール１６
を適当な範囲で覆うことができるものであれば、任意の
形状とすることができる。
【００５４】次に、本発明の第２の実施の形態による半
導体装置について図９を参照しながら説明する。図９は
本発明の第２の実施の形態による半導体装置の一部を示
す断面図であり、パターン部材の平面形状が合わせて示
されている。図９において、図５に示す構成部品と同等
な部品には同じ符号を付し、その説明は省略する。
【００５５】本実施の形態では、配線パターン４０の一
部によりベントホール１６を覆うように構成している。
配線パターン４０は実際に電極パッド１０に電気的に接
続された配線パターンであり、この点で上述の第１の実
施の形態とは異なる。すなわち、上述の第１の実施の形
態では、配線パターン及び電極パッド１０が形成されて
いない部分を選んでパターン部材を形成している。しか
し、本実施の形態では、実際の配線パターン４０を積極
的に利用して、配線パターン４０をパターン部材として
使用することにより、ベントホール１６を配線パターン
４０により部分的に覆う構成としている。
【００５６】したがって、設計の段階において、配線パ
ターン４０を基板６の面６ａ全面にわたって一様に配置
するように設計し、ベントホール１６を配線パターン４
０で部分的に覆われるような位置に配置する。これによ
り、配線パターン４０を避けながらパターン部材及びベ
ントホール１６を配置する必要がなくなり、設計の自由
度を向上することができる。
【００５７】図９に示す例では、互いに隣り合う配線パ
ターン４０の間の間隙を利用してベントホール１６を部
分的に覆う構成としている。すなわち、配線パターン４
０を所定の間隔で配置して、ベントホール１６が配線パ
ターン４０の間に配置されるように構成している。
【００５８】上述のように、本実施の形態では、配線パ
ターン４０によりベントホール１６を部分的に覆うこと
により、ベントホール１６を部分的に覆うパターン部材
を別個に形成する必要がない。したがって、コストの上
昇を招くことなく、接着剤の漏出を防止しつつ接着剤の
剥離を抑制した半導体装置を製造することができる。上
述の本発明の第１の実施の形態及び第２の実施の形態で
は、図１に示すような半導体チップ２をワイヤボンディ
グした半導体装置に関して説明したが、本発明は図３に
示したような半導体チップ２をフリップチップボンディ
ングした半導体装置にも適用できることは明らかであ
り、その説明は省略する。
【００５９】図１０は、フリップチップボンディング法
により製造した半導体装置に本発明を適用した場合の一
例を示す図である。図１０に示す半導体装置では、いわ
ゆるスタック型の半導体装置であり、フリップチップボ
ンディングされた半導体チップ２の上にもう一つの半導
体チップ５０が重ねて設けられている。上側の半導体チ
ップ５０は接着剤４により下側の半導体チップ２に固定
されている。また、上側の半導体チップ５０の電極は、
基板６の電極パッド１０にボンディングワイヤ５２によ
り接続されている。
【００６０】図１１は、ワイヤボンディング法により製
造した半導体装置に本発明を適用した場合の他の例を示
す図である。図１１に示す半導体装置では、ワイヤボン
ディングされた半導体チップ２の上にもう一つの半導体
チップ５０が重ねて設けられており、上側の半導体チッ
プ５０は接着剤４により下側の半導体チップ２に固定さ
れている。また、上側の半導体チップ５０の電極は、基
板６の電極パッド１０にボンディングワイヤ５２によっ
て接続されている。
【００６１】
【発明の効果】上述のように、請求項１記載の発明によ
れば、基板の第１の面に形成されたパターン部材が基板
の貫通孔を部分的に覆うため、貫通孔の直径が実質的に
減少する。これにより、接着剤が漏出するような大きさ
の貫通孔であっても、パターン部材の存在により、接着
剤の漏出を防止することができる。パターン部材は貫通
孔を部分的に覆うものであり、したがて、貫通孔の一部
は接着剤に対して（基板の第１の面に対して）開口した
ままである。したがって、基板の第１の面と接着剤との
界面に生じた水蒸気を貫通孔を通じて逃がすことができ
る。
【００６２】また、請求項２記載の発明によれば、パタ
ーン部材を電極パッドと同じ材料で形成することによ
り、パターン部材を電極パッドと同じ工程で形成するこ
とができる。したがって、パターン部材を形成するため
の工程を別個に設ける必要がなく、製造コストを上昇さ
せずに、上記請求項１記載の発明を達成実ｓすることが
できる。
【００６３】また、請求項３記載の発明によれば、パタ
ーン部材を基板の前記第１の面上に形成される回路パタ
ーンとすることにより、貫通孔を部分的に塞ぐためだけ
にパターン部材を設ける必要がない。すなわち、回路パ
ターンによって、貫通孔を部分的に覆うことにより、貫
通孔の実質的な大きさを減少することができ、接着剤の
漏出を防止することができる。また、従来のように回路
パターンを避けた位置を選んで貫通孔を設ける必要がな
く、基板の設計の自由度が向上する。
【００６４】また、請求項４記載の発明によれば、有機
材料により形成された有機系基板を使用して基板に貫通
孔が設けられた半導体装置を構成する。有機系基板は安
価であり取り扱いが簡単で加工が容易である反面、吸湿
性が高いという欠点を有する。基板に吸収された水分
は、接着剤と基板との間に溜まり、実装時の加熱により
急激に水蒸気となって接着剤の剥離現象を引き起こす。
したがって、水蒸気を逃がすための貫通孔を部分的に覆
うパターン部材を有機系基板に形成することにより、有
機系基板の欠点を補いながら、製造コストを上昇するこ
となく安価に半導体装置を製造することができる。
【００６５】また、請求項５記載の発明によれば、接着
剤が硬化した後にレーザ加工により基板に貫通孔を形成
するので、接着剤の漏出はない。また、レーザ加工をす
る部位の接着剤に面する部分には金属製のパターン部材
が設けられており、レーザを反射するので、貫通孔が形
成された後に余分なレーザが照射されても接着剤や半導
体素子を余分なレーザで損傷することが防止できる。し
たがって、レーザ出力の制御精度を高くしなくても、半
導体装置への損傷を防止しながら貫通孔を加工すること
ができる。
【図面の簡単な説明】
【図１】ワイヤボンディング法により製造した従来の半
導体装置の断面図である。
【図２】図１に示した半導体装置において、ベントホー
ルをレーザ加工により形成する工程を示す断面図であ
る。
【図３】フリップチップボンディング法により製造した
従来の半導体装置の断面図である。
【図４】図３に示した半導体装置において、ベントホー
ルをレーザ加工により形成する工程を示す断面図であ
る。
【図５】本発明の第１の実施の形態による半導体装置の
断面図である。
【図６】図５に示すパターン部材を示す断面図である。
【図７】図６に示すパターン部材の第１の変形例を示す
断面図である
【図８】図６に示すパターン部材の第２の変形例を示す
断面図である
【図９】本発明の第２の実施の形態による半導体装置の
一部の断面図である。
【図１０】本発明の実施の形態による半導体装置をスタ
ック型とした場合の半導体装置の一例を示す断面図であ
る。
【図１１】本発明の実施の形態による半導体装置をスタ
ック型とした場合の半導体装置の他の例を示す断面図で
ある。
【符号の説明】
２，５０ 半導体チップ ４ 接着剤 ６ 基板 ６ａ 面 ８，５２ ボンディングワイヤ １０ 電極パッド １２ 封止樹脂 １４ ハンダボール １６ ベントホール １８ レーザ装置 ２０ バンプ電極 ２２ アンダーフィル材 ３０，３０Ａ，３０Ｂ パターン部材 ３２ 細孔 ４０ 配線パターン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 合葉 和之 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 4M109 AA01 BA03 DB16 GA10 5F044 KK02 KK09 LL13 QQ04

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 半導体素子と、 該半導体素子が固定される第１の面と、該第１の面の反
    対側の第２の面とを有する基板と、 前記半導体素子と前記基板の前記第１の面との間に設け
    られた接着剤と、 前記基板の前記第１の面と前記第２の面との間に延在す
    る貫通孔と、 前記貫通孔の開口部の一部を覆うように、前記基板の前
    記第１の面上に形成されたパターン部材とを有すること
    を特徴とする半導体装置。
  2. 【請求項２】 請求項１記載の半導体装置であって、前
    記パターン部材は前記基板の前記第１の面上に形成され
    る電極パッドと同じ材料で形成されていることを特徴と
    する半導体装置。
  3. 【請求項３】 請求項１記載の半導体装置であって、前
    記パターン部材は前記基板の前記第１の面上に形成され
    る回路パターンであることを特徴とする半導体装置。
  4. 【請求項４】 請求項１乃至３のうちいずれか一項記載
    の半導体装置であって、前記基板は有機材料により形成
    された有機系基板であることを特徴とする半導体装置。
  5. 【請求項５】 半導体装置の製造方法であって、 基板の第１の面に金属製のパターン部材を形成し、 該基板の該第１の面に接着剤を介して半導体素子を固定
    し前記基板の前記第１の面の反対側の第２の面側から、
    前記パターン部材の形成された位置にレーザを照射し、
    前記基板を貫通するベントホールを形成する各段階を含
    むことを特徴とする半導体装置の製造方法。
JP2000146850A 2000-05-18 2000-05-18 半導体装置 Expired - Fee Related JP4454792B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000146850A JP4454792B2 (ja) 2000-05-18 2000-05-18 半導体装置
US09/727,760 US6580173B2 (en) 2000-05-18 2000-12-04 Semiconductor device and manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000146850A JP4454792B2 (ja) 2000-05-18 2000-05-18 半導体装置

Publications (2)

Publication Number Publication Date
JP2001332642A true JP2001332642A (ja) 2001-11-30
JP4454792B2 JP4454792B2 (ja) 2010-04-21

Family

ID=18653126

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000146850A Expired - Fee Related JP4454792B2 (ja) 2000-05-18 2000-05-18 半導体装置

Country Status (2)

Country Link
US (1) US6580173B2 (ja)
JP (1) JP4454792B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170108649A (ko) * 2016-03-18 2017-09-27 에스케이하이닉스 주식회사 몰드 플래시를 억제한 반도체 패키지 및 제조 방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004260135A (ja) * 2003-02-06 2004-09-16 Sanyo Electric Co Ltd 半導体集積装置及びその製造方法
US20080150159A1 (en) * 2004-02-11 2008-06-26 Irwin Aberin Semiconductor Package with Perforated Substrate
US7750482B2 (en) * 2006-02-09 2010-07-06 Stats Chippac Ltd. Integrated circuit package system including zero fillet resin
CN103633037A (zh) * 2012-08-27 2014-03-12 国碁电子(中山)有限公司 封装结构及制造方法
US9917068B2 (en) * 2014-03-14 2018-03-13 Taiwan Semiconductor Manufacturing Company Package substrates, packaged semiconductor devices, and methods of packaging semiconductor devices
US9721812B2 (en) * 2015-11-20 2017-08-01 International Business Machines Corporation Optical device with precoated underfill
CN113284855A (zh) * 2020-02-19 2021-08-20 长鑫存储技术有限公司 封装基板及其形成方法、封装结构及其形成方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3414017B2 (ja) * 1994-12-09 2003-06-09 ソニー株式会社 半導体装置
US6242802B1 (en) * 1995-07-17 2001-06-05 Motorola, Inc. Moisture enhanced ball grid array package
JPH11186294A (ja) * 1997-10-14 1999-07-09 Sumitomo Metal Smi Electron Devices Inc 半導体パッケージ及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170108649A (ko) * 2016-03-18 2017-09-27 에스케이하이닉스 주식회사 몰드 플래시를 억제한 반도체 패키지 및 제조 방법
KR102520258B1 (ko) 2016-03-18 2023-04-11 에스케이하이닉스 주식회사 몰드 플래시를 억제한 반도체 패키지 및 제조 방법

Also Published As

Publication number Publication date
JP4454792B2 (ja) 2010-04-21
US6580173B2 (en) 2003-06-17
US20010042908A1 (en) 2001-11-22

Similar Documents

Publication Publication Date Title
US6356453B1 (en) Electronic package having flip chip integrated circuit and passive chip component
US6546620B1 (en) Flip chip integrated circuit and passive chip component package fabrication method
TWI413223B (zh) 嵌埋有半導體元件之封裝基板及其製法
US7554191B2 (en) Semiconductor device having a heatsink plate with bored portions
JPH11214586A (ja) 電子回路装置
JP2001250889A (ja) 光素子の実装構造体およびその製造方法
JP2000150701A (ja) 半導体装置並びにこれに用いる接続用基板及びその製造方法
KR100452252B1 (ko) 반도체 장치 및 그 제조방법
KR20010006954A (ko) 기판과 반도체칩의 접속구조 및 그 제조방법
US5789820A (en) Method for manufacturing heat radiating resin-molded semiconductor device
KR100324332B1 (ko) 솔더 조인트 신뢰성을 향상시킨 비지에이 반도체 패키지및 그 제조 방법
JP2001332642A (ja) 半導体装置及び半導体装置の製造方法
TW200935573A (en) Insulative wiring board, semiconductor package using the same, and method for producing the insulative wiring board
JP2007103733A (ja) 基板およびそれを用いた半導体装置
KR100608610B1 (ko) 인쇄회로기판과, 그의 제조 방법 및 그를 이용한 반도체패키지
JP4416776B2 (ja) パッケージ基板、半導体パッケージ及び半導体パッケージ作製方法
JP3485509B2 (ja) フリップチップ型半導体装置及びその製造方法
JP2006501643A (ja) 封止された隙間を有し蒸気の発生による不具合を防止する集積回路パッケージ、及びその製造方法
KR20030085449A (ko) 개량된 플립 칩 패키지
JP3029594B2 (ja) テープキャリアパッケージの製造方法
JPH0410635A (ja) フリップチップ実装方法
KR0127034B1 (ko) 반도체 패키지 및 그 제조방법
JP2004063890A (ja) 半導体装置の製造方法
KR100403359B1 (ko) 반도체패키지의제조방법
JP4436748B2 (ja) 半導体装置およびその実装方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070308

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20080728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090728

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091027

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100202

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100203

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140212

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees