KR20010006954A - 기판과 반도체칩의 접속구조 및 그 제조방법 - Google Patents

기판과 반도체칩의 접속구조 및 그 제조방법 Download PDF

Info

Publication number
KR20010006954A
KR20010006954A KR1020000017803A KR20000017803A KR20010006954A KR 20010006954 A KR20010006954 A KR 20010006954A KR 1020000017803 A KR1020000017803 A KR 1020000017803A KR 20000017803 A KR20000017803 A KR 20000017803A KR 20010006954 A KR20010006954 A KR 20010006954A
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor chip
connection terminal
opening
film substrate
Prior art date
Application number
KR1020000017803A
Other languages
English (en)
Other versions
KR100363361B1 (ko
Inventor
오자키시로
에다자와겐지
스기야마가즈히로
Original Assignee
가시오 가즈오
가시오게산키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가시오 가즈오, 가시오게산키 가부시키가이샤 filed Critical 가시오 가즈오
Publication of KR20010006954A publication Critical patent/KR20010006954A/ko
Application granted granted Critical
Publication of KR100363361B1 publication Critical patent/KR100363361B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 이른바 COF(Chip On Film)기술에 관한 것이며, 필름기판과 반도체칩의 접속구조 및 그 제조방법에 관한 것으로서,
반도체칩(23)을 필름기판(11)상에 본딩할 때의 본딩조건을 어떤 소정의 조건으로 하면 필름기판(11)의 제 1 접속단자(15)와 반도체칩(23)의 범프전극(24)의 접합부분 아래에 있어서의 접착제가 주위로 비어져 나와서 접착층(12)에 개구부(25)가 형성되고, 제 1 접속단자(15)의 범프전극(24)과 접합된 부분이 접착층(12)의 상면으로부터 들뜬 상태로 반도체칩(23)을 지지하며, 이 때문에 열팽창계수차에 기인하여 제 1 접속단자(3)와 범프전극(8)의 접합부분에 발생하는 크랙(Crack)이나 도통불량을 방지할 수 있는 것을 특징으로 한다.

Description

기판과 반도체칩의 접속구조 및 그 제조방법{BONDED STRUCTURE OF FILM SUBSTRATE AND SEMICONDUCTOR CHIP AND METHOD OF MANUFACTURING THE SAME}
본 발명은 이른바 COF(Chip On Film)기술에 관한 것으로, 필름기판과 반도체칩의 접속구조 및 그 제조방법에 관한 것이다.
예를 들면 BGA(Ball Grid Array)라 불리우는 반도체장치에서는 LSI 등으로 이루어지는 반도체칩을 중간기판(인터포저)상에 탑재하고 중간기판의 하면에 땜납볼을 매트릭스상으로 배치하고 있다. 도 17은 종래의 이와 같은 반도체장치의 한 예의 단면도를 나타낸 것이다. 이 반도체장치에 있어서의 중간기판(1)은 반도체칩(7)의 평면사이즈보다도 약간 큰 평면사이즈를 갖고, 세라믹, 유리섬유함유에폭시수지 등을 재료로 하는 경질기판이다. 중간기판(1)의 상면에는 접착층(2)이 설치되어 있다. 접착층(2)의 상면주변부에는 반도체칩(7)의 하면주변부에 설치된 범프전극(8)에 대응하여 제 1 접속단자(3)가 설치되어 있다. 접착층(2) 상면의 각 소정 장소에는 제 2 접속단자(4)가 매트릭스상으로 설치되어 있다. 제 1 접속단자(3)와 제 2 접속단자(4)는 접착층(2) 상면에 적절히 설치된 연결선(도시하지 않음)을 통하여 접속되어 있다. 제 2 접속단자(4)의 소정 장소에 대응하는 부분에 있어서의 중간기판(1) 및 접착층(2)에는 원형구멍(5)이 설치되어 있다. 원형구멍(5)내 및 원형구멍(5)하에는 땜납볼(6)이 제 2 접속단자(4)에 접속되어 설치되어 있다. 그리고 반도체칩(7)은 범프전극(8)이 제 1 접속단자(3)에 접합되어 있는 것에 의해 중간기판(1)상에 탑재되어 있다.
종래의 이와 같은 반도체장치에서는 제 1 접속단자(3), 제 2 접속단자(4) 및 그 사이의 연결선이 접착층(2)을 통하여 중간기판(1)의 상면에 접착되어 있기 때문에 특히 제 1 접속단자(3)를 중간기판(1)에 대하여 변위시킬 수 없다. 이 결과 중간기판(1)과 반도체칩(7)의 열팽창계수차에 기인하여 발생하는 응력에 의해 제 1 접속단자(3)와 범프전극(8)의 접합부분에 크랙이 발생하기 쉽고, 나아가서는 도통불량이 발생해 버리는 일이 있다는 문제가 있었다.
본 발명의 목적은 기판의 접속단자에서 응력을 흡수하여 제 1 접속단자(3)와 범프전극(8)의 접합부분에 발생하는 크랙이나 도통불량을 방지하는 것이며, 본 발명에 따르면 하기로 이루어지는 반도체장치가 제공된다.
복수의 전극(24)을 갖는 반도체칩(23)과,
상기 반도체칩(23)을 탑재하기 위한 기판(11) 및,
각각이 상기 반도체칩(23)에 대응하여 배치되고, 각각 일단 및 타단을 갖는 복수의 접속단자(15)를 구비하고,
상기 각 접속단자(15)의 일단은 상기 기판(11)에 고착되고, 타단은 상기 전극에 접합되며, 또한 상기 기판(11)에 대하여 자유롭게(불구속) 되어 있다.
도 1에서 도 8은 각각 본 발명의 필름기판과 반도체칩의 접속방법의 한 실시예를 설명하기 위한 각 제조공정에 있어서의 필름기판과 반도체칩의 주요부확대단면도.
도 9는 도 7에 있어서의 본딩부분의 상세를 나타내는 확대단면도.
도 10A 및 도 10B는 도 9에 나타내는 상태가 얻어지는 이유를 설명하기 위한 도면.
도 11은 본 발명의 제 2 실시예를 설명하기 위한 필름기판과 반도체칩의 주요부확대단면도.
도 12A에서 도 12C는 각각 본 발명의 제 3 실시예를 설명하기 위한 각 제조공정에 있어서의 필름기판확대단면도.
도 13은 필름기판과 반도체칩을 접속한 후의 밀봉구조에 관련되는 확대단면을 나타내는 본 발명의 제 1 실시예.
도 14는 도 13의 변형예를 나타내는 확대단면도.
도 15는 도 13의 다른 변형예를 나타내는 확대단면도.
도 16은 도 13의 또한 다른 변형예를 나타내는 확대단면도.
도 17은 종래의 회로기판과 반도체칩의 접속구조를 나타내는 확대단면도이다.
※도면의 주요부분에 대한 부호의 설명
11: 필름기판(기판) 12: 접착층
13: 원형구멍 14: 동박
15: 제 1 접속단자 16: 제 2 접속단자
21: 본딩스테이지 22: 본딩헤드
23: 반도체칩 24: 범프전극(전극)
25: 개구부 26: 땜납볼
27, 29: 수지밀봉막
28: 언더필재(Under Filling Material)
도 1에서 도 8은 각각 본 발명의 한 실시형태에 있어서의 반도체장치의 각 제조공정을 나타낸 것이다. 그래서 이들 도면을 차례로 참조하여 이 실시형태에 있어서의 반도체장치의 구조에 대하여 그 제조방법과 아울러 설명한다. 우선 도 1에 나타내는 바와 같이 중간기판형성용의 폴리이미드 등으로 이루어지는 필름기판(기판)(11)의 상면에 폴리이미드계 접착제, 폴리아미드계 접착제, 에폭시계 접착제 등으로 이루어지는 접착층(12)을 설치한 것을 준비한다. 이 경우 필름기판(11)은 긴 것으로 이루어지고, 롤 투 롤로 반송되도록 되어 있다.
다음으로 도 2에 나타내는 바와 같이 통상의 금형을 이용한 펀칭에 의해 필름기판(11) 및 접착층(12)의 각 소정 장소에 원형구멍(개구)(13)을 형성하는 동시에 그 폭방향양측에 스프로켓홀(도시하지 않음)을 형성한다. 다음으로 도 3에 나타내는 바와 같이 접착층(12)의 상면에 동박(14)을 접착한다. 다음으로 도 4에 나타내는 바와 같이 통상의 포토리소그래피법에 의해 동박(14)을 패터닝하고 제 1 접속단자(15), 제 2 접속단자(16) 및 그 사이의 연결선(도시하지 않음)을 형성한다. 이 경우 제 2 접속단자(16)는 원형구멍(13)을 덮도록 형성된다. 다음으로 도시하고 있지 않지만 제 1 접속단자(15), 제 2 접속단자(16) 및 그 사이의 연결선의 표면에 무전해도금에 의해 주석·땜납 등의 도금층을 형성한다.
다음으로 도 5에 나타내는 바와 같이 본딩스테이지(21)의 상면에 필름기판(11)을 탑재하여 위치결정하고, 본딩스테이지(21)에 형성된 복수의 공기로(21A)로부터 진공흡인하여 필름기판(11)을 흡착하며, 본딩스테이지(21)의 상면에 밀착시킨다. 다음으로 본딩헤드(22)에 형성된 복수의 공기로(22A)로부터 진공흡인하여 본딩헤드(22)의 하면에 반도체칩(23)을 흡착하고, 이 반도체칩(23)을 필름기판(11)에 위치맞춤하며, 본딩헤드(22)를 가열하여 반도체칩(23)의 범프전극(24)을 필름기판(11)의 제 1 접속단자(15)에 본딩한다. 이 경우 본딩조건은 그 상세는 후술하지만 이 본딩공정후에 도 6에 나타내는 바와 같이 반도체칩(23)의 하면주변부에 설치된 금으로 이루어지는 각 범프전극(24)과 제 1 접속단자(15)의 접합부분의 아래에 있어서의 접착층(12)에 개구부(25)가 형성되고, 이에 따라 제 1 접속단자(15)의 범프전극(24)과 접합된 부분이 접착층(12)의 상면으로부터 들뜨며, 또한 적절히 구부러진 상태가 얻어지도록 선정되어 있다.
다음으로 도 7에 나타내는 바와 같이 필름기판(11)의 원형구멍(13)내가 충전되어 제 2 접속단자(16)에 접속되고, 또한 필름기판(11)의 원형구멍(13)밖으로 돌출하도록 땜납볼(26)을 형성한다. 이 공정은 필름기판(11)의 각 원형구멍(13)상에 땜납볼을 탑재하고 각 땜납볼을 리플로우에 의해 용융하면 좋다. 다음으로 절단공정을 거치면, 즉 필름기판(11)을 적어도 반도체칩(23)이 1개는 포함되도록 소기의 형상 및 크기로 절단하면 도 8에 나타내는 바와 같은 반도체장치가 복수개 얻어진다.
여기에서 상기 본딩조건에 대하여 설명한다. 우선 전제조건으로서 폴리이미드로 이루어지는 필름기판(11)의 두께를 75㎛로 하고, 폴리이미드계 접착제로 이루어지는 접착층(12)의 두께를 8㎛로 하며, 동박(14)의 두께를 18㎛로 하고, 주석도금층의 두께를 도금후에서 0. 65㎛, 어닐후(코크르(Kocour)값)에서 0. 2㎛로 했다. 그리고 본딩스테이지(21)의 온도를 100℃로 하고 본딩조건을 바꾸어 본딩을 실시한 바 다음과 같은 결과가 얻어졌다.
첫째로 본딩온도를 260℃, 290℃, 320℃, 350℃로 하여 본딩을 실시했다. 이 경우 본딩하중을 12mgf/㎛2로 하고 본딩시간을 5초로 했다. 그러면 본딩온도 260℃의 경우에는 접착층(12)에 개구부(25)가 형성되지 않았지만, 그 이외의 본딩온도의 경우에는 접착층(12)에 개구부(25)가 형성되었다. 둘째로 본딩하중을 4/mgf/㎛2, 8mgf/㎛2, 12mgf/㎛2로 하여 본딩을 실시했다. 이 경우 본딩온도를 350℃로 하고 본딩시간을 5초로 했다. 그러면 본딩하중 4mgf/㎛2의 경우에는 접착층(12)에 개구부(25)가 형성되지 않았지만, 그 이외의 본딩하중의 경우에는 접착층(12)에 개구부(25)가 형성되었다. 마지막으로 본딩시간을 1초, 2초, 3초, 4초, 5초, 10초로 하여 본딩을 실시했다. 이 경우 본딩온도를 350℃로 하고 본딩하중을 12mgf/㎛2로 했다. 그러면 본딩시간 1초의 경우에는 접착층(12)에 개구부(25)가 형성되지 않았지만, 그 이외의 본딩시간의 경우에는 접착층(12)에 개구부(25)가 형성되었다.
이와 같이 본딩조건을 어떤 소정의 조건으로 하면 접착층(12)에 개구부(25)가 형성되고, 제 1 접속단자(15)의 범프전극(24)과 접합된 부분이 접착층(12)의 상면으로부터 들떠서 적절히 구부러진 상태로 된다. 그런데 본딩조건을 어떤 소정의 조건으로 하여 본딩을 실시한 후에 제 1 접속단자(15)와 범프전극(24)의 접합부분의 금속현미경사진을 관찰한 바 도 9에 나타내는 바와 같이 되어 있었다. 이에 따르면 제 1 접속단자(15)와 범프전극(24)의 접합부분의 아래에 있어서의 접착제가 주위로 비어져 나옴으로써 접착층(12)에 개구부(25)가 형성되고, 제 1 접속단자(15)의 범프전극(24)과 접합된 부분이 접착층(12)의 상면으로부터 들떠서 적절히 구부러진 상태로 되어 있다. 또한 도 6 및 도 9에 나타내는 실시형태에서는 제 1 접속단자(15)의 접착층(12)의 상면으로부터 들뜨기 시작하는 부분을 반도체칩(23)의 측면의 외측으로 하고 있는데, 이 부분이 반도체칩(23)의 측면의 외측으로 되도록 해도 좋다.
상기의 작용을 도 10A 및 도 10B를 참조하여 설명한다. 도 10A는 본딩헤드(도시하지 않음)에 의해 반도체칩(23)을 가열압착함으로써 반도체칩(23)의 범프전극(24)을 제 1 접속단자(15)에 본딩한 상태의 확대단면도를 나타낸다. 이 상태에 있어서는 범프전극(24)과 제 1 접속단자(15)가 가열되어 있으며, 범프전극(24)과의 접합부분의 아래에 있어서의 접착제가 용융하여 도 9에 도시하는 바와 같이 주위로 비어져 나옴으로써 접착층(12)에 개구부(25)가 형성되고, 이 개구부(25)에 있어서는 접착층(12)은 접착의 기능을 실질적으로 상실하고 있다. 또 이 때 필름기판(11)은 본딩시의 가열에 의해 신장되어 있으며, 필름기판(11)의 소정의 1점(B)은 본딩전의 위치로부터 좌측으로 이동하고 있다. 도 10A에 있어서의 제 1 접속단자(15)의 1점(A)은 상기의 상태에 있어서의 1점(B)에 대응하는 지점이다. 이 후 반도체칩(23)을 압착한 채 본딩헤드의 가열을 정지하면 범프전극(24)과 제 1 접속단자(15)가 냉각되어 양자가 합금화된다. 또 필름기판(11)의 온도가 저하하고, 이에 동반하여 필름기판(11)이 수축하며, 그 1점(B)이 도 10B에 나타내는 바와 같이 우측의 방향으로 어긋나서 본딩전의 위치(B’)로 이동한다. 이 때 1점(A)보다도 좌측에서 접착층에 의해 필름기판(11)에 접착되어 있는 제 1 접속단자(15)는 범프전극(24)과 일체화하고 있기 때문에 필름기판(11)의 수축과 함께 우측으로 이동할 수는 없다. 이 때문에 제 1 접속단자(15)에는 반시계방향의 모멘트가 작용하고, 1점(A)은 반도체칩(23)을 들어올려서 윗쪽의 위치(A’)로 이동한다. 그리고 반도체칩(23)의 중량으로 구부러져서 반도체칩(23)을 지지한다.
이와 같이 하여 얻어진 반도체장치에서는 제 1 접속단자(15)의 범프전극(24)과 접합된 부분이 접착층(12)의 상면으로부터 들떠 있기 때문에 이 들뜬 부분의 제 1 접속단자(15)를 필름기판(11)에 대하여 변위 가능하게 할 수 있고, 따라서 반도체칩(23) 및 필름기판(11)의 열팽창계수차에 기인하여 발생하는 응력을 제 1 접속단자(15)에서 흡수할 수 있어서 크랙의 발생이나 도통불량을 방지할 수 있다.
또한 상기의 설명에 있어서는 본딩시의 가열에 의해 접착층(12)이 용융하여 개구부(25)가 형성되고, 이에 따라 접착의 기능이 상실되는 작용으로 했지만, 용융에 의하지 않고도 예를 들면 경화나 특성의 변동 등 가열에 의해 접착력이 상실되는 것이면 어떠한 접착층이어도 좋다.
또 상기 실시형태에서는 제 1 접속단자(15)의 범프전극(24)과의 접합부가 필름기판(11)으로부터 명확히 들뜨는 경우로 설명했지만, 도 11에 도시하는 바와 같이 제 1 접속단자(15)의 범프전극(24)과의 접합부가 필름기판(11)으로부터 확실하게 들뜨지 않더라도 단순히 필름기판(11)으로부터 유리되어 있는 상태가 되어 있는 것만으로도 응력의 흡수는 가능하다.
또 상기 실시형태에서는 도 2에 나타내는 제조공정에 있어서, 펀칭에 의해 필름기판(11) 및 접착층(12)에 원형구멍(13)을 형성하는 경우에 대하여 설명했지만, 이에 한정되는 것은 아니며, 이하에 제 3 실시형태를 설명한다. 우선 도 12A에 나타내는 바와 같이 필름기판(11)의 상면에 접착층(12)을 통하여 동박(14)을 설치한 것을 준비한다. 다음으로 도시하고 있지 않지만 펀칭에 의해 필름기판(11), 접착층(12) 및 동박(14)의 폭방향양측에 스프로켓홀을 형성한다. 다음으로 도 12B에 나타내는 바와 같이 포토리소그래피법에 의해 동박(14)을 패터닝하고 제 1 접속단자(15), 제 2 접속단자(16) 및 그 사이의 연결선(도시하지 않음)을 형성한다. 그리고 도 12C에 나타내는 바와 같이 엑시머레이저나 YAG레이저 등의 레이저를 조사함으로써 제 2 접속단자(16)의 소정 장소에 대응하는 부분에 있어서의 필름기판(11) 및 접착층(12)에 원형구멍(13)을 형성하도록 해도 좋다.
다음으로 도 13은 반도체칩(23)을 밀봉하는 경우의 제 1 예를 나타낸 것이다. 이 경우 도 6에 나타내는 본딩공정후에 스크린인쇄 등에 의해 반도체칩(23)을 포함하는(또는 반도체칩(23)의 주위에 있어서의) 필름기판(11)의 상면에 있어서 스프로켓홀형성부를 제외한 부분에 에폭시계 수지 등으로 이루어지는 수지밀봉막(27)을 형성한다. 따라서 이 경우에는 반도체칩(23)과 필름기판(11)의 사이에는 언더필재는 설치되어 있지 않고 공기만이 존재하는 간격부로 되어 있다.
다음으로 도 14는 반도체칩(23)을 밀봉하는 경우의 제 2 예를 나타낸 것이다. 이 경우 도 6에 나타내는 본딩공정후에 우선 퍼팅법이나 디펜서법에 의해 반도체칩(23)의 주위에 있어서의 필름기판(11)상에 언더필재(28)를 퍼팅하고, 이 퍼팅된 언더필재(28)를 모세관현상에 의해 반도체칩(23)과 필름기판(11)의 사이에 들어가게 한다. 이 경우의 언더필재(28)로서는 에폭시계 수지 등의 수지속에 실리카로 이루어지는 필러 등의 충전제를 충전하여 이루어지는 통상의 것을 이용해도 좋지만, 제 1 접속단자(15)의 접착층(12)의 상면으로부터 들뜬 부분을 변위하기 쉽게 하기 위해 실리콘이나 실리콘변성 에폭시수지 등의 탄성수지를 이용하는 편이 바람직하다. 이 후 스크린인쇄 등에 의해 반도체칩(23)을 포함하는(또는 반도체칩(23)의 주위에 있어서의) 필름기판(11)의 상면에 있어서 스프로켓홀형성부를 제외한 부분에 에폭시계 수지로 이루어지는 수지밀봉막(27)을 형성한다.
다음으로 도 15는 반도체칩(23)을 밀봉하는 경우의 제 3 예를 나타낸 것이다. 이 도면에 있어서, 도 14에 나타내는 경우와 다른 점은 반도체칩(23)의 하면에 에폭시계 수지로 이루어지는 수지밀봉막(29)을 범프전극(24)이 돌출하도록 설치한 점이다. 이 경우의 수지밀봉막(29)의 형성방법으로서는 반도체칩(23)을 형성하기 위한 웨이퍼의 상면(도 14에서는 하면)중앙부에 에폭시계 수지를 퍼팅하고, 계속해서 웨이퍼를 고속회전시켜서 웨이퍼의 상면에 수지밀봉막(29)을 범프전극(24)이 돌출하도록 형성하는 방법이 있다. 또 웨이퍼의 상면에 솔더레지스트를 스크린인쇄법에 의해 인쇄함으로써 수지밀봉막(29)을 형성하도록 해도 좋다. 또한 도 15에 나타내는 경우에 있어서, 언더필재(28)를 설치하도록 해도 좋고, 또 수지밀봉막(27)을 설치하지 않도록 해도 좋다.
다음으로 도 16은 반도체칩(23)을 밀봉하는 경우의 제 4 예를 나타낸 것이다. 이 경우 도 5에 나타내는 본딩공정전에 제 2 접속단자(16) 등을 포함하는 접착층(12)의 상면에 있어서 접착층(12)의 개구부(25) 및 그 근처를 제외한 부분에 엘라스토머라 불리우는 고무계 탄성수지를 스크린인쇄법에 의해 인쇄하고, 또는 고무계 탄성수지시트를 붙임으로써 언더필재(28)를 설치한다. 이와 같이 한 경우에는 도 5에 나타내는 바와 같은 본딩공정에 있어서, 언더필재(28)가 적절히 압축되고, 그리고 본딩공정후에 언더필재(28)가 탄성복귀함으로써 반도체칩(23)이 필름기판(11)으로부터 강제적으로 적절히 이간하고, 이에 동반하여 모든 제 1 접속단자(15)의 범프전극(24)과 접합된 부분을 접착층(12)의 상면으로부터 강제적으로 들뜨게 할 수 있다.
또한 상기 실시형태에서는 본딩시의 본딩조건에 따라 접착층(12)에 개구부(25)를 형성하는 경우에 대하여 설명했지만, 이에 한정되지 않고 접착층(12)의 소정 장소를 미리 제거함으로써 접착층(12)에 개구부(25)를 미리 형성해 두도록 해도 좋다. 이와 같이 한 경우에는 본딩조건에 제약을 받지 않도록 할 수 있다. 또 필름기판에 한정되지 않고 유리에폭시기판이나 세라믹기판 등을 이용해도 좋다. 또한 본 발명은 COF(Chip On Film)구조의 BGA에 한정되지 않고 단순한 COF 등에도 적용할 수 있다.
이상 설명한 바와 같이 본 발명에 따르면, 접속단자의 범프전극과 접합된 부분을 기판의 상면으로부터 들뜨게 하고 있기 때문에 이 들뜬 부분의 접속단자를 기판에 대하여 변위 가능하게 할 수 있고, 따라서 기판의 접속단자에서 응력을 흡수할 수 있어서 도통불량이 발생하기 어렵도록 할 수 있다.

Claims (20)

  1. 복수의 전극(24)을 갖는 반도체칩(23)과,
    상기 반도체칩(23)을 탑재하기 위한 기판(11) 및,
    각각이 상기 반도체칩(23)에 대응하여 배치되고, 각각 일단 및 타단을 갖는 복수의 접속단자(15)를 구비하고,
    상기 각 접속단자(15)의 일단은 상기 기판(11)에 고착되고, 타단은 상기 전극에 접합되며, 또한 상기 기판(11)에 대하여 자유롭게(불구속) 되어 있는 것을 특징으로 하는 반도체장치.
  2. 제 1 항에 있어서,
    상기 반도체칩(23)의 각 전극(24)과 상기 각 접속단자(15)의 일단의 사이에는 양자를 접착하는 접착층(12)이 개재되어 있는 것을 특징으로 하는 반도체장치.
  3. 제 1 항에 있어서,
    상기 각 접속단자(15)의 타단은 상기 기판(11)으로부터 이간해 있는 것을 특징으로 하는 반도체장치.
  4. 제 1 항에 있어서,
    상기 기판(11)은 필름기판인 것을 특징으로 하는 반도체장치.
  5. 제 1 항에 있어서,
    상기 각 접속단자(11)의 일단에 대응하는 상기 기판(11)에는 상기 일단의 일부를 노출하는 개구(13)가 형성되어 있는 것을 특징으로 하는 반도체장치.
  6. 제 5 항에 있어서,
    상기 개구(13)내에는 상기 개구(13)로부터 노출된 상기 접속단자의 상기 일부에 접합되는 땜납이 충전되어 있는 것을 특징으로 하는 반도체장치.
  7. 제 6 항에 있어서,
    상기 땜납은 상기 기판(11)의 두께보다도 높게 형성되어 있는 것을 특징으로 하는 반도체장치.
  8. 제 1 항에 있어서,
    상기 반도체칩(23) 및 상기 기판(11)의 상기 반도체칩(23)의 주위영역을 덮는 수지밀봉막(27)을 갖는 것을 특징으로 하는 반도체장치.
  9. 제 8 항에 있어서,
    상기 반도체칩(23) 및 상기 기판(11)의 상기 반도체칩(23)에 대응하는 영역과의 사이는 간격부로 되어 있는 것을 특징으로 하는 반도체장치.
  10. 제 8 항에 있어서,
    상기 반도체칩(23) 및 상기 기판(11)의 상기 반도체칩(23)에 대응하는 영역과의 사이에 언더필재(28)가 형성되어 있는 것을 특징으로 하는 반도체장치.
  11. 제 10 항에 있어서,
    언더필재(28)는 탄성재료인 것을 특징으로 하는 반도체장치.
  12. 복수의 전극(24)을 갖는 반도체칩(23)과,
    상기 각 전극(24)에 대응하는 개구(13)를 갖는 기판(11)과,
    상기 기판(11)상에 배치되어 각각이 상기 개구(13)를 덮는 일단 및 상기 각 전극(24)에 접합되는 타단을 갖는 복수의 접속단자(15) 및,
    상기 개구(13) 및 상기 각 접속단자(15)의 상기 타단을 제외한 상기 기판(11)과 상기 각 접속단자(15)의 사이에 개재된 접착층으로 이루어지는 것을 특징으로 하는 반도체장치.
  13. 제 12 항에 있어서,
    상기 각 접속단자(15)의 타단은 상기 기판(11)으로부터 이간해 있는 것을 특징으로 하는 반도체장치.
  14. 제 12 항에 있어서,
    상기 기판(11)은 필름기판인 것을 특징으로 하는 반도체장치.
  15. 제 12 항에 있어서,
    상기 개구(13)내에는 상기 개구(13)로부터 노출된 상기 접속단자에 접합되는 땜납이 충전되어 있는 것을 특징으로 하는 반도체장치.
  16. 제 15 항에 있어서,
    상기 땜납은 상기 기판(11)의 두께보다도 높게 형성되어 있는 것을 특징으로 하는 반도체장치.
  17. 복수의 전극(24)을 갖는 반도체칩을 준비하는 단계와,
    상기 반도체칩(23)을 탑재하기 위한 기판(11)을 준비하는 단계와,
    접착층(12)에 의해 상기 기판(11)에 대략 전체가 접착되고, 상기 기판의 일면에 일단 및 타단을 갖는 접속단자(15)를 형성하는 단계 및,
    상기 반도체칩(23)의 상기 각 전극(24)과 상기 각 접속단자(15)의 상기 타단을 가열압착하는 공정을 갖고,
    이에 따라 상기 각 전극(24)과 상기 각 접속단자(15)의 상기 타단이 일체화되며, 또한 상기 각 접속단자(15)의 상기 타단 바로 아래의 상기 접착층(12)이 실질적으로 접착기능을 상실하고, 상기 각 접속단자(15)의 상기 타단이 자유롭게(불구속) 되는 것을 특징으로 하는 반도체층의 제조방법.
  18. 제 17 항에 있어서,
    상기 각 접속단자(15)의 상기 타단은 상기 기판(11)으로부터 이간해 있는 것을 특징으로 하는 반도체층의 제조방법.
  19. 제 17 항에 있어서,
    상기 기판(11)으로서 필름기판을 이용하는 것을 특징으로 하는 반도체층의 제조방법.
  20. 제 17 항에 있어서,
    상기 반도체칩(23)과 상기 기판(11)의 사이에 언더필재(28)를 설치하는 것을 특징으로 하는 반도체층의 제조방법.
KR1020000017803A 1999-04-08 2000-04-06 기판과 반도체칩의 접속구조 및 그 제조방법 KR100363361B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP99-100926 1999-04-08
JP10092699A JP3180800B2 (ja) 1999-04-08 1999-04-08 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
KR20010006954A true KR20010006954A (ko) 2001-01-26
KR100363361B1 KR100363361B1 (ko) 2002-12-02

Family

ID=14286968

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000017803A KR100363361B1 (ko) 1999-04-08 2000-04-06 기판과 반도체칩의 접속구조 및 그 제조방법

Country Status (5)

Country Link
US (1) US6472305B1 (ko)
JP (1) JP3180800B2 (ko)
KR (1) KR100363361B1 (ko)
CN (1) CN1174486C (ko)
TW (1) TW459317B (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6703707B1 (en) * 1999-11-24 2004-03-09 Denso Corporation Semiconductor device having radiation structure
US6723927B1 (en) * 2000-08-24 2004-04-20 High Connection Density, Inc. High-reliability interposer for low cost and high reliability applications
JP4562950B2 (ja) * 2001-05-31 2010-10-13 パナソニック株式会社 半導体装置およびその製造方法
JP3860000B2 (ja) 2001-09-07 2006-12-20 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその製造方法
JP2004146526A (ja) * 2002-10-23 2004-05-20 Tomoegawa Paper Co Ltd 電子部材及びその製造方法、並びに半導体装置
JP4036116B2 (ja) * 2003-02-26 2008-01-23 セイコーエプソン株式会社 回路基板、半導体装置、半導体製造装置、回路基板の製造方法および半導体装置の製造方法
US6812558B2 (en) * 2003-03-26 2004-11-02 Northrop Grumman Corporation Wafer scale package and method of assembly
US20050102573A1 (en) * 2003-11-03 2005-05-12 Macronix International Co., Ltd. In-circuit configuration architecture for embedded configurable logic array
US7245022B2 (en) * 2003-11-25 2007-07-17 International Business Machines Corporation Semiconductor module with improved interposer structure and method for forming the same
JP3812677B2 (ja) * 2004-09-14 2006-08-23 セイコーエプソン株式会社 半導体装置の製造装置及び半導体装置の製造方法
KR100708033B1 (ko) 2006-01-06 2007-04-16 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 섭스트레이트 및 이의 제조방법
JP2007250712A (ja) * 2006-03-15 2007-09-27 Nec Corp 半導体装置及びその製造方法
JP4729438B2 (ja) * 2006-06-01 2011-07-20 富士通株式会社 半導体装置、およびその製造方法
JP5028968B2 (ja) 2006-11-17 2012-09-19 日立電線株式会社 半導体装置、積層型半導体装置およびインターポーザ基板
JP5525692B2 (ja) 2007-02-22 2014-06-18 三星ディスプレイ株式會社 表示基板とその製造方法、及びこれを具備した表示装置
US20110123796A1 (en) * 2009-11-20 2011-05-26 E.I. Dupont De Nemours And Company Interposer films useful in semiconductor packaging applications, and methods relating thereto
US8278748B2 (en) 2010-02-17 2012-10-02 Maxim Integrated Products, Inc. Wafer-level packaged device having self-assembled resilient leads
DE102011014584A1 (de) * 2011-03-21 2012-09-27 Osram Opto Semiconductors Gmbh Anschlussträger für Halbleiterchips und Halbleiterbauelement
JP2012222161A (ja) * 2011-04-08 2012-11-12 Elpida Memory Inc 半導体装置
TWI512908B (zh) * 2013-07-05 2015-12-11 Advanced Semiconductor Eng 半導體組合結構及半導體製程
JP6008414B1 (ja) * 2016-03-08 2016-10-19 敏實 瀬戸 高圧洗浄ホース用保護具

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2678958B2 (ja) 1992-03-02 1997-11-19 カシオ計算機株式会社 フィルム配線基板およびその製造方法
US5989936A (en) * 1994-07-07 1999-11-23 Tessera, Inc. Microelectronic assembly fabrication with terminal formation from a conductive layer
US5688716A (en) * 1994-07-07 1997-11-18 Tessera, Inc. Fan-out semiconductor chip assembly
JP3737233B2 (ja) * 1997-02-21 2006-01-18 沖電気工業株式会社 樹脂封止型半導体装置およびその製造方法

Also Published As

Publication number Publication date
US6472305B1 (en) 2002-10-29
TW459317B (en) 2001-10-11
CN1270418A (zh) 2000-10-18
CN1174486C (zh) 2004-11-03
JP3180800B2 (ja) 2001-06-25
KR100363361B1 (ko) 2002-12-02
JP2000294598A (ja) 2000-10-20

Similar Documents

Publication Publication Date Title
KR100363361B1 (ko) 기판과 반도체칩의 접속구조 및 그 제조방법
US6291895B1 (en) Method of fabricating semiconductor having through hole
US6002172A (en) Substrate structure and method for improving attachment reliability of semiconductor chips and modules
EP0915505B1 (en) Semiconductor device package, manufacturing method thereof and circuit board therefor
KR100272045B1 (ko) 반도체장치및그제조방법
US8035035B2 (en) Multi-layer wiring board and method of manufacturing the same
US6414382B1 (en) Film carrier tape, semiconductor assembly, semiconductor device and method of manufacturing the same, mounted board, and electronic instrument
JP2825083B2 (ja) 半導体素子の実装構造
US7534652B2 (en) Microelectronic elements with compliant terminal mountings and methods for making the same
JPH0888245A (ja) 半導体装置
JP2001332644A (ja) 半導体装置及びインターポーザー、並びにこれらの製造方法
JPH11354677A (ja) 半導体装置の実装構造および実装方法
KR20010109141A (ko) 솔더볼과 기판 사이의 결합이 강화된 반도체 장치
JP2009200313A (ja) Ｐｇａ型配線基板及びその製造方法
JP4659802B2 (ja) 絶縁性配線基板、これを用いた半導体パッケージ、および絶縁性配線基板の製造方法
JP2003092376A (ja) 半導体装置の実装方法及びその実装構造、並びに半導体装置及びその製造方法
US8168525B2 (en) Electronic part mounting board and method of mounting the same
US20030201544A1 (en) Flip chip package
EP1369919A1 (en) Flip chip package
JP2940491B2 (ja) マルチチップモジュールにおけるフリップチップ実装構造及び方法並びにマルチチップモジュールにおけるフリップチップ実装用基板
KR100350758B1 (ko) 반도체 장치 및 그 제조 공정
JP3623641B2 (ja) 半導体装置
JPH11245085A (ja) 接合部材およびこれを用いた半導体実装装置
JP2000100868A (ja) 半導体装置およびその製造方法
JPH11288954A (ja) 半導体素子の接合構造、半導体素子の接合方法及び半導体パッケージ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071106

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee