CN1270418A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1270418A
CN1270418A CN00106016A CN00106016A CN1270418A CN 1270418 A CN1270418 A CN 1270418A CN 00106016 A CN00106016 A CN 00106016A CN 00106016 A CN00106016 A CN 00106016A CN 1270418 A CN1270418 A CN 1270418A
Authority
CN
China
Prior art keywords
mentioned
substrate
semiconductor device
splicing ear
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN00106016A
Other languages
English (en)
Other versions
CN1174486C (zh
Inventor
尾崎史郎
枝泽健二
杉山和弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Publication of CN1270418A publication Critical patent/CN1270418A/zh
Application granted granted Critical
Publication of CN1174486C publication Critical patent/CN1174486C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

本发明公开一种半导体器件及其制造方法,其中,若把半导体芯片在薄膜基片上进行键合时的键合条件设定为某一定条件,则薄膜基片的第1连接端子和半导体芯片的凸出电极相结合的部分的下面的粘合剂被吸出到周围,在粘合层上形成开口部。并且,在第1连接端子与凸出电极相结合的部分从粘合层的上面翘起来的状态下,对半导体芯片进行支承。因此,能防止热膨胀系数的差异引起第1连接端子与凸出电极的结合部分产生裂纹或导通不良。

Description

半导体器件及其制造方法
本发明涉及所谓COF(Chip On Film：薄膜上芯片)组装技术，特别是涉及薄膜基片和半导体芯片的连接结构的半导体器件及其制造方法。
例如所谓BGA(ball grid array：网格焊球阵列)封装的半导体器件，是把由LSI等半导体芯片安装到中间基片上，在中间基片的下面把焊锡球布置成矩阵状。图17表示过去的这种半导体器件的例的断面图。该半导体器件中的中间基片1，是其平面尺寸稍大于半导体芯片7的平面尺寸，以含有陶瓷、玻璃纤维的环氧树脂等为材料的硬质基片。在中间基片1的上面设置了粘合层2。在粘合层2的上面周围部分上，与设置在半导体芯片7的下面周围部分上的凸出电极8相对应，设置了第1连接端子3。在粘合层2的上面各规定部位上把第2连接端子4设置成矩阵状。第1连接端子3和第2连接端子4通过适当设置在粘合层2上面的连线(图中未示出)进行连接。在与第2连接端子4的规定部位相对应的部分的中间基片1和粘合层2上设置了园孔5。在园孔5内和园孔5下面与第2连接端子4相连接设置了焊锡球6。并且，半导体芯片7依靠凸出电极8与第1连接端子3相结合而被安装在中间基片1上。
过去的这种半导体器件，由于第1连接端子3、第2连接端子4以及其间的连线是通过粘合层2而与中间基片1的上面相粘合的，所以，尤其不能使第1连接端子3相对于中间基片1进行位移。其结果，存在的问题是：由于中间基片1和半导体芯片7的热膨胀系数有差异而产生了应力，造成在第1连接端子3和凸出电极8的结合部分容易产生裂纹，而且会发生导通不良。
本发明的目的是提供一种半导体器件及其制造方法，其用基片的连接端子来吸收应力，防止第1连接端子3和凸出电极8的结合部分产生裂纹和导通不良。
为达到上述目的本发明采取以下技术方案：
一种半导体器件，其特征在于具有：
半导体芯片23，它具有多个电极24；
基片11，用于搭载上述半导体芯片23；以及
多个连接端子15，其分别具有两个端，且分别于上述半导体芯片23对应配置，
上述各连接端子15的一个端被固定在上述基片11上，另一端与上述电极相结合，而且独立于上述基片11。
所述的半导体器件，其特征在于：
在上述半导体芯片23的各个电极24和上述各个连接端子15的一端之间具有一种对两者进行粘合的粘合层12。
所述的半导体器件，其特征在于：
上述各连接端子15的另一端脱离上述基片11。
所述的半导体器件，其特征在于：上述基片11是薄膜基片。
所述的半导体器件，其特征在于：
在与上述各个连接端子15的一端相对应的上述基片11上形成了使上述一端的一部分露出来的开口13。
所述的半导体器件，其特征在于：
在上述开口13中充填一种焊锡，该焊锡从上述开口13)中露出，并与上述连接端子的上述一部分相结合。
所述的半导体器件，其特征在于：上述焊锡形成的高度大于基片11的厚度。
所述的半导体器件，其特征在于具有：
树脂封装膜27，用于覆盖上述半导体芯片23以及上述基片11的上述半导体芯片23周围区域。
 所述的半导体器件，其特征在于：
上述半导体芯片23和上述基片11上与上述半导体芯片23相对应的区域之间，形成了空隙部分。
所述的半导体器件，其特征在于：
在上述半导体芯片23以及上述基片11上与上述半导体芯片23相对应的区域之间，形成了底层填料28。
所述的半导体器件，其特征在于：底层填料28是弹性材料。
一种半导体器件，其特征在于由以下部分构成：
半导体芯片23，它具有多个电极24；
基片11，它具有与上述各电极24相对应的开口13；
多个连接端子15，它们被布置在上述基片11上，分别具有两个端，一个端覆盖在上述开口13上，另一个端与上述各个电极24相结合；以及
粘合层，它介于把上述开口13和上述各个连接端子15的上述另一个端除外的上述基片11和上述各个连接端子15之间。
所述的半导体器件，其特征在于：上述各个连接端子15的另一个端脱离上述基片11。
所述的半导体器件，其特征在于：上述基片11是薄膜基片。
所述的半导体器件，其特征在于：在上述开口13中充填了一种从上述开口13中露出来并与上述连接端子相结合的焊锡。
所述的半导体器件，其特征在于：上述焊锡所形成的高度大于上述基片11的厚度。
一种半导体器件的制造方法；其特征在于具有以下工序：
预置具有多个电极24的半导体芯片23；
预置用于搭载上述半导体芯片23的基片11；
在上述基片的一个面上形成连接端子15，其具有两个端，且其整体几乎全被粘合层12粘合在上述基片11上；
对上述半导体芯片23的上述各个电极24和上述各个连接端子15的上述另一个端进行加热压焊，
由此，上述各个电极24和上述各个连接端子15的上述另一个端被加工成一个整体，而且，上述各个连接端子15的上述另一个端正下面的上述粘合层12实质上已失去粘合功能，上述各连接端子15的上述另一个端变成独立(フリ一)状态。
所述的半导体器件的制造方法，其特征在于：
上述各个连接端子15的上述另一个端脱离上述基片11。
所述的半导体器件的制造方法，其特征在于：
采用薄膜基片作为上述基片11。
所述的半导体器件的制造方法，其特征在于：
在上述半导体芯片23和上述基片11之间设置底层填料28
若按照本发明，则能提供由以下各部分构成的半导体器件：
半导体芯片23，它具有多个电极24；
基片11，用于搭载上述半导体芯片23；以及
多个连接端子15，分别对应于上述半导体芯片23进行布置，分别具有两个端。
上述各连接端子15的一个端被粘合固定在上述基片11上；另一个端与上述电极相结合，而且脱离基片11而独立。
本发明的效果：
如上所述，若按照本发明，则因为能使连接端子与凸出电极相结合的部分从基片上面翘起来，所以能使该翘起部分的连接端子相对于基片进行位移，因此能用基片的连接端子来吸收应力，能使其不易产生导通不良。
以下参照附图，详细说明本发明的实施例。
图1～图8是分别对本发明的半导体器件的薄膜基片和半导体芯片的连接方法的一个实施例进行说明的各制造工序的薄膜基片和半导体芯片的主要部分放大断面图。
图9是表示图7中的键合部分详细情况的放大断面图。
图10A和图10B是对能取得图9所示状态的理由进行说明的图。
图11是说明本发明第2实施例用的薄膜基片和半导体芯片的主要部分放大断面图。
图12A～图12C是分别说明本发明第3实施例所用的各制造工序的薄膜基片放大断面图。
图13是表示涉及薄膜基片和半导体芯片连接后的封装结构的放大断面图的本发明第1实施例。
图14是表示图13的变形例的放大断面图。
图15是表示图13的另一变形例的放大断面图。
图16是表示图13的另外又一变形例的放大断面图。
图17是表示过去的电路基片和半导体芯片的连接结构的放大断面图。
实施例
图1～图8分别表示本发明一实施例的半导体器件各制造工序。在此依次参照这些附图，对该实施例的半导体器件结构，结合其制造方法一并进行说明。首先，如图1所示进行准备，在中间基片形成用的由聚酰亚胺等构成的薄膜基片(基片)11的上面设置了由聚酰亚胺系粘合剂、聚酰胺系粘合剂、环氧系粘合剂等构成的粘合层12。这时，薄膜基片11由很长的薄片构成，以成卷(ロ一ルツウロ一ル)状态进行搬运传送。
其次，如图2所示，利用通常的模具进行冲孔，以便在薄膜基片11和粘合层12的各个规定部位上形成园孔(开口)13，同时在其横向两侧形成定位孔(图中未示出)。然后，如图3所示把铜箔14粘合到粘合层12的上面。然后，如图4所示，利用通常的光刻法把铜箔14刻制成图形，形成第1连接端子15、第2连接端子(图中未示出)。这时形成第2连接端子16，以便覆盖园孔13。然后，在第1连接端子15、第2连接端子16以及其间的连线的表面上利用非电解镀法来形成锡焊料等镀层(图中未示出)。
然后，如图5所示，把薄膜基片11放到键合台(压焊机)21的上面，进行定位，从键合台(ボンデイングステ一ジ)21上所形成的许多空气通路21A中把空气抽出来，用真空把薄膜基片11吸住，使其紧贴在键合台21的上面。然后从键合头22上所形成的许多空气通路22A中把空气抽出来形成真空，以便把半导体芯片23吸附到键合头22的下面，把该半导体芯片23在薄膜基片11上的位置对准，对键合头22进行加热，把半导体芯片23的凸出电极24键合到薄膜基片11的第1连接端子15上。这时的键合条件待以后详细说明。在该键合工序之后，如图6所示，由半导体芯片23下面周围部分的金而构成的各个凸出电极24与第1连接端子15相结合的部分的下面的粘合层12上形成开口部25，这样，第1连接端子15与凸出电极24相结合的部分被选定为：离开粘合层12的上面向上浮起，而且，达到适当弯曲的状态。
然后，如图7所示，形成一种焊锡球26，使其充填到薄膜基片11的园孔13内，与第2连接端子16相连接，而且向薄膜基片11的园孔13外凸出。该工序是把焊锡球放到薄膜基片11的各个园孔13上，用回流焊方法把各个焊锡球熔化即可。然后，当经过切断工序时，也就是说，当把薄膜基片11切断成规定的形状和大小，使其中至少包含一个半导体芯片23时，可以获得许多个如图8所示的半导体器件。
在此，对上述键合(ボンデイング)条件加以说明。首先，前提条件是：由聚酰亚胺构成的薄膜基片11的厚度为75μm，由聚酰亚胺系粘合剂构成的粘合层12的厚度为8μm，铜箔14的厚度为18μm，镀锡层的厚度，在镀后为0.65μm，在退火后(Kocour阳极熔化法测量值)为0.2μm。并且，键合台21的温度为100℃，改变键合条件进行键合时，可得到以下结果。
第1，把键合温度定为260℃、290℃、320℃、350℃进行键合。这时，把键合荷重定为12mgf/μm2(毫克力/平方微米)，把键合时间定为5秒。于是，键合温度260℃时在粘合层12上没有形成开口部25，但在其他键合温度时在粘合层12上均形成了开口部25，第2，把键合荷重定为4mgf/μm2、8mgf/μm2、12mgf/μm2进行了键合。这时键合温度定为350℃，键合时间定为5秒。于是，在键合荷重4mgf/μm2时在粘合层12上未形成开口部25。在其他键合荷重时在粘合层12上均形成了开口部25。最后，把键合时间定为1秒、2秒、3秒、4秒、5秒、10秒进行了键合。这时把键合温度定为350℃，把键合荷重定为12mgf/μm2。于是，在键合时间为1秒时，在粘合层12上未形成开口部25。但在其他键合时间时，在粘合层12上均形成了开口部25。
这样，若把键合条件定为某一定条件，则能在粘合层12上形成开口部25，第1连接端子15与凸出电极24相结合的部分脱离粘合层12的上面向上翘起，形成适当的弯曲状态。但是，把键合条件定为某一定条件进行键合之后，对第1连接端子15和凸出电极24的结合部分的金属显微镜照片进行观察时情况如图9所示。根据这种情况，可以看出：由于第1连接端子15和凸出电极24的结合部分下面的粘合剂被吸出到周围，所以，在粘合层12上形成了开口部25，第1连接端子15与凸出电极24相结合的部分脱离粘合层12的上面向上翘起，形成适当的弯曲状态。而且，在图6和图9所示的实施例中，把第1连接端子15脱离粘合层12上面开始向上翘起的部分制作在半导体芯片23的侧面的外侧，也可以把该部分制作在半导体芯片23的侧面的外侧。
现参照图10A和图10B对上述作用进行说明。图10A表示用键合头(图中未示出)对半导体芯片23进行加热压焊对半导体芯片23的凸出电极24和第1连接端子15进行键合的状态的放大断面图。在此状态下，凸出电极24和第1连接端子15被加热，与凸出电极24相结合的部分的下面的粘合剂熔化，如图9所示被吸出到周围，因而在粘合层12上形成了开口部25，在该开口部25处粘合层12实质上已失去了粘合功能。并且，这时，薄膜基片11因键合时受热而伸长，薄膜基片11的规定的1点B从键合前的位置向左侧移动。图10A中的第1连接端子15的1点A是与上述状态下的1点B相对应的地点。之后，若保持对半导体芯片23进行压焊的状态停止键合头的加热，则凸出电极24和第1连接端子15冷却，两者进行合金化。并且，薄膜基片11的温度下降，随之薄膜基片11收缩，这1点B如图10B所示向右侧方向偏移，向键合前的位置B’移动。这时，在1点A的左侧依靠粘合层而与薄膜基片11相粘合的第1连接端子15，由于已和凸出电极24形成一个整体，所以不能在薄膜基片11收缩时向右侧移动。因此，反时针方向的力矩作用于第1连接端子15，1点A把半导体芯片23向上提升，本身移动到上方的位置A’。并且，第1连接端子15在半导体芯片23的重量作用下被折弯，对半导体芯片23进行支承。
这样制成的半导体器件由于第1连接端子15与凸出电极24相结合的部分脱离粘合层12的上面而向上翘起，所以能使该翘起部分的第1连接端子15相对于薄膜基片11进行位移，因此，能利用第1连接端子15来吸收半导体芯片23和薄膜基片11因热膨胀系数不同而产生的应力，能防止产生裂纹和导通不良。
而且，在上述的说明中，因键合时受热而使粘合层12熔化，形成了开口部25，使该部分失去粘合功能。但是即使不利用熔化方法，例如利用硬化和特性变化等加热方法使其失去粘合力的任何一种粘合层，均可代用。
再者，在上述实施例中对第1连接端子15与凸出电极24相结合的部分脱离薄膜基片11明显向上翘起的情况进行了说明。但是，如图11所示，即使第1连接端子15与凸出电极24相结合的部分不是明显地脱离薄膜基片11向上翘起，而是仅仅变成从薄膜基片11上游离开的状态，也能吸收应力。
再者，上述实施例说明了：在图2所示的制造工序中利用冲孔方法在薄膜基片11和粘合层12上形成园孔13的情况。但是，并非仅限于这种方法，以下说明第3实施例。首先，如图12A所示，进行准备，即在薄膜基片11上面通过粘合层12设置铜箔14。然后，用冲孔法在薄膜基片11、粘合层12和铜箔14的横向两侧形成定位孔(图中未示出)。然后，如图12B所示，利用光刻法把铜箔14刻制成图形，形成第1连接端子15、第2连接端子16以及其间的连线(图中未示出)。并且如图12C所示，也可以利用激元激光器和YA6激光器等进行照射，以便在与第2连接端子16的规定部位相对应的部分的薄膜基片11和粘合层12上形成园孔13。
下面，图13表示对半导体芯片23进行封装时的第1例。这时，在图6所示的键合工序之后，利用丝网印刷等方法在包含半导体芯片23在内(或半导体芯片23周围)的薄膜基片11上面除定位孔形成部位外的部分上，形成由环氧系树脂等构成的树脂封装膜27。所以，这时，半导体芯片23和薄膜基片11之间未设置底层填料，形成了仅有空气的空隙部分。
以下，图14表示对半导体芯片23进行封装时的第2例。这时，在图6所示的键合工序之后，首先利用装瓶法或分料法把底层填料28浇注到半导体芯片23周围的薄膜基片11上，利用毛细管现象把这样浇注的底层填料28吸入到半导体芯片3和薄膜基片11之间。这时的底层填料28也可以采用把由二氧化硅构成的填料等充填剂充填到环氧系树脂等树脂内而制成的通常的填料。但是，为了使第1连接端子15从粘合层12上面翘起的部分容易位移，最好采用硅或硅变性环氧树脂等弹性树脂。然后，利用丝网印刷等方法在包含半导体芯片23在内(或半导体芯片23周围)的薄膜基片11上在除定位孔形成部分外的部分上形成由环氧系树脂构成的树脂封装膜27。
以下图15表示对半导体芯片23进行封装时的第3例。在该图中，与图14所示情况的不同点是：在半导体芯片23的下面设置了由环氧系树脂构成的树脂封装膜29，使凸出电极24向外突出。这时的树脂封装膜29的形成方法，例如，把环氧系树脂浇注利用于形成半导体芯片23的晶片上面(在图12中为下面)中央部分上，然后使晶片高速旋转，在晶片上面形成树脂封装膜29，使凸出电极24向外突出。并且，也可以利用丝网印刷法在晶片上面印刷阻焊剂(ソルダ一レジスト)的方法来形成树脂封装膜29。而且，在图15所示的情况下，也可以不设置底层填料28，也可以不设置树脂封装膜27。
以下，图16表示对半导体芯片23进行封装时的第4例。这时，在图5所示的键合工序之前，在包含第2连接端子16等在内的粘合层12的上面，在粘合层12的开口部25及其附近被除外的其他部分上，用丝网印刷法印刷被称为弹性体的橡胶系弹性树脂，或者粘贴上橡胶系弹性树脂膜，以此作为底层填料28。在此情况下，在图5所示的键合工序中，底层填料28被适当压缩，然后在键合工序之后，底层填料28借助弹性作用而回复原状，因此，半导体芯片23被强制性地适当离开薄膜基片11，随之，能强制性地使所有的第1连接端子与凸出电极24相结合的部分均脱离粘合层12的上面而向上翘起。
再有，在上述实施例中说明了利用键合时的键合条件在粘合层12上形成开口部25的情况，但并非仅限于此，也可以通过预先除去粘合层12的规定部分而预先在粘合层12上形成开口部25。在此情况下，能使键合条件不受限制。并且，不仅限于使用薄膜基片，也可以使用玻璃环氧树脂基片或陶瓷基片等。再者，本发明不仅适用于COF(Chip on film)结构的BGA(网格焊球阵列)，而且也能适用于单纯的COF等。
本发明的效果：
如上所述，若按照本发明，则因为能使连接端子与凸出电极相结合的部分从基片上面翘起来，所以能使该翘起部分的连接端子相对于基片进行位移，因此能用基片的连接端子来吸收应力，能使其不易产生导通不良。

Claims (20)

1.一种半导体器件，其特征在于具有：
半导体芯片(23)，它具有多个电极(24)；
基片(11)，用于搭载上述半导体芯片(23)；以及
多个连接端子(15)，其分别具有两个端，且分别于上述半导体芯片(23)对应配置，
上述各连接端子(15)的一个端被固定在上述基片(11)上，另一端与上述电极相结合，而且独立于上述基片(11)。
2.如权利要求1所述的半导体器件，其特征在于：
在上述半导体芯片(23)的各个电极(24)和上述各个连接端子(15)的一端之间具有一种对两者进行粘合的粘合层(12)。
3.如权利要求1所述的半导体器件，其特征在于：
上述各连接端子(15)的另一端脱离上述基片(11)。
4.如权利要求1所述的半导体器件，其特征在于：上述基片(11)是薄膜基片。
5.如权利要求1所述的半导体器件，其特征在于：
在与上述各个连接端子(15)的一端相对应的上述基片(11)上形成了使上述一端的一部分露出来的开口(13)。
6.如权利要求5所述的半导体器件，其特征在于：
在上述开口(13)中充填一种焊锡，该焊锡从上述开口(13)中露出，并与上述连接端子的上述一部分相结合。
7.如权利要求6所述的半导体器件，其特征在于：上述焊锡形成的高度大于基片(11)的厚度。
8.如权利要求1所述的半导体器件，其特征在于具有：
树脂封装膜(27)，用于覆盖上述半导体芯片(23)以及上述基片(11)的上述半导体芯片(23)周围区域。
9.如权利要求8所述的半导体器件，其特征在于：
上述半导体芯片(23)和上述基片(11)上与上述半导体芯片(23)相对应的区域之间，形成了空隙部分。
10、如权利要求8所述的半导体器件，其特征在于：
在上述半导体芯片(23)以及上述基片(11)上与上述半导体芯片(23)相对应的区域之间，形成了底层填料(28)。
11.如权利要求10所述的半导体器件，其特征在于：底层填料(28)是弹性材料。
12.一种半导体器件，其特征在于由以下部分构成：
半导体芯片(23)，它具有多个电极(24)；
基片(11)，它具有与上述各电极(24)相对应的开口(13)；
多个连接端子(15)，它们被布置在上述基片(11)上，分别具有两个端，一个端覆盖在上述开口(13)上，另一个端与上述各个电极(24)相结合；以及
粘合层，它介于把上述开口(13)和上述各个连接端子(15)的上述另一个端除外的上述基片(11)和上述各个连接端子(15)之间。
13.如权利要求12所述的半导体器件，其特征在于：上述各个连接端子(15)的另一个端脱离上述基片(11)。
14.如权利要求12所述的半导体器件，其特征在于：上述基片(11)是薄膜基片。
15.如权利要求12所述的半导体器件，其特征在于：在上述开口(13)中充填了一种从上述开口(13)中露出来并与上述连接端子相结合的焊锡。
16.如权利要求15所述的半导体器件，其特征在于：上述焊锡所形成的高度大于上述基片(11)的厚度。
17.一种半导体器件的制造方法；其特征在于具有以下工序：
预置具有多个电极(24)的半导体芯片(23)；
预置用于搭载上述半导体芯片(23)的基片(11)；
在上述基片的一个面上形成连接端子(15)，其具有两个端，且其整体几乎全被粘合层(12)粘合在上述基片(11)上；
对上述半导体芯片(23)的上述各个电极(24)和上述各个连接端子(15)的上述另一个端进行加热压焊，
由此，上述各个电极(24)和上述各个连接端子(15)的上述另一个端被加工成一个整体，而且，上述各个连接端子(15)的上述另一个端正下面的上述粘合层(12)实质上已失去粘合功能，上述各连接端子(15)的上述另一个端变成独立(フリ一〕状态。
18.如权利要求17所述的半导体器件的制造方法，其特征在于：
上述各个连接端子(15)的上述另一个端脱离上述基片(11)。
19.如权利要求17所述的半导体器件的制造方法，其特征在于：
采用薄膜基片作为上述基片(11)。
20.如权利要求17所述的半导体器件的制造方法，其特征在于：
在上述半导体芯片(23)和上述基片(11)之间设置底层填料(28)。
CNB001060163A 1999-04-08 2000-04-07 半导体器件及其制造方法 Expired - Fee Related CN1174486C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP100926/1999 1999-04-08
JP10092699A JP3180800B2 (ja) 1999-04-08 1999-04-08 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN1270418A true CN1270418A (zh) 2000-10-18
CN1174486C CN1174486C (zh) 2004-11-03

Family

ID=14286968

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001060163A Expired - Fee Related CN1174486C (zh) 1999-04-08 2000-04-07 半导体器件及其制造方法

Country Status (5)

Country Link
US (1) US6472305B1 (zh)
JP (1) JP3180800B2 (zh)
KR (1) KR100363361B1 (zh)
CN (1) CN1174486C (zh)
TW (1) TW459317B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100339987C (zh) * 2002-10-23 2007-09-26 株式会社巴川制纸所 电子部件的制造方法
CN103548136B (zh) * 2011-03-21 2016-12-14 奥斯兰姆奥普托半导体有限责任公司 用于半导体芯片的连接载体和半导体器件

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6703707B1 (en) 1999-11-24 2004-03-09 Denso Corporation Semiconductor device having radiation structure
US6723927B1 (en) * 2000-08-24 2004-04-20 High Connection Density, Inc. High-reliability interposer for low cost and high reliability applications
JP4562950B2 (ja) * 2001-05-31 2010-10-13 パナソニック株式会社 半導体装置およびその製造方法
JP3860000B2 (ja) 2001-09-07 2006-12-20 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその製造方法
JP4036116B2 (ja) * 2003-02-26 2008-01-23 セイコーエプソン株式会社 回路基板、半導体装置、半導体製造装置、回路基板の製造方法および半導体装置の製造方法
US6812558B2 (en) * 2003-03-26 2004-11-02 Northrop Grumman Corporation Wafer scale package and method of assembly
US20050102573A1 (en) * 2003-11-03 2005-05-12 Macronix International Co., Ltd. In-circuit configuration architecture for embedded configurable logic array
US7245022B2 (en) * 2003-11-25 2007-07-17 International Business Machines Corporation Semiconductor module with improved interposer structure and method for forming the same
JP3812677B2 (ja) * 2004-09-14 2006-08-23 セイコーエプソン株式会社 半導体装置の製造装置及び半導体装置の製造方法
KR100708033B1 (ko) 2006-01-06 2007-04-16 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 섭스트레이트 및 이의 제조방법
JP2007250712A (ja) * 2006-03-15 2007-09-27 Nec Corp 半導体装置及びその製造方法
JP4729438B2 (ja) * 2006-06-01 2011-07-20 富士通株式会社 半導体装置、およびその製造方法
JP5028968B2 (ja) 2006-11-17 2012-09-19 日立電線株式会社 半導体装置、積層型半導体装置およびインターポーザ基板
JP5525692B2 (ja) 2007-02-22 2014-06-18 三星ディスプレイ株式會社 表示基板とその製造方法、及びこれを具備した表示装置
US20110123796A1 (en) * 2009-11-20 2011-05-26 E.I. Dupont De Nemours And Company Interposer films useful in semiconductor packaging applications, and methods relating thereto
US8278748B2 (en) 2010-02-17 2012-10-02 Maxim Integrated Products, Inc. Wafer-level packaged device having self-assembled resilient leads
JP2012222161A (ja) * 2011-04-08 2012-11-12 Elpida Memory Inc 半導体装置
TWI512908B (zh) * 2013-07-05 2015-12-11 Advanced Semiconductor Eng 半導體組合結構及半導體製程
JP6008414B1 (ja) * 2016-03-08 2016-10-19 敏實 瀬戸 高圧洗浄ホース用保護具

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2678958B2 (ja) 1992-03-02 1997-11-19 カシオ計算機株式会社 フィルム配線基板およびその製造方法
US5688716A (en) * 1994-07-07 1997-11-18 Tessera, Inc. Fan-out semiconductor chip assembly
US5989936A (en) * 1994-07-07 1999-11-23 Tessera, Inc. Microelectronic assembly fabrication with terminal formation from a conductive layer
JP3737233B2 (ja) * 1997-02-21 2006-01-18 沖電気工業株式会社 樹脂封止型半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100339987C (zh) * 2002-10-23 2007-09-26 株式会社巴川制纸所 电子部件的制造方法
CN103548136B (zh) * 2011-03-21 2016-12-14 奥斯兰姆奥普托半导体有限责任公司 用于半导体芯片的连接载体和半导体器件

Also Published As

Publication number Publication date
US6472305B1 (en) 2002-10-29
JP3180800B2 (ja) 2001-06-25
JP2000294598A (ja) 2000-10-20
TW459317B (en) 2001-10-11
KR20010006954A (ko) 2001-01-26
KR100363361B1 (ko) 2002-12-02
CN1174486C (zh) 2004-11-03

Similar Documents

Publication Publication Date Title
CN1174486C (zh) 半导体器件及其制造方法
US6441478B2 (en) Semiconductor package having metal-pattern bonding and method of fabricating the same
JP4719042B2 (ja) 半導体装置の製造方法
JP5798834B2 (ja) 半導体装置の製造方法
CN1516898A (zh) 半导体装置及其制造方法
CN1577841A (zh) 芯片层叠型半导体装置及其制造方法
JP4992904B2 (ja) 半導体装置の製造方法
CN1700466A (zh) 半导体封装体及其形成方法
CN1337738A (zh) 用于半导体封装处理的具有可注入导电区的带及其制造方法
CN1368760A (zh) 半导体设备
CN1512580A (zh) 半导体装置及其制造方法
CN1652314A (zh) 引线框架、半导体芯片封装、及该封装的制造方法
CN1925141A (zh) 晶片封装结构
KR102012788B1 (ko) 접착 필름, 반도체 장치의 제조 방법 및 반도체 장치
JPWO2008038345A6 (ja) 半導体装置の製造方法
CN1835222A (zh) 半导体器件及其制造方法
US6054772A (en) Chip sized package
CN1945805A (zh) 半导体封装方法以及用于半导体封装的载体
JP5184132B2 (ja) 半導体装置およびその製造方法
CN1299341C (zh) 树脂密封半导体器件、树脂密封的方法和成型模具
CN1194462A (zh) 半导体器件及其制造方法
CN1841688A (zh) 层叠型半导体器件以及层叠型电子部件的制造方法
JP6398499B2 (ja) 電子装置及び電子装置の製造方法
CN1481002A (zh) 半导体装置的制造方法
JP2010135501A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20041103