CN1925141A - 晶片封装结构 - Google Patents

晶片封装结构 Download PDF

Info

Publication number
CN1925141A
CN1925141A CNA2006100032544A CN200610003254A CN1925141A CN 1925141 A CN1925141 A CN 1925141A CN A2006100032544 A CNA2006100032544 A CN A2006100032544A CN 200610003254 A CN200610003254 A CN 200610003254A CN 1925141 A CN1925141 A CN 1925141A
Authority
CN
China
Prior art keywords
wafer
substrate
radiator
chip package
package structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100032544A
Other languages
English (en)
Other versions
CN100539091C (zh
Inventor
林俊宏
沈更新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BERMUDA CHIPMOS TECHNOLOGIES Co Ltd
Chipmos Technologies Inc
Original Assignee
BERMUDA CHIPMOS TECHNOLOGIES Co Ltd
Chipmos Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BERMUDA CHIPMOS TECHNOLOGIES Co Ltd, Chipmos Technologies Inc filed Critical BERMUDA CHIPMOS TECHNOLOGIES Co Ltd
Publication of CN1925141A publication Critical patent/CN1925141A/zh
Application granted granted Critical
Publication of CN100539091C publication Critical patent/CN100539091C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明是有关于一种晶片封装结构，其包括一基板、一晶片、一第一B阶黏着剂、打线导线、一散热器以及一封装胶体。其中，基板具有一第一表面、一第二表面和一通孔。晶片配置在基板第一表面上并与其电性连接，且基板的通孔暴露出部分晶片。第一B阶黏着剂配置在晶片与基板的第一表面之间，且晶片通过第一B阶黏着剂贴附到基板上。打线导线连接在通孔所暴露的晶片与基板的第二表面之间。散热器配置在基板第一表面上，且覆盖住晶片。封装胶体配置在基板第二表面上，并覆盖部分基板和打线导线。本发明的晶片的接合垫不会被B阶黏着剂覆盖，进而提高晶片封装结构的优良率；此外利用散热器传导自晶片产生热量，且利用散热黏着层将散热器固定在晶片上，而有助于散热。

Description

晶片封装结构
技术领域
本发明涉及一种半导体封装结构，特别是涉及一种基板在晶片上(substrate on chip，SOC)的晶片封装结构。
背景技术
所谓的“基板在晶片上封装”(Substrate on Chip，SOC)是一种常见的半导体封装结构。在这种结构中，半导体晶片贴附到一具有多个孔的基板上，并且多数条金属打线导线通过这些孔连接基板与晶片。通常，基板上还形成有多数个按栅格阵列排列的焊球。在美国专利第6,190,943号专利案中，揭示了一种晶片级封装结构和封装方法。如图1中所示，是现有习知的晶片级封装结构的剖面示意图。晶片级封装结构20，包括一布线基板22、一半导体晶片24、和多数个球状焊球44。基板22具有一用于贴附晶片24的上表面30、一具有球状焊球44的下侧38以及穿过上表面30和下侧38的通孔34。晶片24通过热塑性黏着层28贴附到基板22的上表面30上。基板22的通孔34暴露晶片24上的主动表面26的接合垫36，进而使得打线导线32可通过通孔34连接晶片24的接合垫36与基板22的导电区域41。导电区域41具有一形成于基板22的下侧38上的导电层40。晶片24的边缘和基板22的每一个通孔34受到一由不传导的树脂材料形成的保护层42的保护。
请参阅图2所示，是现有习知的晶片级封装结构的流程图。在美国专利第6,190,943号专利案中，其揭露的晶片级封装结构20的制造方法，包括以下步骤：(a)、提供一具有一上表面30的基板2，该上表面30具有至少一个包括上文所提及的通孔34的晶片植入区域302；(b)、通过模版印刷法将热塑性黏着层28涂布在晶片植入区域302上；(c)、在区域302中植入晶片24，进而使得主动表面26与热塑性黏着层28接触，且接合垫36的位置对应于通孔34；(d)、在压力下将基板22和晶片24加热一段预定的时间；(e)、采用打线接合法通过通孔34形成打线导线32，以便连接基板22的导电区域41与晶片24的接合垫36；(f)、在晶片24的边缘和通孔34上提供一保护层42；以及(g)、在基板22的下侧38上植入按矩阵型式排列的多数个焊球44。因此，通过上文所提及的步骤即可形成晶片级封装结构20。
然而，上述的晶片级封装结构20存在有以下缺点：
1、步骤(b)中所提及的热塑性黏着层28为弹性、半液体、且无溶剂的热塑性硅橡胶。因为在贴附之前、在加热和加压过程期间是为半液体，所以步骤(d)中的热塑性黏着层28易于溢出，并因此覆盖晶片24的接合垫36，进而使得封装失效。
2、在步骤(b)涂布热塑性黏着层28之后，无法堆积基板22以便运送或存储。必须尽快将热塑性黏着层28贴附到晶片24上，否则，基板22将受污染并互相粘附，进而在制造过程中导致困难。
3、随着晶片24的工作频率的增大，从晶片24产生的热量也增大，因此晶片级封装结构20的散热变得越来越重要。
由此可见，上述现有的晶片封装结构在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。因此如何能创设一种新型的晶片封装结构，便成了当前业界极需改进的目标。
发明内容
本发明的主要目的在于，克服现有的晶片封装结构存在的缺陷，而提供一种新型的晶片封装结构，所要解决的技术问题是使其利用B阶黏着剂将晶片贴附于基板上。因此，能够避免传统的晶片级封装中热塑性黏着层发生溢胶的情形，进而改善晶片封装结构的制造品质。
本发明的另一目的在于，提供一种晶片封装结构，所要解决的技术问题是使其利用一通过B阶黏着剂而贴附在晶片上的散热器来进行散热。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种晶片封装结构，其包括：一基板，具有一第一表面、一第二表面和一通孔；一晶片，配置于该基板的该第一表面上并与其电性连接，其中该基板的该通孔暴露出部分的该晶片；一第一B阶黏着剂，配置于该晶片与该基板的该第一表面之间，其中该晶片是通过该第一B阶黏着剂而固定于该基板上；多数条打线导线，通过该通孔而连接该晶片与该基板的该第二表面；一散热器，配置于该基板的该第一表面上并覆盖该晶片；以及一封装胶体，配置于该基板的该第二表面上，并覆盖该些打线导线及部分的该基板。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的晶片封装结构，其中所述的第一B阶黏着剂的玻璃转化温度是介于-40℃与175℃之间。
前述的晶片封装结构，其更包括一散热黏着层，该散热黏着层是配置于该晶片与该散热器之间，且该散热黏着层是不大于该晶片的尺寸。
前述的晶片封装结构，其中所述的散热黏着层为一散热膏。
前述的晶片封装结构，其更包括一密封树脂，该密封树脂是配置于该晶片的周围与该第一B阶黏着剂之间。
前述的晶片封装结构，其中所述的散热器包括一顶板以及一连接于该顶板的支撑部，该顶板是覆盖该晶片，且该支撑部与该基板相接触。
前述的晶片封装结构，其更包括一密封树脂，该密封树脂是配置于该支撑部的周围与该基板之间。
本发明的目的及解决其技术问题再采用以下的技术方案来实现。依据本发明提出的一种晶片封装结构，其包括：一散热器；一晶片，配置于该散热器上；以及一薄膜，配置于该晶片与该散热器之间，其中该晶片是通过该薄膜贴附于该散热器上，且该薄膜的面积不大于该晶片的面积。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据本发明提出的一种晶片封装结构，其包括：一散热器；一晶片，配置于该散热器上；以及一B阶黏着层，配置于该晶片与该散热器之间，其中该晶片是通过该B阶黏着层贴附于该散热器上。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的晶片封装结构，其中所述的B阶黏着层的玻璃转化温度是介于-40℃与175℃之间。
本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，本发明的主要技术内容如下：
为达到上述或是其他目的，本发明提出一种晶片封装结构，其包括一基板、一晶片、一第一B阶黏着剂、多数条打线导线、一散热器和一封装胶体。其中，基板包括一第一表面、一第二表面和一通孔。晶片是配置在基板的第一表面上并与其连接，同时基板的通孔暴露出部分的晶片。第一B阶黏着剂配置在晶片与基板的第一表面之间，并且晶片通过第一B阶黏着剂贴附于基板上。打线导线连接在由通孔所暴露的晶片与基板的第二表面之间。散热器配置在基板的第一表面上并覆盖晶片。封装胶体配置在基板的第二表面上，并覆盖部分基板和打线导线。
在本发明的一实施例中，第一B阶黏着剂的玻璃转化温度是介于-40℃与175℃之间。
在本发明的一实施例中，晶片封装结构更包括一配置在基板与散热器之间的散热黏着层。此散热黏着层可以为散热膏、薄膜或第二B阶黏着剂。而第二B阶黏着剂的玻璃转化温度是介于-40℃与175℃之间。
在本发明的一实施例中，晶片封装结构更包括一配置在晶片周界与第一B阶黏着层之间的密封树脂。
在本发明的一实施例中，散热器包括一顶板和一连接到所述顶板上的支撑部。所述顶板覆盖晶片，且所述支撑部与基板接触。
在本发明的一实施例中，支撑部是垂直于基板。
在本发明的一实施例中，支撑部与基板之间形成一锐角。
在本发明的一实施例中，晶片封装结构更包括一配置在支撑部的周界与基板之间的密封树脂。
在本发明的一实施例中，晶片包括多数个接合垫。通孔暴露所述接合垫，且打线导线电性连接在接合垫与基板的第二表面之间。
在本发明的一实施例中，晶片封装结构更包括多数个配置在基板的第二表面上的焊球。
为达到上述或是其他目的，本发明另提出一种晶片封装结构，其包括一散热器、一晶片和一黏着层。晶片配置在散热器的下方。该黏着层可为散热膏、薄膜或B阶黏着剂。该B阶黏着剂的玻璃转化温度是介于-40℃与175℃之间。
在本发明的一实施例中，该B阶黏着剂配置在晶片与散热器之间，且晶片通过B阶黏着剂贴附于散热器上。
在本发明的一实施例中，该B阶黏着剂的玻璃转化温度是介于-40℃与175℃之间。
在本发明的一实施例中，散热器包括一顶板和一连接到所述顶板上的支撑部，且晶片是配置于顶板的下方。
在本发明的一实施例中，支撑部是垂直于基板。
在本发明的一实施例中，支撑部与基板之间是形成一锐角。
综上所述，借由上述技术方案，本发明晶片封装结构至少具有下列优点：本发明的晶片封装结构利用配置在基板的一个表面上的B阶黏着剂来进行晶片贴附。由于该B阶黏着剂为凝胶的型态，因此，晶片的接合垫不会被B阶黏着剂覆盖，所以可进而提高晶片封装结构的良率。此外，本发明利用一配置在晶片一侧上的散热器来传导自晶片产生的热量，且利用一配置在散热器与晶片之间的散热黏着层来将散热器固定在晶片上，而可以有助于散热。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1是现有习知的晶片级封装结构的剖面示意图。
图2是现有习知的晶片级封装结构的流程图。
图3是本发明第一实施例的晶片封装结构的剖面示意图。
图4是本发明第二实施例的晶片封装结构的剖面示意图。
图5是本发明第三实施例的晶片封装结构的剖面示意图。
图6是本发明第四实施例的晶片封装结构的剖面示意图。
20：晶片级封装结构                22：基板
24：半导体晶片                    26：主动表面
28：热塑性黏着层                  30：上表面
302：晶片植入区域                 32：打线导线
34：通孔                          36：接合垫
38：下侧                          40：导电层
41：导电区域                      42：保护层
44：焊球                          100：晶片封装结构
100’：晶片封装结构               102：基板
102a：第一表面                    102b：第二表面
102c：通孔                        102d：焊球
104：晶片                         104a：主动表面
104b：接合垫                      106：第一B阶黏着剂
108：打线导线                     110：散热器
110a：顶板                        110b：支撑部
110b’：支撑部                    112：封装胶体
114：散热黏着层                   114a：散热黏着层
114b：散热层                      116：密封树脂
118：密封树脂                     120：散热膏
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的晶片封装结构其具体实施方式、结构、特征及其功效，详细说明如后。
首先请参阅图3所示，是本发明第一实施例的晶片封装结构的剖面示意图。晶片封装结构100，主要包括基板102、晶片104、第一B阶黏着剂106、多数条打线导线108、散热器110、散热黏着层114、以及封装胶体112。基板102包括第一表面102a、第二表面102b和通孔102c。第二表面102b与第一表面102a相对，同时通孔102c连接第一表面102a与第二表面102b。在这个实施例中，基板102为诸如玻璃环氧基树脂(FR-4、FR-5)、双顺丁烯二酸醯亚胺-三氮杂苯(Bismaleimide-Triazine，BT)等的印刷电路板。该基板102的第二表面102b上形成设有电路图案(图中未示)和焊球102d。晶片封装结构100通过焊球102d电性连接到其他电子装置(图中未示)。晶片104配置在基板102的第一表面102a上，同时其主动表面104a面对基板102的第一表面102a。晶片104的主动表面104a上形成设有集成电路(图中未示)和接合垫104b，同时接合垫104b的位置对应于基板102的通孔102c。第一B阶黏着剂106配置在晶片104与基板102的第一表面102a之间，并且晶片104通过第一B阶黏着剂106贴附到基板102上。
在这个实施例中，通过以下步骤形成配置在基板102上的第一B阶黏着剂106和晶片104。首先，在基板102的第一表面102a上涂布一层“双阶热固性混合物”。双阶热固性混合物在涂布于基板102上时具有A阶特性。在涂布过程期间，热固性混合物为液体或凝胶状态，因此其易于涂在基板102的第一表面102a上。因此，热固性混合物不仅可通过模版印刷而形成于基板102的第一表面102a上，而且可通过涂抹、印刷、喷射、旋涂、或浸渍而形成于基板102的第一表面102a上。此后，通过加热热固性混合物或利用UV光来暴露热固性混合物而使基板102预固化，然后热固性混合物变为干燥的黏着膜。此时，设置在基板102上的干燥黏着膜为具有B阶特性的第一B阶黏着剂106。较佳地，第一B阶黏着剂106的玻璃转化温度(Tg)在大约-40℃与175℃之间。此后，将晶片104黏附到第一B阶黏着剂106上，同时通孔102c暴露晶片104的接合垫104b。因为第一B阶黏着剂106表现为凝胶的形式，所以黏附到其上的晶片104不易于移动，并且能够避免现有技术中液体热塑性黏着层的溢出。
采用打线接合技术通过通孔102c，在晶片104的接合垫104b与基板102的第二表面102b上所提供的电路图案之间连接打线导线108。因此，晶片104通过打线导线108电性连接到基板102上。散热器110配置在基板102的第一表面102a上，且覆盖晶片104，以便在操作过程中将自晶片104产生的热量传导到外部。在这个实施例中，散热器110设置在第一B阶黏着剂106上，且其包括一顶板110a和一连接到顶板110a上的支撑部110b。顶板110a覆盖晶片104，支撑部110b与基板102接触，且支撑部110b垂直于基板102。散热器110可由诸如铜等用于传导热量的金属制成。用于保护打线导线108和暴露晶片104的封装胶体112配置在基板102的第二表面102b上，且其覆盖打线导线108和基板102的一部分。
散热黏着层114可为薄膜、通常用于进一步传导自晶片104产生的热量的散热膏、或第二B阶黏着剂，第二B阶黏着剂的热传导系数可调整成与散热膏的热传导系数相同以便传导热量并将散热器110固定在晶片104上。第二B阶黏着剂的玻璃转化温度(Tg)也在大约-40℃与175℃之间。此外，密封树脂116配置在晶片104的周界与第一B阶黏着剂106之间，以便进一步将晶片104固定在第一B阶黏着剂106上。此外，密封树脂118视需要地配置在支撑部110b的周界与基板102之间，以便将散热器110固定在基板102上。此外，视需要使形成于第一B阶黏着剂106、晶片104与散热器110之间的空间充满散热膏120，以便在操作期间进一步传导自晶片104产生的热量。
请参阅图4所示，是本发明的第二实施例的晶片封装结构的剖面示意图。晶片封装结构100’与图3中所示的晶片封装结构100相似，唯一的区别是图4中所示的支撑部110b’是倾斜的，进而在支撑部110b’和基板102之间形成锐角θ。然而，在本发明中，散热器110可具有各种类型，且散热器110的形状不受限制。同样地，视需要使形成于第一B阶黏着剂106、晶片104与散热器110之间的空间充满散热膏120，以便在操作期间进一步传导自晶片104产生的热量。
下文说明图3～4中所示的晶片封装结构100和100’的形成方法。当使用B阶黏着膜作为散热黏着层114时，首先将B阶黏着膜贴附到散热器110上，然后通过B阶黏着膜将散热器110贴附到晶片104上。此外，当使用散热膏作为散热黏着层114时，先将散热膏涂布到晶片104的背面上，然后通过散热膏将散热器110贴附到晶片104上。
请参阅图5所示，是本发明的第三实施例的晶片封装结构的剖面示意图。晶片封装结构100”与图3中所示的晶片封装结构100大致雷同，而二者间不同之处在于：由B阶黏着剂或薄膜形成的散热黏着层114a的边缘是与晶片104的边缘对齐。接合晶片104与散热器110的方法，包括以下步骤。首先，将热固性混合物涂布在一晶圆的背面上，然后执行预固化制程(pre-curing process)，以形成B阶黏着剂。然后，将晶圆分割成多数个晶片。因此，B阶黏着剂的边缘是与晶片104的边缘对齐。最后，将具有B阶黏着剂的晶片104贴附到散热器110上。
请参阅图6所示，是本发明的第四实施例的晶片封装结构的剖面示意图。晶片封装结构100与图3中所示的晶片封装结构100相似，而二者不同之处在于：由B阶黏着剂形成的散热层114b的面积小于晶片104的面积，且散热层114的表面与晶片104之间的距离由外向内增大。接合晶片104和散热器110的方法，包括以下步骤。将热固性混合物分配到晶片104的背面上，然后执行预固化制程以形成B阶黏着剂。通过B阶黏着剂将散热器110贴附到晶片104上。
本发明的晶片封装结构利用B阶黏着剂来连接散热器与晶片，且可将这种结构应用于其他类型的晶片封装结构。举例而言，当制造晶片封装结构时，首先将多数个散热器配置成一栅格阵列。然后，将B阶黏着剂分配到每一散热器上。最后，分别将多数个晶片配置在配置于散热器上的B阶黏着剂上。通过上述步骤完成了晶片封装结构，且可将其电性连接到其他载体或电子装置上。因此，本发明对于基板的类型、以及晶片、B阶黏着剂与散热器的配置不作任何限制。
综上所述，本发明利用为“双阶热固性混合物”且具有凝胶形式的B阶黏着剂作为晶片和基板的黏着层，使得晶片的接合垫不会被B阶黏着剂覆盖，进而可以提高晶片封装结构的优良率。此外，本发明使用一配置在晶片一例上的散热器来传导由晶片产生的热量，并且使用一配置在散热器与晶片之间的散热黏着层来将散热器固定在晶片上并可以促进散热。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (10)

1、一种晶片封装结构，其特征在于其包括：
一基板，具有一第一表面、一第二表面和一通孔；
一晶片，配置于该基板的该第一表面上并与其电性连接，其中该基板的该通孔暴露出部分的该晶片；
一第一B阶黏着剂，配置于该晶片与该基板的该第一表面之间，其中该晶片是通过该第一B阶黏着剂而固定于该基板上；
多数条打线导线，通过该通孔而连接该晶片与该基板的该第二表面；
一散热器，配置于该基板的该第一表面上并覆盖该晶片；以及
一封装胶体，配置于该基板的该第二表面上，并覆盖该些打线导线及部分的该基板。
2、根据权利要求1所述的晶片封装结构，其特征在于其中所述的第一B阶黏着剂的玻璃转化温度是介于-40℃与175℃之间。
3、根据权利要求1所述的晶片封装结构，其特征在于其更包括一散热黏着层，该散热黏着层是配置于该晶片与该散热器之间，且该散热黏着层是不大于该晶片的尺寸。
4、根据权利要求3所述的晶片封装结构，其特征在于其中所述的散热黏着层为一散热膏。
5、根据权利要求1所述的晶片封装结构，其特征在于其更包括一密封树脂，该密封树脂是配置于该晶片的周围与该第一B阶黏着剂之间。
6、根据权利要求1所述的晶片封装结构，其特征在于其中所述的散热器包括一顶板以及一连接于该顶板的支撑部，该顶板是覆盖该晶片，且该支撑部与该基板相接触。
7、根据权利要求1所述的晶片封装结构，其特征在于其更包括一密封树脂，该密封树脂是配置于该支撑部的周围与该基板之间。
8、一种晶片封装结构，其特征在于其包括：
一散热器；
一晶片，配置于该散热器上；以及
一薄膜，配置于该晶片与该散热器之间，其中该晶片是通过该薄膜贴附于该散热器上，且该薄膜的面积不大于该晶片的面积。
9、一种晶片封装结构，其特征在于其包括：
一散热器；
一晶片，配置于该散热器上；以及
一B阶黏着层，配置于该晶片与该散热器之间，其中该晶片是通过该B阶黏着层贴附于该散热器上。
10、根据权利要求9所述的晶片封装结构，其特征在于其中所述的B阶黏着层的玻璃转化温度是介于-40℃与175℃之间。
CNB2006100032544A 2005-08-31 2006-02-06 晶片封装结构 Expired - Fee Related CN100539091C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/217,978 US7446407B2 (en) 2005-08-31 2005-08-31 Chip package structure
US11/217,978 2005-08-31

Publications (2)

Publication Number Publication Date
CN1925141A true CN1925141A (zh) 2007-03-07
CN100539091C CN100539091C (zh) 2009-09-09

Family

ID=37802932

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100032544A Expired - Fee Related CN100539091C (zh) 2005-08-31 2006-02-06 晶片封装结构

Country Status (3)

Country Link
US (1) US7446407B2 (zh)
CN (1) CN100539091C (zh)
TW (1) TWI312567B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101499444B (zh) * 2008-01-31 2010-10-27 力成科技股份有限公司 散热型多穿孔半导体封装构造
CN102881665A (zh) * 2011-07-14 2013-01-16 英飞凌科技股份有限公司 用于晶片级封装的系统和方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8012867B2 (en) * 2006-01-31 2011-09-06 Stats Chippac Ltd Wafer level chip scale package system
TW200929490A (en) * 2007-12-31 2009-07-01 Nanya Technology Corp Semiconductor chip package
TWI416698B (zh) * 2008-07-24 2013-11-21 Chipmos Technologies Inc 半導體封裝結構
TWI401773B (zh) * 2010-05-14 2013-07-11 Chipmos Technologies Inc 晶片封裝裝置及其製造方法
US8680674B2 (en) * 2012-05-31 2014-03-25 Freescale Semiconductor, Inc. Methods and structures for reducing heat exposure of thermally sensitive semiconductor devices
US9093429B2 (en) 2012-06-27 2015-07-28 Freescale Semiconductor, Inc. Methods and structures for reducing heat exposure of thermally sensitive semiconductor devices
TWI476879B (zh) * 2012-11-21 2015-03-11 Powertech Technology Inc 平面柵格陣列封裝構造及其基板
US20140210019A1 (en) * 2013-01-30 2014-07-31 Invensense, Inc. Low-cost package for integrated mems sensors
JP6645487B2 (ja) * 2017-10-30 2020-02-14 セイコーエプソン株式会社 プリント回路板
KR102667427B1 (ko) * 2018-09-18 2024-05-21 삼성전자주식회사 반도체 패키지 시스템
US11244885B2 (en) * 2018-09-18 2022-02-08 Samsung Electronics Co., Ltd. Semiconductor package system

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5208188A (en) * 1989-10-02 1993-05-04 Advanced Micro Devices, Inc. Process for making a multilayer lead frame assembly for an integrated circuit structure and multilayer integrated circuit die package formed by such process
DE4135839A1 (de) * 1991-10-31 1993-05-06 Huels Troisdorf Ag, 5210 Troisdorf, De Verfahren zur herstellung einer mehrlagigen gedruckten schaltung sowie mehrlagige gedruckte schaltung
JPH09312374A (ja) * 1996-05-24 1997-12-02 Sony Corp 半導体パッケージ及びその製造方法
US5909058A (en) * 1996-09-25 1999-06-01 Kabushiki Kaisha Toshiba Semiconductor package and semiconductor mounting part
US6017776A (en) * 1997-04-29 2000-01-25 Micron Technology, Inc. Method of attaching a leadframe to singulated semiconductor dice
US6020637A (en) * 1997-05-07 2000-02-01 Signetics Kp Co., Ltd. Ball grid array semiconductor package
US6215180B1 (en) * 1999-03-17 2001-04-10 First International Computer Inc. Dual-sided heat dissipating structure for integrated circuit package
US6122171A (en) * 1999-07-30 2000-09-19 Micron Technology, Inc. Heat sink chip package and method of making
US6825550B2 (en) * 1999-09-02 2004-11-30 Micron Technology, Inc. Board-on-chip packages with conductive foil on the chip surface
TW447059B (en) * 2000-04-28 2001-07-21 Siliconware Precision Industries Co Ltd Multi-chip module integrated circuit package
US6426552B1 (en) * 2000-05-19 2002-07-30 Micron Technology, Inc. Methods employing hybrid adhesive materials to secure components of semiconductor device assemblies and packages to one another and assemblies and packages including components secured to one another with such hybrid adhesive materials
US6190943B1 (en) * 2000-06-08 2001-02-20 United Test Center Inc. Chip scale packaging method
JP2002069392A (ja) * 2000-08-31 2002-03-08 Polymatech Co Ltd 熱伝導性接着フィルムおよびその製造方法ならびに電子部品
TW497236B (en) * 2001-08-27 2002-08-01 Chipmos Technologies Inc A soc packaging process
TW578284B (en) * 2002-12-24 2004-03-01 Advanced Semiconductor Eng Heat separator for chip package and the bonding method thereof
US20060275952A1 (en) * 2005-06-07 2006-12-07 General Electric Company Method for making electronic devices

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101499444B (zh) * 2008-01-31 2010-10-27 力成科技股份有限公司 散热型多穿孔半导体封装构造
CN102881665A (zh) * 2011-07-14 2013-01-16 英飞凌科技股份有限公司 用于晶片级封装的系统和方法
CN102881665B (zh) * 2011-07-14 2015-06-03 英飞凌科技股份有限公司 用于晶片级封装的系统和方法

Also Published As

Publication number Publication date
US7446407B2 (en) 2008-11-04
TWI312567B (en) 2009-07-21
TW200709378A (en) 2007-03-01
CN100539091C (zh) 2009-09-09
US20070045835A1 (en) 2007-03-01

Similar Documents

Publication Publication Date Title
CN1925141A (zh) 晶片封装结构
CN1298034C (zh) 半导体封装及其制造方法
CN1160782C (zh) 半导体集成电路装置
CN1138460C (zh) 将半导体元件安装到电路板上的方法及半导体器件
CN100341127C (zh) 半导体器件
CN1832154A (zh) 散热器及使用该散热器的封装体
CN1750261A (zh) 集成电路封装装置及其制造方法
CN1619787A (zh) 半导体装置
CN1337741A (zh) 具有可注入导电区的半导体封装件及其制造方法
CN1337738A (zh) 用于半导体封装处理的具有可注入导电区的带及其制造方法
CN1287434C (zh) 半导体装置的制造方法
CN1815733A (zh) 半导体装置及其制造方法
CN1512580A (zh) 半导体装置及其制造方法
CN1761051A (zh) 集成电路封装体及其制造方法
CN1835222A (zh) 半导体器件及其制造方法
CN1945805A (zh) 半导体封装方法以及用于半导体封装的载体
CN1270418A (zh) 半导体器件及其制造方法
CN1832659A (zh) 电路装置及其制造方法
CN1725474A (zh) 电路装置及其制造方法
CN1864264A (zh) 半导体图像采集设备的封装结构及其制造方法
CN1240255C (zh) 电源模块和其制造方法
CN1210789C (zh) 具有散热结构的半导体封装元件
CN1841688A (zh) 层叠型半导体器件以及层叠型电子部件的制造方法
CN1172369C (zh) 具散热片的半导体封装件
CN1111823A (zh) 树脂封装半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090909

Termination date: 20210206

CF01 Termination of patent right due to non-payment of annual fee