CN101499444B - 散热型多穿孔半导体封装构造 - Google Patents
散热型多穿孔半导体封装构造 Download PDFInfo
- Publication number
- CN101499444B CN101499444B CN2008100071143A CN200810007114A CN101499444B CN 101499444 B CN101499444 B CN 101499444B CN 2008100071143 A CN2008100071143 A CN 2008100071143A CN 200810007114 A CN200810007114 A CN 200810007114A CN 101499444 B CN101499444 B CN 101499444B
- Authority
- CN
- China
- Prior art keywords
- substrate
- punch
- those
- semiconductor packaging
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本发明是有关于一种散热型多穿孔半导体封装构造,主要包含一具有多个定位通孔的基板、一设置于该基板上的晶片、一贴附于该晶片的内置型散热片以及一封胶体。其中,该内置型散热片具有多个支撑脚与一散热表面,该些支撑脚插设于该些定位通孔,并且该些定位通孔不被该些支撑脚填满以提供多个模流通道。该封胶体密封该晶片与该内置型散热片但显露该散热表面,并且该封胶体更填充该些模流通道,以包覆该些支撑脚。借此,该内置型散热片能在少量或无粘着剂的条件下定位于该基板,并与该晶片及该基板一体结合。
Description
技术领域
本发明涉及一种半导体装置,特别是涉及一种散热型多穿孔半导体封装构造。
背景技术
通常晶片设置于基板上而封胶体则用以密封晶片,以避免晶片受外界污染物污染。随着半导体封装技术的进步以及晶片电路功能的不断提升,使得晶片的运算数度愈来愈快,因此会提高晶片的温度。虽然该些元件(如晶片与封胶体)的表面本身就具有散热作用,但频率或功率越高的晶片也相对地在运算时发出更多热量,若仅借由元件本身的散热效果已不足以将晶片所产生的热能传递出去。因此,当晶片所产生的热能无法传递至外界而使得晶片的温度过高时,会产生积热现象,则容易造成晶片失效、封装翘曲(warpage)以及元件剥离(peeling)的问题。
请参阅图1所示,一种现有半导体封装构造100包含一基板110、一晶片120、一封胶体140以及多个外接端子160。该基板110具有一上表面111、一下表面112以及一贯穿该基板110的槽孔114。该晶片120具有一主动面121、一背面122以及多个形成于该主动面121的焊垫123。利用一粘晶层170粘接该晶片120的该主动面121与该基板110的该上表面111,并使该些焊垫123对准于该槽孔114内。借由多个例如焊线的电性连接元件150通过该槽孔114以将该些焊垫123电性连接至该基板110。该封胶体140形成于该基板110的该上表面111,以密封该晶片120。该些外接端子160设置于该基板110的该下表面112。
一般而言,为了保护晶片免于发生温度过高而损坏的情形,会附加外置散热片在半导体封装构造的一外露表面,例如贴附在封胶体的顶面,但晶片与封胶体之间仍会有热阻,并会增加产品安装后的厚度与重量,其散热效果为有限。或者,可设置一内置散热片(internal heatsink)在半导体封装构造内,以增加散热效果。现有内置散热片的设置方式有两种,可贴附在晶片的背面。然而,通常内置散热片是设置在封胶体形成之前,受到模流压力影响导致散热片容易发生偏移并会对晶片产生内应力,并会有散热片剥离的问题。为了增加散热片的定位,另一种内置散热片的设置方式是以粘着胶或锡铅将内置散热片的周边结合至基板,但粘着胶在固化后或者锡铅在回焊之后无法修正散热片的散热表面直至与封胶体的顶面为共平面,故封胶体容易溢胶到散热片的散热表面。此外,封胶体亦会填入散热片与晶片之间而产生热阻问题。
发明内容
本发明的主要目的在于,克服现有技术存在的缺陷,而提供一种新型的散热型多穿孔半导体封装构造,所要解决的技术问题是使其利用一内置型散热片的支撑脚对准于基板的定位孔,以少量或不需要粘着剂即能定位内置型散热片,在封装后并与晶片及基板一体结合,除了具有增进散热与降低基板翘曲的功效,更能防止内置型散热片剥离,非常适于实用。
本发明的另一目的在于,提供一种新型的散热型多穿孔半导体封装构造,所要解决的技术问题是使其能解决现有设置内置型散热片产生散热片偏移、晶片内应力与封胶体热阻的问题,从而更加适于实用。
本发明的还一目的在于,提供一种新型的散热型多穿孔半导体封装构造,所要解决的技术问题是使其能在模封时修正散热片的散热表面直至与封胶体的顶面为共平面,以减少模封溢胶到散热片的外露散热表面,从而更加适于实用。
本发明的再一目的在于,提供一种新型的散热型多穿孔半导体封装构造,所要解决的技术问题是使其封胶体完全密封支撑脚的端部,以在基板的底部提供具有高刚性与强固着性的绝缘性支撑体,从而更加适于实用,且具有产业上的利用价值。
本发明的再一目的在于,提供一种新型的散热型多穿孔半导体封装构造,所要解决的技术问题是使其内置型散热片可完全贴附晶片的背面,以增进散热功效。
本发明的再一目的在于,提供一种新型的散热型多穿孔半导体封装构造,所要解决的技术问题是使其提供晶片与基板之间的应力缓冲功效。
本发明的再一目的在于,提供一种新型的散热型多穿孔半导体封装构造,所要解决的技术问题是使其增进缓冲层的应力缓冲功效,并且不会使得晶片与基板产生分层(delamination)。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明所揭示的一种散热型多穿孔半导体封装构造,主要包含一基板、一晶片、一内置型散热片以及一封胶体。该基板具有一上表面、一下表面以及多个定位通孔。该晶片设置于该基板的该上表面。该内置型散热片贴附于该晶片,该内置型散热片具有多个支撑脚与一散热表面,该些支撑脚插设于该些定位通孔,并且该些定位通孔不被该些支撑脚填满以提供多个模流通道。该封胶体形成于该基板的该上表面,以密封该晶片与该内置型散热片但显露该散热表面,并且该封胶体更填充该些模流通道,以包覆该些支撑脚。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
在前述的散热型多穿孔半导体封装构造中,该些支撑脚可具有多个端部,其具有突出于该基板的该下表面的第一高度,并且该封胶体具有突出于该基板的该下表面的第二高度,其中该第二高度大于该第一高度。
在前述的散热型多穿孔半导体封装构造中,该些定位通孔可包含四个角隅贯孔,其邻近位于该基板的四角隅。
在前述的散热型多穿孔半导体封装构造中,该些定位通孔可包含至少两个侧边贯孔,其邻近位于该基板的两对称侧边。
在前述的散热型多穿孔半导体封装构造中,该晶片可具有一主动面与一背面,该主动面上设有多个焊垫,另包含有多个电性连接元件,电性连接该些焊垫至该基板。
在前述的散热型多穿孔半导体封装构造中,该晶片的该主动面可朝向该基板,并且该内置型散热片完全贴附该晶片的该背面。
在前述的散热型多穿孔半导体封装构造中,该基板可更具有一槽孔,以供该些电性连接元件的通过。
在前述的散热型多穿孔半导体封装构造中,该些电性连接元件可包含多个焊线。
在前述的散热型多穿孔半导体封装构造中,该些定位通孔可为圆形贯穿孔,而该些支撑脚可为非圆形柱体。
在前述的散热型多穿孔半导体封装构造中,可另包含有多个外接端子,其设置于该基板的该下表面。
在前述的散热型多穿孔半导体封装构造中,该些外接端子可包含多个焊球。
在前述的散热型多穿孔半导体封装构造中,该些外接端子的设置高度可大于该第一高度。
在前述的散热型多穿孔半导体封装构造中,可另包含有一缓冲层,其形成于该晶片与该基板之间。
在前述的散热型多穿孔半导体封装构造中,该缓冲层可为低粘性弹性体。
在前述的散热型多穿孔半导体封装构造中,可另包含有一粘着层,其形成于该晶片与该内置型散热片之间。
在前述的散热型多穿孔半导体封装构造中,该缓冲层的粘着强度可小于该粘着层的粘着强度。
借由上述技术方案,本发明散热型多穿孔半导体封装构造至少具有下列优点及有益效果:
1、本发明利用一内置型散热片的支撑脚对准于基板的定位孔,以少量或不需要粘着剂即能定位内置型散热片,在封装后并与晶片及基板一体结合,除了具有增进散热与降低基板翘曲的功效,更能防止内置型散热片剥离。
2、本发明能解决现有设置内置型散热片产生散热片偏移、晶片内应力与封胶体热阻的问题。
3、本发明能在模封时修正散热片的散热表面直至与封胶体的顶面为共平面,以减少模封溢胶到散热片的外露散热表面。
4、本发明封胶体完全密封支撑脚的端部,以在基板的底部提供具有高刚性与强固着性的绝缘性支撑体。
5、本发明内置型散热片可完全贴附晶片的背面,以增进散热功效。
6、本发明提供晶片与基板之间的应力缓冲功效。
7、本发明增进缓冲层的应力缓冲功效,并且不会使得晶片与基板产生分层(delamination)。
综上所述,本发明是有关于一种散热型多穿孔半导体封装构造,主要包含一具有多个定位通孔的基板、一设置于该基板上的晶片、一贴附于该晶片的内置型散热片以及一封胶体。其中,该内置型散热片具有多个支撑脚与一散热表面,该些支撑脚插设于该些定位通孔,并且该些定位通孔不被该些支撑脚填满以提供多个模流通道。该封胶体密封该晶片与该内置型散热片但显露该散热表面,并且该封胶体更填充该些模流通道,以包覆该些支撑脚。借此,该内置型散热片能在少量或无粘着剂的条件下定位于该基板,并与该晶片及该基板一体结合。本发明具有上述诸多优点及实用价值,其不论在产品结构或功能上皆有较大改进,在技术上有显著的进步,并产生了好用及实用的效果,且较现有技术具有增进的突出功效,从而更加适于实用,并具有产业的广泛利用价值,诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明的技术手段,而可依照说明书的内容予以实施,并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂,以下特举较佳实施例,并配合附图,详细说明如下。
附图说明
图1:现有半导体封装构造的截面示意图。
图2:依据本发明的第一具体实施例,一种散热型多穿孔半导体封装构造的截面示意图。
图3A至图3C:依据本发明的第一具体实施例,该散热型多穿孔半导体封装构造在制程中一基板的上表面示意图。
图4:依据本发明的第一具体实施例,该散热型多穿孔半导体封装构造在封胶前该基板的下表面示意图。
图5:依据本发明的第一具体实施例,该散热型多穿孔半导体封装构造横切定位通孔的剖面示意图。
图6:依据本发明的第二具体实施例,另一种散热型多穿孔半导体封装构造横切定位通孔的剖面示意图。
图7:依据本发明的第二具体实施例,该散热型多穿孔半导体封装构造中一基板的上表面示意图。
图8:依据本发明的第二具体实施例,该散热型多穿孔半导体封装构造在封胶前该基板的上表面示意图。
图9:依据本发明的第二具体实施例,该散热型多穿孔半导体封装构造在封胶前该基板的下表面示意图。
100:半导体封装构造 110:基板
111:上表面 112:下表面
114:槽孔 120:晶片
121:主动面 122:背面
123:焊垫 140:封胶体
150:电性连接元件 160:外接端子
170:粘晶层 200:散热型多穿孔半导体封装构造
210:基板 211:上表面
212:下表面 213:定位通孔
214:槽孔 220:晶片
221:主动面 222:背面
223:焊垫 230:内置型散热片
231:支撑脚 232:散热表面
233:端部 240:封胶体
241:模流通道 250:电性连接元件
260:外接端子 270:缓冲层
280:粘着层 300:散热型多穿孔半导体封装构造
310:基板 311:上表面
312:下表面 313:定位通孔
314:槽孔 320:晶片
323:焊垫 330:内置型散热片
331:支撑脚 332:散热表面
333:端部 340:封胶体
341:模流通道 350:电性连接元件
360:外接端子 H1:第一高度
H2:第二高度
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效,以下结合附图及较佳实施例,对依据本发明提出的散热型多穿孔半导体封装构造其具体实施方式、结构、特征及其功效,详细说明如后。
依据本发明一第一具体实施例,揭示一种散热型多穿孔半导体封装构造。请参阅图2所示,一种散热型多穿孔半导体封装构造200主要包含一基板210、一晶片220、一内置型散热片230以及一封胶体240。该基板210具有一上表面211、一下表面212以及多个定位通孔213,该些定位通孔213是由该上表面211贯穿至该下表面212。在本实施例中,该些定位通孔213可包含四个角隅贯孔,其邻近位于该基板210的四角隅(如图3A所示)。该基板210可更具有一槽孔214,其位于该基板210的一中心线并贯穿该基板210,以供在后续电性连接制程中的多个电性连接元件250的通过。
该晶片220设置于该基板210的该上表面211。如图3B所示,当晶片220设置之后,该晶片220显露该槽孔214的两端,供该封胶体240之前驱物流入。再如图2所示,该晶片220可具有一主动面221与一背面222,该主动面221朝向该基板210。该主动面221上设有多个焊垫223,该些焊线对准于该槽孔214内(如图4所示)。另利用该些电性连接元件250通过该槽孔214以电性连接该些焊垫223至该基板210的接指(图中未绘出)。该些电性连接元件250可包含多个打线形成的焊线。具体而言,该散热型多穿孔半导体封装构造200可另包含有一缓冲层270,其形成于该晶片220与该基板210之间,以提供晶片220与基板210之间的应力缓冲功效。在本实施例中,该缓冲层270可为低粘性弹性体,故能直接粘接该晶片220与该基板210,可不需要另使用粘晶层以降低制造成本。
请参阅图2及图4所示,该内置型散热片230贴附于该晶片220的该背面222。该内置型散热片230具有多个支撑脚231与一散热表面232,该些支撑脚231插设于该些定位通孔213,使该内置型散热片230无须以粘着剂粘接便能精准地固定于该基板210上,并且该些定位通孔213不被该些支撑脚231填满以提供多个模流通道241。例如,该些定位通孔213可为圆形贯穿孔,而该些支撑脚231可为非圆形柱体。该些支撑脚231的脚数可与该些定位通孔213的孔数相同。该些模流通道241可供该封胶体240之前驱物流入,以使该封胶体240能包覆该些支撑脚231,借此增加该内置型散热片230的稳固性。请再参阅图2所示,较佳地,该内置型散热片230完全贴附该晶片220的该背面222,避免该封胶体240填入该内置型散热片230与该晶片220之间的缝隙,以增进散热功效。换言之,该内置型散热片230平贴在该晶片220的该背面222,可提供该晶片220良好的支撑性并增加该晶片220的结构强度,使该晶片220不易受到内应力而导致线路断裂。因此,该散热型多穿孔半导体封装构造200可使用厚度较薄的晶片,借此降低封装厚度另可避免晶片裂损的问题。在本实施例中,该散热型多穿孔半导体封装构造200可另包含有一粘着层280,其形成于该晶片220与该内置型散热片230之间,以加强该晶片220与该内置型散热片230之间的粘着力。而配合该缓冲层270,可有助于缓冲晶片内部应力,并改善该晶片220与该基板210之间因热膨胀系数不匹配造成的问题。较佳地,该缓冲层270的粘着强度可小于该粘着层280的粘着强度,以增进该缓冲层270的应力缓冲功效,并且不会使得该晶片220与该内置型散热片230产生分层。
请参阅图2所示,该封胶体240形成于该基板210的该上表面211,以密封该晶片220与该内置型散热片230但显露该散热表面232,以更有效地增进散热效果。并且该封胶体240更填充该些模流通道241,以包覆该些支撑脚231,增加该内置型散热片230与该基板210的结构固定性,防止该基板210翘曲。请参阅图2及图5所示,该些支撑脚231可具有多个端部233,其具有突出于该基板210的该下表面212的第一高度H1,并且该封胶体240具有突出于该基板210的该下表面212的第二高度H2,其中该第二高度H2大于该第一高度H1,以完全密封该些支撑脚231的该些端部233,而形成具有高刚性与强固着性的复合式绝缘性支撑体,并能避免该内置型散热片230与该封胶体240结合不良而剥离。在本实施例中,该散热型多穿孔半导体封装构造200可另包含有多个如焊球之外接端子260,其设置于该基板210的该下表面212。该些外接端子260的设置高度可大于该第二高度H2,即上述复合式绝缘性支撑体突出于该基板下表面212的高度。
综上可知,来自该晶片220的热能会经由该内置型散热片230迅速传递置外界,以消散该晶片220在运作时所产生的热能。并且,在封装制程中该内置型散热片230的支撑脚231只需要少量粘着剂甚至在无粘着剂的情况下即能定位该内置型散热片230,该内置型散热片230受到模流压力亦不会产生水平向偏移。而在封装后该些支撑脚231并与该封胶体240及该基板210一体结合,能防止该内置型散热片230剥离与该基板210翘曲。因此,该内置型散热片230不仅能提供有效的散热途径,并可维持结构良好的稳定性,更能保护该晶片220进而避免该晶片220裂损。因此,该散热型多穿孔半导体封装构造200能解决现有设置内置型散热片产生散热片偏移、晶片内应力与封胶体热阻的问题。
图3A至图3C是用以说明上述散热型多穿孔半导体封装构造的形成方法。首先,请参阅图2及图3A所示,提供一上述的基板210,该基板210具有一上表面211、一下表面212以及多个定位通孔213。该基板210可更具有一槽孔214,该些定位通孔213与该槽孔214皆是由该上表面211贯穿至该下表面212。接着,请参阅图3B所示,设置一上述的晶片220于该基板210的该上表面211。请参阅图4所示,该晶片220的一主动面221设有多个焊垫223,而该槽孔214显露该些焊垫223,以供多个电性连接元件250电性连接该些焊垫223至该基板210。之后,请再参阅图2及图3B所示,贴附一上述的内置型散热片230于该晶片220的一背面222,该内置型散热片230具有多个支撑脚231与一散热表面232,该些支撑脚231插设于该些定位通孔213,并且该些定位通孔213不被该些支撑脚231填满以提供多个模流通道241。最后,请参阅图2及图3C所示,形成一上述的封胶体240于该基板210的该上表面211,以密封该晶片220与该内置型散热片230但显露该散热表面232,并且该封胶体240更填充该些模流通道241,以包覆该些支撑脚231。因此,在上述制程中,该内置型散热片230能在少量或缺乏粘着剂的条件下能水平向定位该内置型散热片230至该基板210,故能减化制程以缩短制造所需的时间并能节省制造成本。然而在模封形成该封胶体240的过程中,该内置型散热片230仍可作垂直向的微调移动,以紧贴于上模具的模穴壁面。故在该封胶体240成形之后,该内置型散热片230的散热表面232已被修正直至与该封胶体240的顶面为共平面,以减少模封溢胶到该内置型散热片230的外露散热表面232,具有实质而明显的功效。在本实施例中,由于该缓冲层270不需要固着该晶片220,该内置型散热片230的垂直向微调移动中,同时垂直向移动了该晶片220。
依据本发明的第二具体实施例,揭示另一种散热型多穿孔半导体封装构造。请参阅图6所示,该散热型多穿孔半导体封装构造300主要包含一基板310、一晶片320、一内置型散热片330以及一封胶体340。该基板310具有一上表面311、一下表面312以及多个定位通孔313。该上表面311是用以设置该晶片320,而该下表面312可设置多个外接端子360,例如焊球,以使该散热型多穿孔半导体封装构造300能对外接合至一外部印刷电路板(图中未绘出)。该些定位通孔313可包含四个角隅贯孔,其邻近位于该基板310的四角隅。请参阅图7所示,在本实施例中,该些定位通孔313可包含至少两个侧边贯孔,其邻近位于该基板310的两对称侧边。请参阅图8所示,该晶片320设置于该基板310的该上表面311。请参阅图9所示,该晶片320具有多个焊垫323,其对准于该基板310的一槽孔314内,另借由多个电性连接元件350通过该槽孔314以电性连接该些焊垫323与该基板310。
请再参阅图6及图8所示,该内置型散热片330贴附于该晶片320,该内置型散热片330具有多个支撑脚331与一散热表面332,该些支撑脚331插设于该些定位通孔313,并且该些定位通孔313不被该些支撑脚331填满以提供多个模流通道341。该封胶体340形成于该基板310的该上表面311,以密封该晶片320与该内置型散热片330但显露该散热表面332,并且该封胶体340更填充该些模流通道341,以包覆该些支撑脚331。请参阅图6所示,该些支撑脚331可具有多个端部333,其突出于该基板310的该下表面312,并且该封胶体340可突出于该基板310的该下表面312并完全密封该些支撑脚331的该些端部333,以形成具有高刚性与强固着性的复合式绝缘性支撑体在该基板,以使该内置型散热片330、该晶片320与该基板310一体结合,无分层剥离的问题。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制,虽然本发明已以较佳实施例揭露如上,然而并非用以限定本发明,任何熟悉本专业的技术人员,在不脱离本发明技术方案范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均仍属于本发明技术方案的范围内。
Claims (16)
1.一种散热型多穿孔半导体封装构造,其特征在于其包含:
一基板,具有一上表面、一下表面以及多个定位通孔;
一晶片,设置于该基板的该上表面;
一内置型散热片,贴附于该晶片,该内置型散热片具有多个支撑脚与一散热表面,该些支撑脚的多个插设端部插设于该些定位通孔,并且该些定位通孔不被该些支撑脚填满以提供多个模流通道;以及
一封胶体,形成于该基板的该上表面,以密封该晶片与该内置型散热片但显露该散热表面,并且该封胶体更填充该些模流通道,以包覆该些支撑脚的该些插设端部。
2.根据权利要求1所述的散热型多穿孔半导体封装构造,其特征在于其中该些支撑脚的该些插设端部具有突出于该基板的该下表面的第一高度,并且该封胶体具有突出于该基板的该下表面的第二高度,其中该第二高度大于该第一高度。
3.根据权利要求1所述的散热型多穿孔半导体封装构造,其特征在于其中该些定位通孔包含四个角隅贯孔,其邻近位于该基板的四角隅。
4.根据权利要求1或3所述的散热型多穿孔半导体封装构造,其特征在于其中该些定位通孔包含至少两个侧边贯孔,其邻近位于该基板的两对称侧边。
5.根据权利要求1所述的散热型多穿孔半导体封装构造,其特征在于其中该晶片具有一主动面与一背面,该主动面上设有多个焊垫,另包含有多个电性连接元件,电性连接该些焊垫至该基板。
6.根据权利要求5所述的散热型多穿孔半导体封装构造,其特征在于其中该晶片的该主动面朝向该基板,并且该内置型散热片完全贴附该晶片的该背面。
7.根据权利要求6所述的散热型多穿孔半导体封装构造,其特征在于其中该基板更具有一槽孔,以供该些电性连接元件的通过。
8.根据权利要求5所述的散热型多穿孔半导体封装构造,其特征在于其中该些电性连接元件包含多个焊线。
9.根据权利要求1所述的散热型多穿孔半导体封装构造,其特征在于其中该些定位通孔为圆形贯穿孔,而该些支撑脚为非圆形柱体。
10.根据权利要求2所述的散热型多穿孔半导体封装构造,其特征在于其另包含有多个外接端子,其设置于该基板的该下表面。
11.根据权利要求10所述的散热型多穿孔半导体封装构造,其特征在于其中该些外接端子包含多个焊球。
12.根据权利要求10所述的散热型多穿孔半导体封装构造,其特征在于其中该些外接端子的设置高度大于该第一高度。
13.根据权利要求1所述的散热型多穿孔半导体封装构造,其特征在于其另包含有一缓冲层,其形成于该晶片与该基板之间。
14.根据权利要求13所述的散热型多穿孔半导体封装构造,其特征在于其中该缓冲层为低粘性弹性体。
15.根据权利要求13所述的散热型多穿孔半导体封装构造,其特征在于其另包含有一粘着层,其形成于该晶片与该内置型散热片之间。
16.根据权利要求15所述的散热型多穿孔半导体封装构造,其特征在于其中该缓冲层的粘着强度小于该粘着层的粘着强度。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008100071143A CN101499444B (zh) | 2008-01-31 | 2008-01-31 | 散热型多穿孔半导体封装构造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008100071143A CN101499444B (zh) | 2008-01-31 | 2008-01-31 | 散热型多穿孔半导体封装构造 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101499444A CN101499444A (zh) | 2009-08-05 |
CN101499444B true CN101499444B (zh) | 2010-10-27 |
Family
ID=40946433
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008100071143A Expired - Fee Related CN101499444B (zh) | 2008-01-31 | 2008-01-31 | 散热型多穿孔半导体封装构造 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101499444B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105977362A (zh) * | 2016-06-29 | 2016-09-28 | 山东浪潮华光光电子股份有限公司 | 一种高效散热集成led 封装结构及其封装方法 |
CN107369656B (zh) * | 2017-07-17 | 2018-05-22 | 睿力集成电路有限公司 | 一种窗口型球栅阵列封装组件 |
US20210225689A1 (en) * | 2017-11-21 | 2021-07-22 | Boe Technology Group Co., Ltd. | Proximity pin, substrate processing apparatus, and method of processing substrate in substrate processing apparatus |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5136366A (en) * | 1990-11-05 | 1992-08-04 | Motorola, Inc. | Overmolded semiconductor package with anchoring means |
US6426875B1 (en) * | 1999-07-30 | 2002-07-30 | Micron Technology, Inc. | Heat sink chip package |
CN1925141A (zh) * | 2005-08-31 | 2007-03-07 | 南茂科技股份有限公司 | 晶片封装结构 |
-
2008
- 2008-01-31 CN CN2008100071143A patent/CN101499444B/zh not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5136366A (en) * | 1990-11-05 | 1992-08-04 | Motorola, Inc. | Overmolded semiconductor package with anchoring means |
US6426875B1 (en) * | 1999-07-30 | 2002-07-30 | Micron Technology, Inc. | Heat sink chip package |
CN1925141A (zh) * | 2005-08-31 | 2007-03-07 | 南茂科技股份有限公司 | 晶片封装结构 |
Also Published As
Publication number | Publication date |
---|---|
CN101499444A (zh) | 2009-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI415228B (zh) | 半導體封裝結構、覆晶封裝、及半導體覆晶封裝的形成方法 | |
TW586201B (en) | Semiconductor device and the manufacturing method thereof | |
TW302528B (zh) | ||
US20090236732A1 (en) | Thermally-enhanced multi-hole semiconductor package | |
US20130119529A1 (en) | Semiconductor device having lid structure and method of making same | |
TWI550782B (zh) | 具有路徑電路引線之積體電路封裝系統及其製造方法 | |
KR101354894B1 (ko) | 반도체 패키지, 그 제조방법 및 이를 포함하는 반도체 패키지 모듈 | |
CN103426839A (zh) | 半导体封装 | |
TW432558B (en) | Dual-chip packaging process and method for forming the package | |
CN107978570A (zh) | 芯片封装结构及其制造方法 | |
WO2021248954A1 (zh) | 一种功率半导体模块 | |
EP3024022B1 (en) | Packaging substrate with block-type via and semiconductor packages having the same | |
CN101499444B (zh) | 散热型多穿孔半导体封装构造 | |
CN101740528B (zh) | 增进散热的无外引脚式半导体封装构造及其组合 | |
US20150364409A1 (en) | Electronic device with die being sunk in substrate | |
JP2012009655A (ja) | 半導体パッケージおよび半導体パッケージの製造方法 | |
US10964627B2 (en) | Integrated electronic device having a dissipative package, in particular dual side cooling package | |
JPWO2011021364A1 (ja) | 半導体装置およびその製造方法 | |
CN104518066A (zh) | 一种具有过渡基板的led器件及其封装方法 | |
CN104134633A (zh) | 大功率芯片柔性基板封装结构及封装工艺 | |
US8050049B2 (en) | Semiconductor device | |
CN104218006A (zh) | 半导体封装 | |
US20100230826A1 (en) | Integrated circuit package assembly and packaging method thereof | |
CN101118885A (zh) | 覆晶封装结构 | |
JP2009231296A (ja) | 放熱型多穿孔半導体パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20101027 Termination date: 20180131 |
|
CF01 | Termination of patent right due to non-payment of annual fee |