CN104134633A - 大功率芯片柔性基板封装结构及封装工艺 - Google Patents

大功率芯片柔性基板封装结构及封装工艺 Download PDF

Info

Publication number
CN104134633A
CN104134633A CN201410387888.9A CN201410387888A CN104134633A CN 104134633 A CN104134633 A CN 104134633A CN 201410387888 A CN201410387888 A CN 201410387888A CN 104134633 A CN104134633 A CN 104134633A
Authority
CN
China
Prior art keywords
chip
metal frame
flexible pcb
heat
flexible substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410387888.9A
Other languages
English (en)
Inventor
孙鹏
何洪文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201410387888.9A priority Critical patent/CN104134633A/zh
Publication of CN104134633A publication Critical patent/CN104134633A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明涉及一种大功率芯片柔性基板封装结构及封装工艺，包括柔性电路板，在柔性电路板的一面上分布芯片，在柔性电路板的另一面上设置焊锡球；其特征是：在所述每个芯片的周围设置保形金属框，保形金属框的上表面设置金属散热片，金属散热片与芯片之间设置导热层。所述封装工艺，包括以下步骤：（1）在柔性电路板上涂覆第一粘接层；（2）保形金属框通过第一粘接层贴装在柔性电路板上；（3）在保形金属框的空腔内安装芯片；（4）在芯片上表面涂覆导热层；在保形金属框上表面涂覆第二粘接层；（5）在保形金属框上贴装金属散热片；（6）柔性电路板的另一面制作焊锡球。本发明可以增加柔性电路板的局部刚度，便于进行加工，并提升了散热能力。

Description

大功率芯片柔性基板封装结构及封装工艺
技术领域
本发明涉及一种大功率芯片柔性基板封装结构及封装工艺，属于半导体封装技术领域。
背景技术
柔性电路板是以聚酰亚胺或聚酯薄膜为基材制成的一种具有可靠性的可挠性印刷电路板。由于其配线密度高、厚度薄、散热性好的特点，在一些功耗较大的集成电路、大中功率系统封装（SiP）产品中被广泛的应用。
但是柔性电路板的封装工艺要求与传统硬质基板的封装工艺有很多不同之处，其中，定位技术被认为柔性电路板封装工艺的关键步骤。因为柔性电路板的硬度较低，较柔软，如果不使用专用夹具夹持，就无法完成固定和传输，也就无法完成印刷、贴片、打线、过炉等基本工序。
现有技术中，一般的解决方案是在加工过程中使用固定柔性电路板的夹具，包括基座和用于固定位置的前后挂卡、左右导轨等。该种方法一般可以解决柔性电路板的固定和传输问题，但是通过四周的挂卡和导轨很难控制柔性电路板上局部形变问题。尤其对于尺寸较大的柔性电路板，例如规格为220mm×84mm（长×宽）板材，可以制作出大约200颗面积为100mm2的器件。传统的基座支撑和四周固定方式无法满足对每一颗器件的局部形变控制。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种大功率芯片柔性基板封装结构及封装工艺，一方面可以增加柔性电路板的局部刚度，便于进行工艺加工，另一方面可以提升器件或整个系统的散热能力。
按照本发明提供的技术方案，所述大功率芯片柔性基板封装结构，包括柔性电路板，在柔性电路板的一面上分布若干芯片，在柔性电路板的另一面上设置焊锡球；其特征是：在所述每个芯片的周围设置保形金属框，保形金属框围绕芯片，保形金属框的上表面设置金属散热片，金属散热片与芯片之间设置导热层。
所述保形金属框的下表面通过第一粘接层贴装在柔性电路板上，保形金属框的上表面与金属散热片通过第二粘接层连接。
所述大功率芯片柔性基板封装工艺，其特征是，包括以下步骤：
（1）在柔性电路板上围绕芯片安装区域涂覆粘接材料，得到第一粘接层；
（2）将保形金属框通过第一粘接层贴装在柔性电路板上；
（3）在保形金属框的空腔区域内进行芯片的安装；
（4）在芯片的上表面涂覆导热材料，形成导热层；并在保形金属框的上表面涂覆一层粘接材料，得到第二粘接层；
（5）在保形金属框的上表面贴装金属散热片，并且保证金属散热片与导热层接触；
（6）在柔性电路板上相对于芯片安装面的另一面进行植球，得到焊锡球。
所述导热材料采用导热硅脂。
本发明所述大功率芯片柔性基板封装结构及封装工艺，为一些功耗大的集成电路、大或中功率系统柔性电路板封装（SiP）产品提供了一套实际有效的解决方案，既提升了对柔性电路板形变的控制，又提升了器件或系统的散热能力。
附图说明
图1～图7为所述大功率芯片柔性基板封装结构一种实施例的制备流程图。其中：
图1为在柔性电路板上涂覆得到第一粘接层的示意图。
图2为将保形金属框贴在柔性电路板上的示意图。
图3为图2的俯视图。
图4为在柔性电路板上制作芯片的示意图。
图5为在芯片上表面涂覆得到导热层的示意图。
图6为在保形金属框上贴装金属散热片的示意图。
图7为本发明所述大功率芯片柔性基板封装结构一种实施例的剖面图。
图8～图11为所述大功率芯片柔性基板封装结构另一种实施例的制备流程图。其中：
图8为在柔性电路板上采用倒装工艺制作芯片的示意图。
图9为在图8制作的芯片上表面涂覆导热层的示意图。
图10为在图9制作的芯片上贴装金属散热片的示意图。
图11为本发明所述大功率芯片柔性基板封装结构另一种实施例的剖面图。
图中序号：柔性电路板1、芯片2、焊锡球3、保形金属框4、第一粘接层5、金属散热片6、导热层7、第二粘接层8、固晶胶9。
具体实施方式
下面结合具体附图对本发明作进一步说明。
如图7、图11所示：所述大功率芯片柔性基板封装结构，包括柔性电路板1，在柔性电路板1的一面上分布若干芯片2，在柔性电路板1的另一面上设置焊锡球3；在所述每个芯片2的周围设置保形金属框4，保形金属框4围绕芯片2，保形金属框4的下表面通过第一粘接层5贴装在柔性电路板1上，保形金属框4的上表面设置金属散热片6，金属散热片6与芯片2之间设置导热层7；所述保形金属框4与金属散热片6通过第二粘接层8连接。
本发明所述大功率芯片柔性基板封装结构，将保形金属框4贴装在每颗芯片2的四周，增加柔性电路板1的局部刚度，控制局部变形，便于进行工艺加工。同时，在保形金属框4上贴装金属散热片6，使器件或系统发出的热量有效的传导到金属散热片6上，再经金属散热片6传递到周围环境中去，提升器件或整个系统的散热能力。
上述大功率芯片柔性基板封装工艺，包括以下步骤：
（1）如图1所示，在柔性电路板1上围绕芯片2安装区域涂覆粘接材料，得到第一粘接层5；粘接材料可以采用单组分热固化粘合剂如道康宁SE4450、环氧树脂系列热固化粘合剂如Ablestik 8700K等；
（2）如图2所示，将保形金属框4通过第一粘接层5贴装在柔性电路板1上；如图3所示，保形金属框4的内部空腔区域为芯片2的安装区域；保形金属框4的材质可采用镀镍铜合金、铝合金、铁镍合金等；
（3）在保形金属框4的空腔区域进行芯片2的安装，此处芯片2的安装可以采用现有的工艺，具体如采用芯片键合和引线键合工艺，如图4所示，芯片2通过固晶胶9粘接在柔性电路板1上，引线与柔性电路板上的焊盘进行连接，芯片通过打线（也称为绑定、丝焊）方式完成芯片上的焊盘和柔性电路板上焊盘之间的连接，使芯片电路内引脚和封装体外引脚连接，使芯片的功能可以正确的输出；
（4）如图5所示，在芯片2的上表面涂覆导热材料，形成导热层7，导热材料采用导热硅脂；在保形金属框4的上表面涂覆一层粘接材料，得到第二粘接层8，粘接材料可以采用单组分热固化粘合剂如道康宁SE4450、环氧树脂系列热固化粘合剂如Ablestik 8700K等；
（5）如图6所示，在保形金属框4的上表面贴装金属散热片6，并且保证金属散热片6与导热层7接触；金属散热片6的材质可采用镀镍铜合金、铝合金、铁镍合金等；
（6）如图7所示，在柔性电路板1上相对于芯片2安装面的另一面进行植球，得到焊锡球3，实现器件或系统与外部的电学连接。
在上述工艺过程中，其中步骤（3）将芯片2安装在柔性电路板1上的过程可以采用现有常用的工艺，没有具体限制，因此在本发明中不再具体赘述。除了采用上述工艺中芯片键合和引线键合的方式将芯片安装在柔性电路板上，也可以采用目前比较通用的倒装芯片的工艺进行，具体如图8所示：在保形金属框4的空腔区域采用倒装芯片工艺将芯片安装在柔性电路板上；倒装芯片工艺采用现有常见工艺，倒装芯片的I/O端锡球方向朝下，通过加热使熔融的锡球焊接到柔性电路板上预先分布有镀Au或Sn的焊盘上，实现芯片电路内引脚夫和封装体外引脚连接，芯片设计的功能可以正确的输出，实现信号的联通；在完成该步骤之后，可以采用与上述工艺中步骤（4）～步骤（6）相同的方法，在保形金属框上贴装金属散热片，具体如图9～图11所示。
本发明通过在柔性电路板表面贴装金属保形框，从而增加柔性电路板的局部刚度，便于进行工艺加工；另外，通过在保形金属框上贴装散热金属盖，使集成电路发出的热量有效的传导到金属散热片上，再经金属散热片传递到周围环境中去，提升器件或整个系统的散热能力。

Claims (4)

1.一种大功率芯片柔性基板封装结构，包括柔性电路板（1），在柔性电路板（1）的一面上分布若干芯片（2），在柔性电路板（1）的另一面上设置焊锡球（3）；其特征是：在所述每个芯片（2）的周围设置保形金属框（4），保形金属框（4）围绕芯片（2），保形金属框（4）的上表面设置金属散热片（6），金属散热片（6）与芯片（2）之间设置导热层（7）。
2.如权利要求1所述的大功率芯片柔性基板封装结构，其特征是：所述保形金属框（4）的下表面通过第一粘接层（5）贴装在柔性电路板（1）上，保形金属框（4）的上表面与金属散热片（6）通过第二粘接层（8）连接。
3.一种大功率芯片柔性基板封装工艺，其特征是，包括以下步骤：
（1）在柔性电路板（1）上围绕芯片（2）安装区域涂覆粘接材料，得到第一粘接层（5）；
（2）将保形金属框（4）通过第一粘接层（5）贴装在柔性电路板（1）上；
（3）在保形金属框（4）的空腔区域内进行芯片（2）的安装；
（4）在芯片（2）的上表面涂覆导热材料，形成导热层（7）；并在保形金属框（4）的上表面涂覆一层粘接材料，得到第二粘接层（8）；
（5）在保形金属框（4）的上表面贴装金属散热片（6），并且保证金属散热片（6）与导热层（7）接触；
（6）在柔性电路板（1）上相对于芯片（2）安装面的另一面进行植球，得到焊锡球（3）。
4.如权利要求3所述的大功率芯片柔性基板封装工艺，其特征是：所述导热材料采用导热硅脂。
CN201410387888.9A 2014-08-07 2014-08-07 大功率芯片柔性基板封装结构及封装工艺 Pending CN104134633A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410387888.9A CN104134633A (zh) 2014-08-07 2014-08-07 大功率芯片柔性基板封装结构及封装工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410387888.9A CN104134633A (zh) 2014-08-07 2014-08-07 大功率芯片柔性基板封装结构及封装工艺

Publications (1)

Publication Number Publication Date
CN104134633A true CN104134633A (zh) 2014-11-05

Family

ID=51807268

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410387888.9A Pending CN104134633A (zh) 2014-08-07 2014-08-07 大功率芯片柔性基板封装结构及封装工艺

Country Status (1)

Country Link
CN (1) CN104134633A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107833866A (zh) * 2017-11-29 2018-03-23 华天科技（西安）有限公司 一次封装成型的增强散热的封装结构及制造方法
CN108847442A (zh) * 2018-06-30 2018-11-20 山东昊润自动化技术有限公司 一种压力芯片封装方法
CN110957288A (zh) * 2019-11-25 2020-04-03 北京遥测技术研究所 一种大功率器件散热装置及方法
CN112582288A (zh) * 2019-09-30 2021-03-30 浙江荷清柔性电子技术有限公司 打线方法、柔性电路板的制备方法及柔性电路板

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107833866A (zh) * 2017-11-29 2018-03-23 华天科技（西安）有限公司 一次封装成型的增强散热的封装结构及制造方法
CN108847442A (zh) * 2018-06-30 2018-11-20 山东昊润自动化技术有限公司 一种压力芯片封装方法
CN112582288A (zh) * 2019-09-30 2021-03-30 浙江荷清柔性电子技术有限公司 打线方法、柔性电路板的制备方法及柔性电路板
CN110957288A (zh) * 2019-11-25 2020-04-03 北京遥测技术研究所 一种大功率器件散热装置及方法
CN110957288B (zh) * 2019-11-25 2021-07-13 北京遥测技术研究所 一种大功率器件散热装置及方法

Similar Documents

Publication Publication Date Title
CN103117275B (zh) 一种芯片封装结构及芯片封装方法
TWI703681B (zh) 功率覆蓋結構及其製造方法
US9806051B2 (en) Ultra-thin embedded semiconductor device package and method of manufacturing thereof
TWI529878B (zh) 集成電路封裝件及其裝配方法
TWI235469B (en) Thermally enhanced semiconductor package with EMI shielding
US8587116B2 (en) Semiconductor module comprising an insert
TWI338938B (en) Heat-dissipating type semiconductor package
JPH0758254A (ja) マルチチップモジュール及びその製造方法
JP2008060172A (ja) 半導体装置
CN106158785B (zh) 散热型封装结构及其散热件
JP4385324B2 (ja) 半導体モジュールおよびその製造方法
CN104134633A (zh) 大功率芯片柔性基板封装结构及封装工艺
CN104241218A (zh) 一种带有散热结构的倒装芯片塑封结构及制造方法
CN103594432B (zh) 一种刚柔结合板的三维封装散热结构
US20070007280A1 (en) Method for producing a circuit module
CN103594433B (zh) 一种制作刚柔结合板的三维封装散热结构的方法
CN105990275B (zh) 功率模块封装件及其制作方法
CN108346630A (zh) 散热型封装结构
CN109786345B (zh) 石墨烯基ipm模块的先进封装结构及加工工艺
CN209882211U (zh) Hdi高密度积层线路板
CN208094874U (zh) 具有导热贯孔的柔性线路板结构
TWI282159B (en) Thermally enhanced thin flip-chip package
CN109348616A (zh) 一种具有热传导结构的线路板及其制作方法
CN101499444B (zh) 散热型多穿孔半导体封装构造
CN110379784B (zh) 一种半导体封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20141105

RJ01 Rejection of invention patent application after publication