CN1111823A - 树脂封装半导体器件及其制造方法 - Google Patents

树脂封装半导体器件及其制造方法 Download PDF

Info

Publication number
CN1111823A
CN1111823A CN94118876A CN94118876A CN1111823A CN 1111823 A CN1111823 A CN 1111823A CN 94118876 A CN94118876 A CN 94118876A CN 94118876 A CN94118876 A CN 94118876A CN 1111823 A CN1111823 A CN 1111823A
Authority
CN
China
Prior art keywords
semiconductor element
substrate
resin
opening
peel strip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN94118876A
Other languages
English (en)
Inventor
米中一市
小林和人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1111823A publication Critical patent/CN1111823A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01041—Niobium [Nb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Die Bonding (AREA)

Abstract

提供一种在吸湿状态下进行IR转辊、VPS转辊 热压，能以防止基片内表面和模塑树脂的界面剥离而 在模塑树脂上产生裂纹的树脂封装半导体器件及其 制造方法。在位于基片的中央部分的开口上形成格 子状的防止剥离条。半导体芯片用粘合剂粘接在基 片上，但粘合剂不会流到开口内的格子状的防止剥离 条上。这种结构能使模塑树脂充分流入芯片和防止 剥离条之间，硬化之后能以防止因高温而使树脂剥 离。

Description

本发明涉及树脂封装半导体器件的树脂封装结构及该半导体装置中使用的引线框的结构。
树脂封装半导体器件封装容易，适合于批量生量，因此被广泛利用。这种树脂封装半导体器件使用引线框制造，而引线框是采用将铜或铁-镍类合金等薄金属板进行浸蚀或冲压（冲切）等方法制成的。引线框有将半导体集成电路等半导体（以下简称芯片）安装在框架中的芯片安装件（以下简称基片）、支持基片用的插销，以及连接连接线的引线等的图形。而且，当引线框安装上芯片之后，将其放在金属模具中，采用传递模塑法等方法，将引线框中包括芯片的基片、焊接连接线、插销、以及引线的一部分等用树脂进行封装，并将图形中不要的部分切除，制成半导体器件。未被树脂封装露在外部的引线部分作为外引线，连接在配线印刷电路板的配线图形上。为了提高连接的可靠性，要将安装芯片或焊接连接线的引线的前端部分镀金或镀银等。
图30是旧有的TSOP（Thin    Small  Out-line    Package）树脂封装半导体器件的斜视图。图中示出了半导体器件的外观，具体地说，是400密耳、40个针脚式的。半导体器件的封装体由环氧树脂等模塑树脂构成，是有长边和短边的长方形。在长边上从模塑树脂1的内部伸出两排引线（外伸引线）2，每一排引线有10个插脚。包括对边上的引线在内，在这种半导体器件上装有用模塑树脂1封装起来的、与芯片形成导电连接的引线2，共40个插脚。
图31示出模塑树脂件1的内部结构。为了明确展示其内部结构模塑树脂1的部分用虚线表示。模塑在树脂1内除了收装除引线2的一部分以外还装有引线框的成型件，引线2的前端是外伸引线部分，从模塑树脂1中外伸。引线框的基片6配置在模塑树脂1的大致中心位置。而且，芯片4用粘接剂等安装在该基片6的表面上。插销51、52分别设置在基片6的短边及长边上，且从各边沿水平方向外伸。在芯片4的主面上形成连接电极的电极片7。电极片7沿芯片4的周边设置，但也可以设在中央，还可以按规则或不规则的并排排列的方式设置。
构成引线框的引线2的外伸引线部分从模塑树脂1中外伸，引线的内藏部分在表面上镀银（画斜线部分），装设在面对基片6的位置上。镀银的引线内藏部分和芯片4上的电极片7之间用金线等焊接线3连接，在芯片4与引线2之间形成导电连接。
图32是将芯片从基片上拆开之后的半导体器件的斜视图。在基片6上用环氧一类的树脂配成的粘合剂8按照与芯片4大致相同的面积在基片上涂布涂层，将芯片4粘结在基片6上。
如图33（a）的平面图所示，旧有的基片6是一块形状比芯片4销大的平板。
在这种树脂封装半导体器件中，如何防止在模塑树脂上产生裂纹的对策是一个重要的课题。为此，就提出过提高固定芯片用的基片或引线与模塑树脂之间的粘合性，防止水分进入模塑树脂中，提高树脂强度等多种对策。特别是在采用IR转辊或VPS转辊热压等加热工序在配线印刷电路板上安装采用业已吸湿的模塑树脂封装的树脂封装半导体器件时，往往会在基片内侧的模塑树脂上产生裂纹。为了防止这种裂纹的产生、提高树脂封装半导体器件的可靠性已经成为重要问题。
图34（a）所示是沿图31中的A-A′线的局部剖面图。图中所示是从箭头X方向看到的被A-A′线在插脚51附近剖断的剖面图。两端设有插脚51的基片6装在模塑树脂1的大致中央的位置上，在基片6上涂布比基片面积稍小的粘合剂8、芯片4的大小与粘合剂面积大致相同，被装在粘合剂8上，芯片4利用粘合剂8粘结在基片6上。基片6的平面尺寸比芯片4大许多。
参照图34（a）及图35（a）说明在装入这样的一块平面基片的模塑树脂中产生裂纹的情况。模塑树脂1吸收了空气中的水分后，即处于吸湿状态时，为了安装树脂封装半导体器件，放置IR转辊或VPS反转辊进行热压时，被吸收的水分集中在基片6下面与模塑树脂1临接的微小间隙中，在此形成水洼。水洼中的水受到IR转辊或VRS转辊热压时产生的热量的作用而被汽化，在基片6下面产生内压。其结果如图35（a）所示，在基片6下面由于水蒸汽压力的作用产生剥离层20，该剥离层造成模塑树脂1的下方的形变，于是在基片6的边缘部分产生裂纹30。由于产生该裂纹，造成外观不良，在进行耐湿性试验时，由于有水分浸入而产生不良后果。
参照图33（b）、图349（b）及图35（b）说明防止产生裂纹的旧有方法。图34（b）及图35（b）是有与图34（a）不同形状的基片的树脂封装半导体器件的剖面图，图33（b）是该树脂封装半导体器件中采用的基片部分的平面图。在该示例中，其特征是在装设芯片的基片61的大致中央部位开出开口40。采用该基片时，基片61下面与模塑树脂1的边界处存在的粘合性不良的微小间隙的面积变小，所以在进行IR转辊或VPS转辊热压时产生的剥离层面积减小，其结果可抑制裂纹的产生。在该旧有的示例中，在基片61上有开口40，芯片4的下面外露，从而与模塑树脂1直接接触，要比没有开口的基片的粘合牢度有所提高。这是因为芯片与模塑树脂之间的粘合力较比基片与模型树脂之间粘合力大的原因大所致。
采用有这种有开口的基片，应该能够抑制裂纹的产生，但实际上效果不大，因为经过吸湿后进行IR转辊或VPS转辊热压时，在基片61上产生的剥离层20也会使芯片4与模塑树脂1粘接部分剥离，于是产生新的剥离层21。结果与图35（a）的状态相同，还是产生裂纹30。
本发明就是鉴于上述情况而研制的，目的是提供一种在吸湿后的状态下，当进行IR转辊、VPS转辊热压时，能够防止基片内表面与模塑树脂的边界剥离而产生裂纹的树脂封装半导体器件及其制造方法。
本发明的特征是在位于基片中心部位的附近有开口的开口部位形成防止树脂与基片剥离的防止剥离结构。另一个特征是在有防止剥离结构的开口的周边形成阻止固定剂流入开口的阻挡结构。即本发明的树脂封装半导体器件中装有芯片、用于装设上述芯片且有开口的衬底、在上述基片周边分隔配置的引线、使芯片和基片粘合的粘合剂、连接在基片表面上形成的连接电极和引线的连接线、以及将芯片、基片、粘合剂、连接线以及引线的一部分覆盖起来的模塑与树脂。其特征为在上述基片上的开口处设有防止模塑树脂与芯片内表面剥离的多条防止剥离条，而且在防止剥离条与基片之间填充模塑树脂。最好是在基片的开口周围形成阻挡粘合剂流入防止剥离条上的阻挡结构。阻挡结构可以采用挡堰或贯通孔。
在上述多条防止剥离条中，至少有一部分与开口的内周边连接，该防止剥离条上与开口的内周边的连接部分最好是比其它部分的宽度窄一些。最好是将防止剥离条的厚度做得比基片薄一些，并且将芯片底面与防止剥离条之间的距离做得比芯片底面与基片表面之间的距离大一些。上述开口要被粘合的基片上的芯片盖住，而且在开口周边至少形成一个凹槽或贯通孔，在凹槽或贯通孔处最好至少有一部分要做得不会被芯片覆盖。另外，本发明的树脂封装半导体器件的制造方法包括：在基片的中心部分的开出的开口处安装多个防止剥离条的工艺;从若多个喷嘴向基片供给粘合剂的工艺;将芯片置于基片上并且施加压力、将该芯片粘合在基片上的工艺;在基片周边间隔配置引线的工艺;用连接线将芯片表面上的连接电极和引线连接在一起的工艺;以及用模塑树脂将芯片;基片、粘合剂、连接线及引线的一部分覆盖的工艺，该方法的特征为：从上述喷嘴供给粘合剂时，将芯片放在基片上加压时，调节粘合剂的供料位置，以使粘合剂不会流到在开口处形成的防止剥离条上。
由于在基片的开口部分装设防止剥离条等防止剥离构件，就能够抑制模塑树脂与基片剥离，结果防止了在模塑树脂上产生裂纹的现象。另外，由于做成堰边或贯通孔等阻止构件，所以能够阻止粘合剂流入防止剥离构件上。
图1是本发明的第1个实施例中的半导体器件的斜视图。
图2是将图1中的芯片拆开后的半导体器件的斜视图。
图3是图1中的半导体器件沿B-B′线的断面图。
图4是图1中的半导体器件中所用的基片的平面图。
图5是沿图1中的半导体器件沿B-B′线的断面图。
图6所示是图5中半导体器件Z区的局部断面图。
图7是第2个实施例中的半导体器件中所用的基片的平面图。
图8是第3个实施例中的半导体器件中所用的基片的平面图。
图9是第3个实施例中的半导体器件中所用的基片的平面图。
图10是第3个实施例中的半导体器件中的芯片和基片的连接工艺的断面图。
图11是第3个实施例中的半导体器件中的芯片和基片的连接工艺的断面图。
图12是说明本发明效果的半导体器件的局部断面图。
图13是第4个实施例中的半导体器件中使用的基片的平面图。
图14是说明第4个实施例的基片的平面图。
图15是第4个实施例中的半导体器件中所用的基片的平面图。
图16是第5个实施例中的半导体器件中所用的基片的平面图。
图17是第5个实施例中的半导体器件中所用的基片的平面图。
图18是第5个实施例中的半导体器件中所用的基片的平面图。
图19是第5个实施例中的半导体器件中所用的基片的平面图。
图20是说明第5个实施例的基片的平面图。
图21是说明本发明的效果的旧有的及本发明的半导体器件中的基片的平面图。
图22是第6个实施例中的半导体器件中所用的基片的平面图。
图23是第7个实施例中的半导体器件中所用的基片的平面图。
图24是沿图23中的A-A′线及B-B′线的半导体器件的剖面图。
图25是第8个实施例中的半导体器件中所用的基片的平面图。
图26是沿图25中的A-A′线及B-B′线的半导体器件的剖面图。
图27是第9个实施例中的半导体器件中所用的基片的平面图。
图28是第10个实施例中的半导体器件中所用的基片的平面图及剖面图。
图29是说明本发明的效果的半导体器件的剖面图。
图30是旧有的半导体器件的斜视图。
图31是旧有的半导体器件的斜视图。
图32是旧有的半导体器件的斜视图。
图33是旧有的半导体器件中所用的基片的平面图。
图34是沿图31中半导体器件的A-A′线的剖面图。
图35是沿图31中半导体器件的A-A′线的剖面图。
图中    1：模塑树脂
2：引线
3：连接线
4：芯片
6、61、62：基片
7：电极片
8：粘合剂
9：镀银层
10、11、12、13、14、15、16、17：防止剥离条
20、21、22：模塑树脂剥离部分
30：裂纹
40、41、42：开口
51、52：插脚
90、91：聚酰亚胺膜
92：进入防止孔
101：防止剥离条上宽度窄的部分
102：防止剥离条上的半浸蚀区
421：开口处的凹槽
下面参照附图说明本发明的实施例。
首先参照图1至图6说明第1个实施例。图1是树脂封装半导体器件的斜视图，图2是表示将芯片半导体元件）从树脂封装半导体器件中取下后的斜视图，图3是沿图1中的B-B′线的断面图，图4是树脂封装半导体器件中所用的基片的平面图，图5是说明本发明所用的、沿图1中的B-B′线的断面图，图6是说明本发明的效果用的图5所示的Z区的局部放大断面图。图1中为了说明半导体器件的内部，用细虚线表示封装用的模塑树脂，在芯片部分用虚线表示实际上看不见的防止剥离构件。基片62，即装设半导体元件的部件，配置在环氧树脂等模塑树脂1的大致中央部分。基片62，例如呈长方形，为了将它固定在引线框中，在两个短边上分别安装了插脚51，在两个长边上分别安装了插脚52。芯片4用粘合剂粘接在基片62上。在芯片4的主面上沿芯片周边，以任意的间隔形成多个连接电极用的电极片7。
引线2的一端面对衬底62，配置在基片62的周边，引线2的另一端是外引线，从模塑树脂1中外伸。在模塑树脂1的长边上安装着两排引线2，每一排有10个插脚，对面的长边上也有引线2，该半导体器件共有40个插脚引线。引线2的一端与电极片7之间用金线等连接线3连接。引线2的配置位置要考虑使连接线3便于连接，出于同样的原因，电极片7也配置在芯片4上的规定位置上。因此，电极片7的位置未必局限于设在芯片4的周边，即使设在最里面的位置也无妨碍。在引线2上与连接线3连接的区域处镀银，如斜线所示，以便容易进行连接。作为本发明特征的防止剥离构件，在本实施例中采用了多条防止剥离条10。在图1中，该防止剥离条设在芯片4的下面，看不见，如上所述，用虚线表示该部分。如图1及图2所示，在基片62上大致在中央部位形成与基片62的形状几乎相同的长方形的开口（孔）41。
防止剥离条10是设在该开口41中，一条是设在大致处于短边的中点，垂直于两个相对的短边，另外有五条以大致等间距的方式设置，垂直于两个相对的长边。各条防止剥离条10的两端分别与开口41的内侧边沿相连接。图2用于说明基片62的表面状态。图中省去了连接线，与图1相同，用虚线表示模塑树脂1。在基片62上形成的开口41是大致与芯片4相同的长方形，但比芯片的面积要小。粘合剂8涂布在开口41与基片62的外侧边沿之间，防止剥离条10上不涂布粘合剂。必须注意，与其要提高其粘合性，不如不在防止剥离条10上涂布粘合剂8。涂好粘合剂8之后，放上芯片4，将其固定在基片62上。经过这样处理之后，在防止剥离条10和芯片4的内侧表面之间能形成相当于粘合剂8的厚度大小的空间（间隙）。
其次，说明在制造半导体器件过程中一直到模塑树脂成型的制造工艺。采用浸蚀或冲压的方法将厚约0.15～0.25mm的由铜合金或铁-镍合金制成的金属板制成布线图形，形成沿同一方向反复配置单位引线图形的引线框。引线框包括在框架中安装形成了集成电路芯片用的基片、支持基片用的插销，以及由连接线连接的引线部分等的图形。引线框中的基片形状如图2所示，在它上面涂布粘合剂，安装芯片。装好芯片之后，将引线框放在金属模中，利用传递模塑法等方法将引线框中包括芯片基片、连接线、插销及引线的一部分等用树脂封装，将图案中不需要的部分切除，制造出树脂封装半导体器件。流态的模塑树脂从开出的开口41的防止剥离条10的间隙进入由芯片4和防止剥离条10形成的空间，待定型树脂1固化后，防止剥离条10提高了模塑树脂1和芯片4的内表面之间的粘合力。未被树脂封装而露在外部的引线部分作为外引线，被连接在配线印刷电路板上的配线图形上。与连接芯片4上的电极片7和引线的连接线相连接的引线的前端部分被镀上金或银等，以便提高连接的可靠性。在该实施例中是镀银。
其次，参照图3中的半导体器件的剖面图，说明芯片4和防止剥离条10形成的空间。基片62被封装在模塑树脂1中，以便使芯片4配置在模塑树脂1的大致中央部位。基片62与插销51连接成一个整体，插销51的一端只将其端面露在模塑树脂1的外部。芯片4用粘合剂8粘接在基片62上。粘合剂8只涂在基片62上，防止剥离条10上不涂粘合剂。基片62是这样设计的，也就是使芯片4的两端支架在粘合剂8上。防止剥离条10按等间距配置，共有5条，在该芯片4的内表面与防止剥离条10的上表面之间形成大小相当于粘合剂8的厚度的间隙，模塑树脂1被填充在这些间隙之中。图中所示是该实施例中所用的基片62的平面图，在开口41的短边及长边上共形成6条防止剥离条10。各防止剥离条10之间互相交叉的部分形成一个整体。
其次，参照图5及图6说明第1个实施例的作用效果。图5是树脂封装半导体器件的剖面图，表示与图3所示部分相同的剖面，用来说明图3中的树脂封装半导体器件经吸湿后，安装时进行IR转辊或VSP转辊热压时的状态。图6是图5所示Z区的放大剖面图。在树脂封装半导体器件中，空气中的水分从，例如，外伸在模塑树脂1表面以外的插销51、52的端面通过该插销与模塑树脂1的界面上的微小间隙，滞留在模塑树脂内部的基片62的内表面和模塑树脂1的界面处，主要是由模塑树脂1的表面吸湿而在模塑树脂中扩散滞留。为了将该树脂封装半导体器件安装到配线印刷电路板等之上，在进行IR转辊，VSP转辊等加热树脂封装半导体器件时，由于进行转辊加热，从而使所吸收的水分集中在基片62的内表面和模塑树脂1之间的微小间隙中，并被汽化。由于水蒸汽的作用，致使内部压力增大，导致在基片62的内表面和模塑树脂1的界面处产生剥离层2。如图6所示，模塑树脂1从基片62上剥离形成剥离层22之后，未逸出的高压力的水蒸汽逃逸到芯片4下面的X区，使芯片4的内表面和模塑树脂1之间产生剥离，剥削层22产生力C，同时在芯片4的内表面下方产生剥离力D。如果是在旧有的技术条件下，芯片4与定型树脂1出现剥离，产生如图35（a）、（b）所示的裂纹，但在本发明的情况下，即使存在该剥离力D的作用，由于存在防止剥离条10，防止了在基片62的内表面上产生剥离层22，从而防止了裂纹的产生。
其次，参照图7说明第2个实施例。
图7是树脂封装半导体器件中所用的基片的平面图。作为防止剥离构件的防止剥离条的形状不限于第1个实施例中的所示的形状。第2个实施例中的第1例是在基片62上形成的开口41的短边上不设防止剥离条，而是做成等间距、垂直于长边的5条防止剥离条11。防止剥离条的两端与开口41的内侧边缘连接（图7（a））。第2例与第1例相同，也不在短边上装设防止剥离条，只在各长边上安装5条垂直于长边的防止剥离条12，两边合起来共计10条。防止剥离条12的一端安装在开口41的长边上，另一端是自由端，该自由端与一端安装在对面的长边上的另外的防止剥离条12的另一端相隔一段距离相对（图7（b））。第3例中设有构成连接基片62上的开口41的四个角的对角线的2条防止剥离条13，两者交叉的部分构成一体（图7（c））。在任何一种情况下，利用传递模塑法模塑树脂1时，模塑树脂1从开口41和防止剥离条之间进入芯片4的内表面与防止剥离条11、12、13的表面之间的间隙中，硬化之后形成与芯片4的内表面紧密粘接的封装壳。
其次参照图8至图12说明第3个实施例。
图8及图9都是树脂封装半导体器件中所用的基片的平面图。图12是用以说明挡堰所起的作用的树脂封装半导体器件的局部断面图。图10及图11是说明通过挡堰将芯片连接在基片上的工艺中所用的制造工艺断面图。利用粘合剂将芯片固定在基片上的时候，处于流态的粘合剂流入开口中，到达防止剥离条上。这样，当粘合剂流到开口中时，在本发明中，粘合剂起着定距块的作用，保一定的空间，使模塑树脂能够填充在芯片的内表面与防止剥离条之间的空间。可是如果由于有一部分粘合剂流到防止剥离条上，就不能充分维持这一空间，由于粘合剂流入这个应由模塑树脂填充的空间，所以损害了该部分模塑树脂对芯片的粘合力，会产生不良后果。因此必须极力避免粘合剂流到防止剥离条上。本实施例就是为了阻止这样的粘合剂流到防止剥离条上所做的努力，其特征是在基片上涂布粘合剂的表面开口的周边形成挡堰。在本实施例中，是采用，例如，镀银的镀层作为挡堰之用。
在采用镀银层作为挡堰使用的第1示例中，使用图4所示的第1个实施例中所用的基片62。在基片62的开口41中形成将两端连接在短边上的1条长的防止剥离条10和将两端连接在长边上的5条短的防止剥离条10。沿该基片62的开口41的周边形成环形镀银层9。该镀银层9设在基片62和芯片4之间，防止处于其间的粘合剂流入开口41中（图8（a））。第2例使用第2个实施例中的第1例中所用的基片。将大致等间距的5条防止剥离条11的两端连接在开口41的长边上，不使用与这些防止剥离条交叉连接在短边上的长条形的防止剥离条。因此只在开口41的长边上存在与防止剥离条11连接的部分，所以只沿长边做成镀银层9。形成镀银层9的一个主要目的是不使粘合剂流到防止剥离条上，因此在不与防止剥离条连接的短边处即使不做成镀银层，也能维持原有的充分作用的效果（图8（b））。第3例鉴于与第2例相同的理由，只沿开口41的长边形成镀银层9。该例使用第2个实施例中的第2示例中所用的基片。只在基片62上形成的开口41的长边做成防止剥离条12（图9（a））。第4个示例使用第2个实施例中的第3示例所用的基片。在该示例中设有连接底板62上的开口41的四个角的2条对角线状的防止剥离条13，开口41和防止剥离条13连接的部分位于四个角上。因此，为了防止粘合剂流到防止剥离条13上，在开口41的四个角处做成镀银层9，而在其它部分再另做镀银层（图9（b））。
其次，参照图10至图12说明本实施例中将芯片连接在形成挡堰的基片上的工艺及作为上述阻流构件之用的挡堰的作用。图10及图11是连接工艺剖面图，图12是说明挡堰作用的局部剖面图。基片采用与第1个实施例中采用的相同的基片。在基片62的中心处的开口41的周边形成厚约8μm的镀银层9。然后将粘合剂8涂布在基片62上的镀银层9的外侧。在此状态下安装芯片4（图10（a））。将芯片4装好后，所涂布的粘合剂8在芯片4的压力下扩展（图10（b））。粘合剂8继续扩展，一直到达镀银层9。由于受到挡堰9的阻挡，使粘合剂8不能扩展到基片62的内侧（图11（a））。于是，最后粘合剂8无法超过镀银层9而停止扩展（图11（b））。装上芯片4，经过焊接后将芯片4与基片62一并用模塑树脂1包覆。
在将在基片62上形成的镀银层9作为挡堰的情况下，在涂布粘合剂8之后安装芯片4时，即使粘合剂的用量过多，由于受到镀银层9的阻挡，也不会到达防止剥离条10上（图12（a））。因此，开口41的内侧边缘部分及防止剥离条10的连接部分与模塑树脂1之间的粘合力不会下降。另一方面，如果没有镀银层，涂布粘合剂8后安装芯片4时，如果粘合剂的用量过多，就有可能扩展到防止剥离条10上，如果是这样，则开口41的内侧边缘部分及防止剥离条10的连接部分与模塑树脂1的粘合力就会下降（图12（b））、。作为挡堰之用的镀银层连同粘合剂能够起到定距块的作用，保持一定的空间，使模塑树脂能够充分填充到芯片的内表面与防止剥离条之间。模塑树脂封装半导体器件的厚度约为1mm（参见图12（a））。基片62厚约0.15mm，芯片4厚约0.35mm。芯片4和基片62之间的粘合剂8厚约0.02mm。镀银层9这时厚约0.008mm。
其次，参照图13至图15，说明第4个实施例。
图中所示的不论是形成什么样的镀银层的基片，都有将防止剥离条配置在开口上的特征。在第1例中，防止剥离条14呈井字形。在短边和长边上都分别连接着2条防止剥离条14，而且母条防止剥离条14靠近各边设置。因此防止剥离条14与开口内侧的各边的连接部分都在开口的四个角的附近。如上所述，设置镀银层9是为了将防止剥离条的连接部分与粘合剂隔开，因此在开口41的四个角附近形成镀银层9（图13（a））。在第1例中，在开口41的四个角附近分别有2处连接部分，在第2例中，其特征是在各角处汇合成一条，然后连接到各个角上。围着开口41的四个角形成镀银层9（图13（b））。
如该实施例所示，如果将防止剥离条设置成井字形，则防止剥离条与开口的内侧靠近且保持平行，所以开口的边缘部分和模塑树脂之间的粘合力得以均匀提高。与此相反，例如在像第1个实施例中所用的防止剥离条那样形成格子状的情况下，粘合力就不均匀。图14中的基片与图8（a）中的结构相同，用来说明其粘合性。
这几个图中的第1个实施例，开口内侧的各边上都按大致相等间距连接防止剥离条。从平面图上看，由于防止剥离条配置成格子状，所以上述结构称为格子式。如图14所示，用圆圈围起来的E区是开口边缘部分粘合力最大的部位，而在防止剥离条之间的区域的粘合力却比E区的小，从总体上看，粘合力不均匀。井字形的结构能确保粘接性均匀。在图15（a）中的基片62上的开口41上形成加强的井字形的防止剥离条16，从而使粘合性又有进一步的提高。图15（b）所示是格子式的变形，防止剥离条17呈菱形格子状。不论在哪一种情况下，以镀银9作为挡堰之用都是在开口周围形成的。
以上参照图10及图11说明了在中间设有挡堰的条件下，将芯片连接到基片上的工艺，但在利用粘合剂将芯片粘接在基片上时，处于流态下的粘合剂往往会流进开口并且到达防止剥离条上。这样，粘合剂如果流到开口之中，就会降低防止剥离条的功能。做成镀银层等的挡堰就是为了阻止粘合剂流到防止剥离条上。现在说明一种不用挡堰却能不使粘合剂流到防止剥离条上的方法。此项说明，包括参考图10及图11，但不采用图中的镀银层9。在基片62的周围上方配置多个涂布粘合剂用的喷嘴。而且将粘合剂8涂布在靠近基片62的外侧，在基片62上形成若干堆粘合剂8。调节喷嘴的位置，使其略向外侧，使涂布的粘合剂8的位置比有镀银层9的第3个实施例时更靠近外侧。在此状态下安装芯片4。安装上芯片4之后，涂布的粘合剂8在芯片4的压力下扩展。由于调节了喷嘴位置，使最初的粘合剂8的位置稍微移向基片62的外侧，所以粘合剂8再扩展时也不会接近开口，更不会越过开口而蔓延到防止剥离条10上。安装芯片4，经过焊接后将芯片4与基片62一并用模塑树脂包覆。这样，即使不做挡堰也能防止粘合剂流到防止剥离条上。因此，这种方法适合于第1个实施例等不用挡堰的实施例。
其次，参照图16至图20说明第5个实施例。
图16及图20都是树脂封装半导体器件中所用的基片的平面图，图20用来说明作为本实施例的特征的粘合剂进入防止孔的作用。如前一个实施例所述，用粘合剂将芯片粘接在基片上时，由于处于流态下的粘合剂会流入开口中，又从位于开口内侧边缘的防止剥离条的连接部分到达防止剥离条上，所以不能充分保留空间，同时会产生损害模塑树脂对基片的粘合性能等不良情况。本实施例就是为了防止粘合剂如此流到防止剥离条上所进行的研究结果，其特征是做成能够防止粘合剂进入用的粘合剂进入防止孔（以下简称进入防止孔），代替在涂布粘合剂的基片表面上的开口与防止剥离条的连接部分附近的镀银层。图20是图16（a）所示的基片62上的Y区的放大图。即使不使粘合剂8到达开口41那样将粘合剂涂布在基片62上，有时也会从连接部分流入开口41而流到防止剥离条10上，但如果在基片62上面对该连接部分的位置上做出进入防止孔92，则如图中的箭头所示，粘合剂8要经过开口41和进入防止孔92之间的狭窄的路径方才能够进入，由于进入的路径变长，所以不能到达防止剥离条上。
进入防止孔的位置可以根据进入路径的宽度进行适当的调整。在第1例中，使用图20所示的基片62。在基片62的开口41上形成将两端连接在短边上的一条长条的防止剥离条10，以及将两端连接在长边上的5条短条的防止剥离条10。沿该基片62上的开口41的周边、在面对防止离条10和开口41的连接部分的位置上按环状分布形成多条短条状的进入防止孔92（图16（a））。第2例使用第2个实施例中的第1例使用的基片。将5条防止剥离条11的两端按大致等间距的方式连接在开口41的长边上，不使用与这些防止剥离条交叉且连接在短边上的长条的防止剥离条。因此，只在开口41的长边上有与防止剥离条11连接的部分，所以只沿长边做出进入防止孔92。于是就沿长边形成长进入防止孔（图16（b））。第3例与第2例相同，只沿开口41的长边形成进入防止孔92。该例使用第2个实施例中的第2例所用的基片，只在基片62上形成的开口41的长边上形成防止剥离条12（图17（a））。第4例使用第2个实施例中的第3例所用的基片。设有将基片62上的开口41的四个角连接起来、且呈对角线状的2条防止剥离条13，开口41和防止剥离条13的连接部分是它的四个角。只在开口41的四个角上做出进入防止孔（图17（b））。第5例使用与第4个实施例中的第1例相同的基片。防止剥离条14呈井字形。在开口41的四个角附近做出进入防止孔92（图18（a））。在第5例中，在开口41的四个角附近各有两个地方有连接部分，而在第6例中，其特征是在各角处汇合成一条之后连接到各角上。分别在包围着开口41的四个角的部位做出进入防止孔92（图18（b））。第7例是在基片62的开口41上做成加强的井字形的防止剥离条16，借以提高粘合性（图19（a））。第8例是格子式的变形例，将防止剥离条17配置成菱形格子状（图19（b））。在任何一种情况下，进入防止孔92都是在开口41的周围形成的。
其次，参照图21及表1说明本发明的效果。现以400密耳、40个插脚的TSO型半导体器件为例（封装壳体的短边为10.16mm，长边上各有20条引线）进行说明。图21是表示进行试验的半导体器件的基片/插销形状的平面图，表示旧有的和本发明的两个示例。表1中列出耐裂性试验的结果。芯片尺寸为10.0×4.7mm，基片尺寸为10.6×5.3mm，在基片上做成的开口为7.6×2.3mm，大致位于基片的中央。从基片的外侧边缘到开口的距离在本发明中约为1～2mm。引线框的材料与形成基片的材料相同，由含有约42wt%的镍的铁合金构成，在本发明中，其厚度为0.15～0.25mm，在实施例中使用厚为0.15mm的引线框。在图21（a）中的基片62上设有4条防止剥离条10，在图21（b）中的基片62上设有8条防止剥离条10。防止剥离条10的宽度约为0.2～0.3mm。表1所示的试样a及b是本发明的半导体器件，有防止剥离条，分别为4条及8条。试样c是在基片61上有开口40的旧有的半导体器件。试样a，b，c分别相当于图21（a）、图21（b）、图21（c）中的半导体器件。对各试样进行85℃/60%×168小时、30℃/60%×192小时、30℃/60%×216小时共三种吸湿处理后，在进行4次IR转辊热压的条件下进行的试验。
表1
Figure 941188760_IMG2
试验结果表明，旧有例的试样c不论在什么样的吸湿条件下，都产生达到模塑树脂外部的裂纹（外部裂纹）。但本发明所涉及的试样a、b不论在哪种吸湿条件下都不产生外部裂纹。而且试样a在30℃/60×216小时的吸湿条件下，只有2件产生留在模塑树脂内部的裂纹（内部裂纹），数量很少。因此防止剥离条的效果明显。
其次参照图22说明第6个实施例。
该图是半导体器件中所用的基片的平面图。防止剥离条10的两端连接在基片62上的开口41的长边上，共有5条，按等间距配置。1条防止剥离条10的两端连接在开口41的短边上。各条防止剥离的条交叉部分都做成一体化。该实施例的特征是在开口41的各边上与防止剥离条10的连接部分的宽度狭窄。即各防止剥离条10的特征是其两端有狭窄段101。这样，由于在防止剥离条10与开口41内侧的连接部分形成狭窄部101，在安装芯片以后能够阻止粘合剂流到防止剥离条10上。狭窄段的适当宽度取防止剥离条宽度的1/3～1/2是适当的。
其次参照图23及图24说明第7个实施例。
图23是该实施例中的树脂封装半导体器件中所用的基片的平面图，图24是将芯片装在图23中的基片上进行树脂模塑后的树脂封装半导体器件的剖面图，基片部分表示沿图23中的A-A′线及B-B′线的剖面。在本发明中，将芯片装到有开口的基片上，进行树脂模塑时，必须提高填充到开口内部的模塑树脂和芯片之间的粘合性，为此，在基片和芯片之间要留有足够的空间，必须防止该空间中的粘合剂由于扩展而蔓延到防止剥离条上。图23所示的基片62是将防止剥离条10做成格子状设在开口41内部。即在开口41内部的短边上安装2条防止剥离条10，在长边上安装3条。在第1个实施例等实施例中，对呈格子状配置的防止剥离条不进行任何处理，但在本实施例中，对防止剥离条10面对芯片的表面进行半浸蚀处理，除了开口41和防止剥离条10的连接部分以外，其它部分形成较薄的半浸蚀区102。用粘合剂8将芯片4粘接在该基片62上固定，经过焊接之后包覆模塑树脂1，形成图24所示的树脂封装半导体器件。引线2比基片62约高tlmm平行设置。半浸蚀区102比其它区薄t2（约0.5～1.0）mm。由于形成半浸蚀区102，所以模塑树脂1能从开口41充分填充到芯片4的内表面与防止剥离条10之间，从而提高了粘合性。
其次，参照图25及图26说明第8个实施例。
图25是该实施例中的树脂封装半导体器件用的基片的平面图，图26是将芯片装在图25中的基片上用树脂模塑后的树脂封装式半导体器件的剖面图，图中所示是基片部分沿图25中的A-A′线及B-B′线的剖面。像前面的实施例那样，即使扩大芯片/基片之间的空间，有时粘合剂8还会流入该空间，即使设有防止剥离条也没用。因此，如上所述，将粘合剂的涂布位置向外侧稍移一些，或做出镀银层，就能防止流入。但在本例中，例如用聚酰亚胺作为挡堰的材料，在基片62和开口41的边界上形成聚酰亚胺膜90，将防止剥离条10的连接部分覆盖住。而且像前一个实施例那样，对防止剥离条10面对芯片4的表面进行半浸蚀，除开口41与防止剥离条10连接的部分以外，形成比其它区域薄的半浸蚀区102。用粘合剂8将芯片4粘接并固定在该基片62上，经过焊接连接线之后用模塑树脂1包覆，形成图26所示的半导体器件。半浸蚀区102比其它区域薄t2mm。由于形成半浸蚀区102，所以模塑树脂1能从开口41充分填充到芯片的内表面与防止剥离条10之间，借以提高粘合性。聚酰亚胺膜90能防止粘合剂8流到防止剥离条10上的半浸蚀区102上。为了使聚酰亚胺膜90有效，其厚度应在约5μm以上。
其次，参照图27说明第9个实施例。
本图是树脂封装半导体器件中所用的基片的平面图。在前一个实施例中，在基片62和开口41的边界上形成聚酰亚胺等一类的树脂膜，以便将防止剥离条10包覆盖。因此，将粘合剂8涂布在基片62的外侧。由于装在基片62上的芯片4的压力的作用，粘合剂8向聚酰亚胺膜蔓延，粘合剂8与聚酰亚胺膜90一起形成空隙，在这一部分形成无模塑树脂的区（参见图25、图26）。因此，在本实施例中，在开口41内部上形成聚酰亚胺膜91，将半浸蚀区102的一部分也覆盖在内，并没有将开口41和防止剥离条连接的部分盖住的突出部。如果采用这种方法，则由聚酰亚胺膜91和粘合剂8封装的空隙能够通过开口41通向外部。因此粘合剂8能保持均匀的粘合性。
其次，参照图28和图29说明第10个实施例。
图28是该实施例中的树脂封装半导体器件中所用的基片的平面图及将芯片装在该基片上并用树脂模塑后制成的树脂封装半导体器件沿A-A′线的剖面图。图29是说明本发明的效果的树脂封装半导体器件的剖面图。与前一个实施例一样，也在开口41内部形成聚酰亚胺膜91，将半浸蚀区102的一部分盖住，在该聚酰亚胺膜91上设有将开口41和防止剥离条10的连接部分盖住的突出部。如果采用这种方法，则由聚酰亚胺膜91和粘合剂8形成的空隙能够通过开口41通向外部。在该实施例中，在开口42上还形成凹口421，装上芯片时，该凹口能从芯片中露出。固定或树脂封装后的模塑树脂的粘合性进一步提高。这样，开口的形状不受特别限制。
如果采用本发明，开口及防止剥离条的形状或大小不受特别限制，但重要的是模塑树脂能充分且均匀地填充到由芯片和基片构成的空间，因此最好使防止剥离条彼此之间不要离得太远，且应等间距配置。在第7至第10个实施例中，防止剥离条的表面需要进行半浸蚀处理的区域应是从基片中心开始到芯片底面积缩小约90%的内侧，这样才是有效的，而且这样做是为了确保聚酰亚胺膜和芯片的粘接位置的精度（确保面积）。对防止剥离条进行半浸蚀处理，当然也能适用于第1至第6实施例中。第5个实施例中的进入防止孔，也能适用于其他不做挡堰的实施例中。上述的聚酰亚胺膜对粘合剂起到挡堰的作用，但也可用来作为保持芯片和基片之间的空间的间隔定距块，这时，在开口上或其附近不设聚酰亚胺膜，可以在靠近基片外侧的边缘配置。
作为挡堰材料使用的并不限于聚酰亚胺膜，也可以使用其它合成树脂或无机物等做成绝缘膜，或与粘合剂配合，根据芯片的特性灵活使用。例如，用环氧树脂等的绝缘性的粘合剂与聚酰亚胺膜配合，用银膏等的导电性的粘合剂与聚酰亚胺膜配合，能使半导体印刷电路板与基片等电位。
如果采用本发明，模塑树脂与芯片或基片之间的剥离是局部性的，即使剥离度大，也会如图29所示，由于压力只限于在小范围内产生，所以即使在芯片4的下部或基片62的下侧产生它们同模塑树脂1之间的剥离部分21、22，也能抑制裂纹的产生。
〔另外，本申请的权利要求中一并记载的附图参照符号是为了对本申请的发明容易理解，而不是想把本申请的发明的技术范围限定在附图所示的实施例中。〕
由于本发明具有上述结构，所以树脂封装半导体器件在吸湿状态下进行IR转辊或VPS转辊热压时，能够防止产生裂纹。另外，由于能维持基片和芯片之间有足够的空间，所以能提高模塑树脂的粘合性。

Claims (6)

1、树脂封装半导体器件，其中装有半导体元件(4)；安装上述半导体元件、有开口(41、42)的半导体元件安装件(62)；在半导体元件安装件的周边间隔配置的引线(2)；使半导体元件与半导体元件安装件接合的粘合剂(8)；在半导体元件表面上形成的将连接电极(7)和引线连接起来的焊接连接线(3)；以及将半导体元件、半导体元件安装件、粘合剂、焊接连接线及上述引线的一部分包覆起来的模塑树脂(1)，该树脂封装半导体器件的特征为：在半导体元件安装件上的开口装设用以防止模塑树脂从半导体元件内表面上剥离的多条防止剥离条(10～17)，模塑树脂填充在防止剥离条和半导体元件安装件之间。
2、根据权利要求1所述的树脂封装半导体器件，其特征为：在半导体元件安装件（62）上的开口（41、42）周围形成阴止粘合剂（8）流到防止剥离条（10～17）上的阻挡设施（9，90～92）。
3、根据权利要求1所述的树脂封装半导体器件，其特征为：多条防止剥离条（10）中的至少一部分连接在开口（41、42）的内周边上，该防止剥离条上与开口的内周边相连接的部分比其它部分的宽度狭窄。
4、根据权利要求1所述的树脂封装半导体器件，其特征为：防止剥离条（10）的厚度比半导体元件安装件（62）的厚度薄，半导体元件（4）的下侧表面与防止剥离条之间的距离比半导体元件的下侧表面与半导体元件安装件的表面之间的距离大。
5、根据权利要求1至4中的任意一项所述的树脂封装半导体器件，其特征为：上述开口被接合在半导体元件安装件上的半导体元件遮盖，而且在开口周边至少形成一个凹槽或贯通孔（421），该凹槽或贯通孔至少有一部分不被半导体元件遮盖。
6、树脂封装半导体器件的制造方法，包括将多条防止剥离条安装在位于半导体元件安装件中心部分形成的开口上的工序;将粘合剂从多个喷嘴供给到半导体元件安装件上的工艺;将半导体元件组装到半导体元件安装件上后加压，将该半导体元件接合在半导体元件安装件上的工艺;将引线分隔配置在半导体元件安装件的周边上的工艺;用焊接连接线将引线与半导体元件表面上的连接电极进行导电连接的工艺;以及将半导体元件、半导体元件安装件、粘合剂、连接线及引线的一部分用模塑树脂包覆的工艺，该树脂封装半导体器件的制造方法的特征是：用喷嘴供给粘合剂时，调节粘合剂的供给位置，以便将半导体元件装到半导体元件安装件上加压时，不使粘合剂流到在开口上做成的防止剥离条上。
CN94118876A 1993-11-29 1994-11-29 树脂封装半导体器件及其制造方法 Pending CN1111823A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP5320842A JPH07153896A (ja) 1993-11-29 1993-11-29 樹脂封止型半導体装置及びその製造方法
JP320842/93 1993-11-29

Publications (1)

Publication Number Publication Date
CN1111823A true CN1111823A (zh) 1995-11-15

Family

ID=18125857

Family Applications (1)

Application Number Title Priority Date Filing Date
CN94118876A Pending CN1111823A (zh) 1993-11-29 1994-11-29 树脂封装半导体器件及其制造方法

Country Status (5)

Country Link
EP (1) EP0655782A3 (zh)
JP (1) JPH07153896A (zh)
KR (1) KR950015726A (zh)
CN (1) CN1111823A (zh)
TW (1) TW301783B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100444359C (zh) * 2004-06-25 2008-12-17 松下电工株式会社 电子元件及其制造方法
CN101233608B (zh) * 2005-08-04 2011-02-02 日立化成工业株式会社 连接构造体的制造方法
CN102157484A (zh) * 2011-02-28 2011-08-17 日月光半导体制造股份有限公司 导线架与芯片封装体
CN102456655A (zh) * 2010-10-15 2012-05-16 三垦电气株式会社 半导体模块

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19639181B4 (de) * 1996-09-24 2006-08-17 Infineon Technologies Ag Mikroelektronisches Bauelement mit einem Zuleitungsrahmen und einem integrierten Schaltkreis
US7034382B2 (en) * 2001-04-16 2006-04-25 M/A-Com, Inc. Leadframe-based chip scale package
JP2008034416A (ja) * 2006-07-26 2008-02-14 Denso Corp 半導体装置
JP5281797B2 (ja) * 2008-01-22 2013-09-04 アスモ株式会社 樹脂封止型半導体装置
JP5286948B2 (ja) * 2008-06-04 2013-09-11 株式会社デンソー 基板および電子装置の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5295173A (en) * 1976-02-06 1977-08-10 Hitachi Ltd Lead frame
US4884124A (en) * 1986-08-19 1989-11-28 Mitsubishi Denki Kabushiki Kaisha Resin-encapsulated semiconductor device
JPH02172267A (ja) * 1988-12-26 1990-07-03 Hitachi Ltd リードフレーム
JPH0319261A (ja) * 1989-06-15 1991-01-28 Matsushita Electron Corp 半導体用リードフレーム
JPH05102207A (ja) * 1991-10-11 1993-04-23 Dainippon Printing Co Ltd リードフレーム
JPH0621317A (ja) * 1992-07-02 1994-01-28 Seiko Epson Corp 半導体パッケージの製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100444359C (zh) * 2004-06-25 2008-12-17 松下电工株式会社 电子元件及其制造方法
CN101233608B (zh) * 2005-08-04 2011-02-02 日立化成工业株式会社 连接构造体的制造方法
CN102456655A (zh) * 2010-10-15 2012-05-16 三垦电气株式会社 半导体模块
CN102157484A (zh) * 2011-02-28 2011-08-17 日月光半导体制造股份有限公司 导线架与芯片封装体

Also Published As

Publication number Publication date
EP0655782A2 (en) 1995-05-31
TW301783B (zh) 1997-04-01
JPH07153896A (ja) 1995-06-16
EP0655782A3 (en) 1995-10-18
KR950015726A (ko) 1995-06-17

Similar Documents

Publication Publication Date Title
US6649448B2 (en) Method of manufacturing a semiconductor device having flexible wiring substrate
US6458626B1 (en) Fabricating method for semiconductor package
CN1230882C (zh) 一种半导体器件的制造方法和一种半导体器件
KR100192760B1 (ko) 메탈 캐리어 프레임을 이용한 bag반도체 패키지의 제조방법 및 그반도체 패키지
US7074645B2 (en) Fabrication method of semiconductor package with heat sink
US7679172B2 (en) Semiconductor package without chip carrier and fabrication method thereof
US7429500B2 (en) Method of manufacturing a semiconductor device
US9136231B2 (en) Carrier-free land grid array IC chip package and preparation method thereof
US8685794B2 (en) Lead frame land grid array with routing connector trace under unit
JP2009076658A5 (zh)
CN1659698A (zh) 包括半导体器件的四方扁平无引线封装
JP2010062365A (ja) 半導体装置およびその製造方法
US20120132938A1 (en) Led package
US10424535B2 (en) Pre-molded leadframe device
US6699731B2 (en) Substrate of semiconductor package
CN1925141A (zh) 晶片封装结构
CN1146991C (zh) 散热板引入树脂模制的半导体封装及其制造方法
CN1111823A (zh) 树脂封装半导体器件及其制造方法
CN1172369C (zh) 具散热片的半导体封装件
TWI424549B (zh) 改良導線的二極體封裝及其製作方法
JP2004128330A (ja) チップタイプｌｅｄランプの製造方法
US20100314732A1 (en) Enhanced integrated circuit package
JP2001148447A (ja) 樹脂封止型半導体装置及びその製造方法
CN2585407Y (zh) 用以改善冲线的封装基板及所制造的封装体
JP4372434B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication