JP4372434B2

JP4372434B2 - 半導体装置及びその製造方法

Info

Publication number: JP4372434B2
Application number: JP2003046012A
Authority: JP
Inventors: 典之高橋
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 2003-02-24
Filing date: 2003-02-24
Publication date: 2009-11-25
Anticipated expiration: 2023-02-24
Also published as: JP2004259755A

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法、特に、パッケージ基板（配線基板）の上面に半導体チップ及びその半導体チップを被う封止部（パッケージ）を有し、半導体チップの搭載領域から外れた下面領域に複数のバンプ電極を有する半導体装置の製造に適用して有効な技術に関する。
【０００２】
【従来の技術】
パッケージの外形寸法が半導体チップのそれとほぼ同等あるいは僅かに大きいＣＳＰ（Chip Size Package）等は、ベアチップ実装に相当する高密度実装が可能であると共に、製造コストも比較的安価であることから、携帯情報機器、デジタルカメラ、ノート型パソコン等のような小型軽量電子機器分野での需要が急増している。
【０００３】
前記ＣＳＰには、種々のパッケージ形態があるが、その一つとして、ボールグリッドアレイ（Ball Grid Array；ＢＧＡ）型半導体装置が知られている。ＢＧＡ構造は、配線基板からなるパッケージ基板の上面に半導体チップを搭載するとともに、この半導体チップの各電極とパッケージ基板の上面の配線を導電性のワイヤで接続し、さらに半導体チップやワイヤ等を被うように絶縁性の樹脂からなる封止部（パッケージ）をパッケージ基板の上面に形成し、パッケージ基板の下面にバンプ電極（半田バンプ電極）をアレイ状に配置してなる構造になっている。
【０００４】
特に、多ピンで薄型のＣＳＰの場合は、半導体チップを搭載するパッケージ基板をポリイミド等のような絶縁テープで構成したＴＣＰ（Tape Carrier Package）型のＢＧＡ（テープＢＧＡ）が主流となっている（例えば、特許文献１参照）。
【０００５】
また、半導体装置は実装基板に実装されて使用されるが、実装後の温度サイクル性能を向上させるために、またコスト低減を図るために、ガラス・エポキシ樹脂系の基板（配線基板）を基にＢＧＡを製造している。即ち、ガラス・エポキシ樹脂系のパッケージ基板の第１の面に複数の半導体チップを搭載し、つぎに前記パッケージ基板を金型内にセットしてパッケージ基板の第１の面側に封止部材を成形して半導体チップ等を被い、つぎに、前記パッケージ基板の第２の面にバンプ（バンプ電極）を形成し、つぎに、前記パッケージ基板を封止部材と共に切断して複数の半導体装置を製造する（例えば、特許文献２参照）。
【０００６】
【特許文献１】
特開平７−３２１２４８号公報（第３頁、図１）
【特許文献２】
特開２００２−１９０４８８公報（第２頁、図３〜図２９）
【０００７】
【発明が解決しようとする課題】
特許文献１に開示されているような絶縁テープをパッケージ基板とするＣＳＰでは、以下のような問題がある。即ち、第１は、高信頼性が要求される製品への適用が難しいという問題である。これは、上記絶縁テープをパッケージ基板とするＣＳＰ構造では、パッケージ基板の材料がポリイミド等と言うこともあり、実装後の温度サイクル性を顧客要求よりも低くせざるを得ず、さらなる信頼性の向上を図ることができないこと等からである。
【０００８】
また、第２は、半導体装置の製造コストが高いという問題である。これは、パッケージ基板材料であるポリイミドテープの価格が高いこと、また、上記絶縁テープをパッケージ基板とするＣＳＰの製造では、個々の半導体チップを封止する形態であるため、単位面積当たりの製品取得数が少ないために更に基準単価が高額となっていること等からである。
【０００９】
そこで、信頼性向上、コスト低減の目的で、特許文献２の発明が提案されている。特許文献２には、半導体装置の製造時に用いる短冊基板が、搬送時や熱処理に起因する反り，うねり及び歪みが発生し難くするため、半導体装置形成領域の一群（製品領域）を取り囲むように、補強パターンを設けることが開示されている。また、単一の半導体装置形成領域において、導体パターンの密度を高めるために配線用の導体パターンの他にダミー用の導体パターンを設け、半導体装置製造工程中の熱処理による半導体装置形成領域の反り，うねり及び歪み等を低減させるようにしている。ダミー用の導体パターンは精緻な配線用の導体パターンの間に非接触状態で噛み合うように形成されている。
【００１０】
ところで、前記ダミー用の導体パターン（ダミーパターン）はソルダーレジスト（絶縁膜）で被われている。そして、半導体チップを短冊基板の主面に固定する際、前記絶縁膜上にペースト状の接着材を塗布し、その後塗布したペースト状の接着材上に半導体チップを載置し、ついでペースト状の接着材を硬化させて半導体チップを固定している。即ち、半導体チップは前記ダミー用の導体パターン（ダミーパターン）上の絶縁膜上に固定される。
【００１１】
この場合、半導体チップ下の前記ダミーパターンは略平面四角形状の大きなパターンになっているため、前記絶縁膜の表面も平坦である。このように、半導体チップの接着領域が平坦であると、ペースト状の接着材を濡れ広げる際に偏りが出やすく、接着材を均等に広げることが出来ない場合も発生する。このような場合、接着層中に空気粒（ボイド）が発生してしまい、半導体チップの接着の信頼性が低くなるとともに、歩留りも低下する。
【００１２】
本発明の目的は、半導体チップの接着の信頼性を高くできる半導体装置の製造方法を提供することにある。
【００１３】
本発明の他の目的は、半導体チップを接着する接着層中にボイドを含まない半導体装置の製造方法を提供することにある。
【００１４】
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述及び添付図面からあきらかになるであろう。
【００１５】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
【００１６】
（１）本発明の半導体装置の製造方法では、
（ａ）主面と、前記主面と反対側の裏面と、前記主面に形成された主面側スルーホールランドと、前記裏面に形成された裏面側スルーホールランドと、前記主面側スルーホールランドから前記裏面側スルーホールランドに向かって貫通するスルーホールと、前記主面上におけるチップ搭載領域に配置され、それぞれの寸法が前記主面側スルーホールランドの直径以下から成る複数のダミー用の主面側導体パターンと、前記裏面上に配置され、それぞれの寸法が前記裏面側スルーホールランドの直径以下から成る複数のダミー用の裏面側導体パターンと、前記複数のダミー用の主面側導体パターンを被う主面側絶縁膜と、前記複数のダミー用の裏面側導体パターンを被う裏面側絶縁膜とを有する配線基板を準備する工程と、
（ｂ）前記配線基板のチップ搭載領域に、ペースト状の接着材を配置する工程と、
（ｃ）前記ペースト状の接着材を介して、前記配線基板の主面上に半導体チップを配置する工程と、
（ｄ）前記ペースト状の接着材を硬化させて、前記半導体チップを前記配線基板の主面上に固定する工程と、
を含むことを特徴とする。
（２）また、本発明の半導体装置では、
主面、前記主面と反対側の裏面、前記主面に形成された主面側スルーホールランド、前記裏面に形成された裏面側スルーホールランド、前記主面側スルーホールランドから前記裏面側スルーホールランドに向かって貫通するスルーホール、前記主面上におけるチップ搭載領域に配置され、それぞれの寸法が前記主面側スルーホールランドの直径以下から成る複数のダミー用の主面側導体パターン、前記裏面上に配置され、それぞれの寸法が前記裏面側スルーホールランドの直径以下から成る複数のダミー用の裏面側導体パターン、前記複数のダミー用の主面側導体パターンを被う主面側絶縁膜、及び前記複数のダミー用の裏面側導体パターンを被う裏面側絶縁膜を有する配線基板と、
前記配線基板のチップ搭載領域にペースト状の接着材を介して固定された半導体チップと、
前記半導体チップの複数の電極と前記配線基板の主面に形成された複数のワイヤランドとをそれぞれ電気的に接続する複数のワイヤと、
前記半導体チップ及び前記複数のワイヤを封止する封止部と、
前記配線基板の裏面に設けられた複数のバンプ電極と、
を含むことを特徴とする。
【００１７】
また、ペースト状の接着材を配置する工程において、配線基板の半導体チップを配置する領域に、ペースト状の接着材を放射状に塗布する。ペースト状の接着材の塗布は、複数のノズルを有する治具を用いて行う。ダミーパターンの複数の独立したパターンは格子状に配列する。
【００１８】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００１９】
（実施形態１）
図１乃至図１６は本発明の一実施形態（実施形態１）である半導体装置の製造方法によって製造された半導体装置に係わる図である。図１は半導体装置の模式的斜視図、図２は半導体装置の模式的断面図である。
【００２０】
本実施形態１の半導体装置の製造方法によって製造された半導体装置１は、外観的には、図１及び図２に示すように、四角形状の薄いパッケージ基板２と、このパッケージ基板２の第１の面である上面（主面）全域に設けられた封止部１０と、パッケージ基板２の第２の面である下面（裏面）に設けられた複数のバンプ電極１１からなっている。
【００２１】
パッケージ基板２は配線基板からなり、封止部１０は絶縁性樹脂からなっている。また、バンプ電極１１はパッケージ基板２の各辺に沿って４列配置され、中央が抜けた格子配列構造（ＦＢＧＡ：Fine Pitch Ball Grid Array構造）になっている。４列のバンプ電極１１において、２列目と３列目の間隔は他の間隔よりも広くなっている。これは、バンプピッチがファイン（０．５ｍｍピッチまたは０．４ｍｍピッチ等）になることでスルーホール配置が制限され配線引回しにも影響を及ぼす。そのため、スルーホールの配置確保や配線設計に柔軟かつ汎用性を持たせる効果がある。
【００２２】
本実施形態１による半導体装置１は、パッケージ基板２の下面から封止部１０の上面までの厚さを０．７〜０．９ｍｍ程度、バンプ電極１１の下面から封止部１０の上面までの厚さを１．０〜１．４ｍｍ程度にでき、薄型化が達成できる。
【００２３】
図２は半導体装置１の断面構造を示す図である。図２に示すように、パッケージ基板２の上面（第１の面）の中央には、接着材３を介して半導体チップ４が固定（搭載）されている。半導体チップ４は、図７に示すように、電極５が上面になるように接着材３を介してパッケージ基板２に搭載されている。接着材３としては、例えば銀（Ａｇ）入りペーストまたは銀無しの絶縁ペースト等の樹脂からなるペースト材が使用されている。半導体チップ４には、例えばマイクロプロセッサ、ＡＳＩＣまたはメモリ等のような集積回路が形成されている。なお、半導体チップ４の搭載形態は他の形態でもよい。即ち、半導体チップ４の電極をバンプ電極としておき、このバンプ電極をパッケージ基板２の電極に接続して半導体チップ４をパッケージ基板２に固定する、いわゆるフェイスダウンボンディング実装形態としても良い。このボンディング方式では、半導体チップの固定が即半導体チップの電極とパッケージ基板の電極の接続ともなる。
【００２４】
パッケージ基板２は、絶縁基板１２と、この絶縁基板１２の第１の面（上面）に設けた配線用の導体パターン１３（周辺部）及びダミー用の導体パターン（ダミーパターン）１４（中央部）と、前記絶縁基板１２の第２の面（下面）に設けた配線用の導体パターン１５（周辺部）及びダミー用の導体パターン（ダミーパターン）１６（中央部）と、上下面の配線用の導体パターン１３，１５を接続する導体１７と、上面の配線用及びダミー用の導体パターン１３，１４を選択的に被う絶縁膜（ソルダーレジスト膜）２０と、下面の配線用及びダミー用の導体パターン１５，１６を選択的に被う絶縁膜（ソルダーレジスト膜）２１とによって形成され、配線基板構造になっている。導体１７は絶縁基板１２の第１の面から第２の面に至る貫通するスルーホール内に充填され、上下面の配線用の導体パターン１３，１５の所定部を電気的に接続している。なお、配線用の導体パターン１３，１５を単に配線とも呼称する。
【００２５】
図３はパッケージ基板２の上面の配線用の導体パターン１３及びダミー用の導体パターン１４を示す模式図であり、図４はパッケージ基板２の下面に設けられた配線用の導体パターン１５及びダミー用の導体パターン１６を上面から透視した透視図である。
【００２６】
図３に示すように、絶縁基板１２は四角形となり、その中央の四角形領域にはダミー用の導体パターン１４が形成され、その外側の四角形枠状領域には配線用の導体パターン１３が形成されている。中央の四角形領域は絶縁基板１２の外形と相似形になっている。また、図４に示すように、絶縁基板１２の第２の面（下面）の中央の四角形領域にはダミー用の導体パターン１６が形成され、その外側の四角形枠状領域には配線用の導体パターン１５が形成されている。上面のダミー用の導体パターン１４が設けられる四角形領域と、下面のダミー用の導体パターン１６が設けられる四角形領域は、図２乃至図４に示すように、同じ寸法になっている。
【００２７】
また、図２に示すように、絶縁膜（ソルダーレジスト膜）２０がパッケージ基板２の上面に選択的に設けられている。即ち、図７及び図２に示すように、ダミー用の導体パターン１４が設けられる領域全体は絶縁膜２０が設けられ、ダミー用の導体パターン１４は絶縁膜２０で被われている。また、配線用の導体パターン１３が設けられる領域では、選択的に絶縁膜２０が設けられている。即ち、パッケージ基板２の各辺に沿って２本帯状に絶縁膜２０が設けられない領域がある。この領域は開口部２２，２３を形成し、配線用の導体パターン１３の一部が露出するようになっている。この開口部２２，２３に露出する直線状に延在する配線部分が、ワイヤを接続するワイヤランド２４を形成するようになっている。
【００２８】
導体１７が設けられるスルーホールにおいて、上面では導体によって円形のスルーホールランド２５が設けられている。このスルーホールランド２５はスルーホールと同心円的に形成されている。また、スルーホールランド２５はその周縁の一部が細く延在してワイヤランド２４に繋がっている。
【００２９】
上面のダミー用の導体パターン１４は、独立した複数のセル１４ａによる集合体で形成されている。セル１４ａは、図３及び図７に示すように、格子状に配列されている。セル１４ａは正方形になり、縦横が等ピッチで配列されている。
【００３０】
パッケージ基板２の下面には、前記上面と同様に絶縁膜（ソルダーレジスト膜）２１が選択的に設けられている（図２参照）。配線用の導体パターン１５の一部（所定部）は露出しバンプランド２６が形成されている（図２及び図５参照）。バンプランド２６以外の配線用の導体パターン１５は全て絶縁膜２１によって被われている。厳密に言うならば、図２に示すように、バンプランドの周縁部分も絶縁膜２１に被われ、露出する部分が狭義のバンプランドとなる。ダミー用の導体パターン１６は、図２に示すように絶縁膜２１によって被われている。
【００３１】
バンプランド２６は導体１７に連なるスルーホールランド２７に連なる。スルーホールランド２７はスルーホールランド２５よりも直径が小さくなっている。この結果、下面に配置される所定のバンプランド２６は上面に配置されるワイヤランド２４と電気的に接続される状態になる。なお、例えば、バンプランド２６は直径０．３５ｍｍ、スルーホールランド２５は直径０．２５ｍｍになっている。
【００３２】
下面のダミー用の導体パターン１６は、独立した複数のセル１６ａによる集合体で形成されている。１６ａは、格子状に配列されている。特に限定はされないが、本実施形態１による半導体装置１では、セル１４ａ，１６ａは正方形になり、縦横が等ピッチで配列され、絶縁基板１２の上下面で一致して重なるように配置されている。従って、上下面のセル１４ａ，１６ａの数は同数になっている。しかし、図５に一部を示すように、上面のセル１４ａよりも下面のセル１６ａはわずかに大きく形成されている。例えば、下面のセル１６ａは一辺の長さが０．２５ｍｍの正方形の場合、上面のセル１４ａの一辺の長さは０．２２ｍｍとなっている。これは、対面積比７５％〜８０％を基本としている。
【００３３】
この結果、パッケージ基板２の上面のダミー用の導体パターン１４の密度に比較して、下面のダミー用の導体パターン１６の密度は高くなる。即ち、パッケージ基板２の上面のダミー用の導体パターン１４の面積（セルの総面積）に比較して、下面のダミー用の導体パターン１６の面積（セルの総面積）は大きくなる。従って、上面の配線用の導体パターン１３の密度（面積）が下面の配線用の導体パターン１５の密度（面積）よりも大きく、表面部分において機械的強度の違いがあっても、上面に比較して下面のダミー用の導体パターン１６の面積が大きくなることから、表面部分での機械的強度の補正（増大）ができ、熱に起因する反り，うねり及び歪み等の発生を極力抑止することができる。
【００３４】
図８は半導体装置におけるスルーホールランド２５の寸法と、ダミー用の導体パターンのセル１４ａの寸法との関係を示す模式図である。配線用の導体パターンにおけるスルーホールランド２５の直径をａとし、四角形のセルの縦及び横の寸法をｂ，ｃとすると、ｂ及びｃの寸法はａ以下の寸法となっている。これは、ソルダーレジストと絶縁基板（ベース基材）との均一な密着面積を確保し剥離防止を図るためであり、リフロークラックなどに耐える効果を得るためである。本実施形態１による半導体装置１では、ｂ＝ｃとしセルは正方形である。そして、例えば、スルーホールランド２５の直径は０．２５ｍｍである。同心円的に形成されるスルーホールの直径は０．１５ｍｍである。また、バンプランド２６の直径は０．３５ｍｍになっている。
【００３５】
なお、バンプランドやスルーホールランドは必ずしも円形でなくともよく、例えば、四角形等の多角形状であってもよい。また、セルは必ずしも正方形である必要はなく、長方形を含む多角形状や円形，楕円形等でもよい。また、セルは格子状配列以外の配列状態であってもよい。例えば、隣り合う列間において、隣接するセルは所定長さずれるような配列でもよい。さらに、同一面に設けられる複数のセルにおいて、大きさが異なるセルを配置してもよい。
【００３６】
本実施形態１では、ソルダーレジスト膜２０，２１は、熱膨張係数を考慮して、例えばエポキシ系樹脂及びアクリル系樹脂を用いてある。また、パッケージ基板２の上面と下面とでほぼ均一になるようになっている。
【００３７】
一方、前記絶縁膜（ソルダーレジスト膜）２０，２１の表面は、ダミー用の導体パターン１４，１６が設けられた領域では、ダミー用の導体パターン１４，１６が格子状のセル１４ａ，１６ａで形成されているため、セルとセルとの間の領域に対応する絶縁膜２０，２１の表面はセル１４ａ，１６ａ上の表面に対して一段低くなる（図１２参照）。この結果、ダミー用の導体パターン１４，１６上の絶縁膜２０，２１表面には、格子状の溝が形成されることになる。この溝の深さは、ダミー用の導体パターン１４，１６の厚さによっても異なるが、例えば１０μｍ程度とする。なお、例えば、絶縁膜２０，２１の厚さは３０μｍ程度である。
【００３８】
ダミー用の導体パターン１４，１６を細分化したパターン（セル１４ａ，１６ａの集合体）にすることにより、その上に形成される絶縁膜（ソルダーレジスト膜）２０，２１の剥離が発生し難くなる。
【００３９】
また、パッケージ基板２の上面に接着材３で半導体チップ４を固定する際、接着材３を形成するためにペースト状接着材（ペースト材）３ａを使用する。ペースト状接着材３ａはパッケージ基板２の上面に設けられた絶縁膜２０上に塗布されるが、絶縁膜２０の表面に前記格子状の溝があることからペースト状接着材３ａが溝に沿って広がり易くなり、ペースト状接着材３ａがチップ搭載領域に均一に広がり、結果として半導体チップ４の接合性が良好になる。
【００４０】
また、図６に示すように、絶縁膜２０，２１が設けられない領域の導体パターンの表面にはメッキ膜２８，２９が形成されている。図６ではメッキ膜２８，２９は太線で示してあり、パッケージ基板２の上面における開口部２２，２３に露出したワイヤランド２４の表面と、パッケージ基板２の下面のバンプランド２６の表面に、メッキ膜２８，２９は設けられている。メッキ膜２８，２９は、本実施形態１では、配線パターンが微細になっていることから、無電解メッキ、例えば、下層がニッケル（Ｎｉ）で中層がパラジウム（Ｐｄ）、上層が金（Ａｕ）からなるメッキ膜によって形成しているが、配線パターンがそれほど精緻でない場合は電解メッキによって形成することもできる。この場合は電解メッキが行える導体パターンとする必要がある。メッキ膜２８，２９は、例えば、下層がニッケル（Ｎｉ）で上層が金（Ａｕ）からなるメッキ膜である。
【００４１】
以上のようなパッケージ基板２の総厚（絶縁基板１２，導体パターン１３〜１６，及び絶縁膜２０，２１の厚さの総和）は、極めて薄く、例えば０．２４ｍｍ以下となっている。これにより、半導体装置１の薄型設計が可能となる。
【００４２】
他方、図２に示すように、半導体チップ４の電極５（図７参照）と、開口部２２，２３に露出するワイヤランド２４は、導電性のワイヤ７によって電気的に接続されている。ワイヤ７は、例えば直径２５μｍ程度の金線が使用される。
【００４３】
また、パッケージ基板２の上面全域には所定高さの封止部１０が形成され、この封止部１０によって半導体チップ４やワイヤ７等は封止されている。封止部１０は、例えば、絶縁性のエポキシ樹脂及び低分子系樹脂からなり、その側面（周面）は、パッケージ基板２の主面に対してほぼ垂直になっている。
【００４４】
また、パッケージ基板２の下面のバンプランド２６にはバンプ電極１１が取り付けられている。このバンプ電極１１は、例えば、鉛（Ｐｂ）／錫（Ｓｎ）合金からなり、その直径は、例えば０．３〜０．５ｍｍ程度である。なお、バンプ電極１１の材料として、例えば錫（Ｓｎ）−銀（Ａｇ）−銅（Ｃｕ）系の鉛の含有率が少ない鉛フリー半田を用いることもできる。
【００４５】
本実施形態１による半導体装置１は、前記パッケージ基板２の構成となる製品形成部をマトリックス状に配列、または複数列配置した配線母基板を基にして製造される。即ち、配線母基板の各製品形成部に半導体チップを固定し、ワイヤボンディングを行い、半導体チップやワイヤを被うようにトランスファモールディングして所定高さの絶縁性樹脂層を形成し、配線母基板の下面の各バンプランドにバンプ電極を固定し、ついで配線母基板を縦横に切断して半導体装置１を形成する。この結果、封止部１０の端（周縁）はパッケージ基板２の端（周縁）と一致する構造、即ち、同一寸法になる。また、この切断により、前述のように封止部１０の側面（周面）は、パッケージ基板２の主面に対してほぼ垂直になる。
【００４６】
本実施形態１では、パッケージ基板２は、例えば耐熱性の高いＦＲ−５相当のガラス・エポキシ樹脂の単層板構造になっている。このようにパッケージ基板２をコストの安いガラス・エポキシ樹脂で形成することと、パッケージ基板２を単層板構造とすることにより、半導体装置１の製造コストの低減を図ることができる。
【００４７】
また、パッケージ基板２をガラス・エポキシ樹脂で形成しておくことにより、実装基板がガラス・エポキシ樹脂である場合、実装基板とパッケージ基板の熱膨張係数差に起因して半導体装置のバンプ電極に加わるストレスを緩和することができる。これにより、半導体装置の実装の信頼性を向上させることができる。
【００４８】
また、パッケージ基板２をポリイミドテープ等で構成した場合に比べて、温度サイクル試験における温度サイクル性を２倍程度またはそれ以上に向上させることができるので、携帯機器や民生用途向けだけでなく、産業機器や自動車用途向け等のような高い信頼性が要求される製品に半導体装置１を適用することができる。
【００４９】
また、本発明の半導体装置１においては、パッケージ基板２を形成する材料は、これに限定されるものではなく種々変更可能であり、例えばＢＴレジンまたはアラミド不織布材等のような有機系の絶縁材料を用いても良い。これらいずれの材料を用いても前記ガラス・エポキシ樹脂を用いた場合と同様の効果が得られる他、パッケージ基板２の材料としてＢＴレジンを選択した場合には、熱伝導性が高いので、放熱性を向上させることができる。
【００５０】
このような本実施形態１による半導体装置１は、パッケージ基板２の上下面の中央部分にダミー用の導体パターンを設けることによって、上下面における導体パターンの分布の均一化が進み、また上下面間の導体パターンの密度の均一化が進ことから、半導体装置１を実装基板に実装する際の熱によってもパッケージ基板２に反り，うねり及び歪みが発生し難くなり、実装の信頼性を高くできることになる。
【００５１】
つぎに、本実施形態１の半導体装置１の製造方法について、図９乃至図１６を参照しながら説明する。図９（ａ）〜（ｇ）は半導体装置の製造各工程における配線母基板の模式的断面図であり、図９（ｈ）は完成品を示す斜視図である。
【００５２】
最初に図９（ａ）及び図１０に示す配線母基板３５が用意される。配線母基板３５は、図１０に示すように、平坦なプリント回路基板からなり、製品形成部ｆをｎ行ｍ列マトリックス状に整列配置する構造になっている。図１０には製品形成部ｆを５列１２行に配列して配線母基板３５を示してある。製品形成部ｆの配線構造は前述のパッケージ基板２の構造そのものである。従って、図９においてはパッケージ基板２に対応する箇所は模式的に示す。図９では、上下面のダミー用の導体パターン（ダミーパターン）１４，１６を誇張して示し、配線用の導体パターン１３，１５やそのワイヤランド２４及びバンプランド２６等は省略した図になっている。
【００５３】
配線母基板３５において、図１０に示すように、複数の製品形成部ｆ（製品形成部群）の周囲の四角形枠部分は枠部３６となり、製品形成部群を支持するものである。この枠部３６、特に長辺には、図示はしないが、円形や長孔等からなる貫通孔が所定箇所に設けられている。これら貫通孔は、半導体装置の製造各工程において、配線母基板３５を搬送する際のガイドとして使用されるとともに、配線母基板３５の位置決め用のガイドとして使用される。
【００５４】
このような配線母基板３５に対して、図９（ｂ）に示すように、配線母基板３５の上面（主面）の各製品形成部ｆの中央部分に接着材３を介して半導体チップ４を搭載（固定）する。半導体チップ４の固定は、図１５に示すように、各製品形成部ｆの上面のチップ固定領域（チップ搭載領域）にペースト状接着材（ペースト材）３ａを塗布した後、コレット５０で移送してきた半導体チップ４をペースト状接着材３ａに押し付けて供給する。その後ベーキング（一次的加熱処理）によって前記ペースト状接着材３ａを硬化させて接着材３に変えて半導体チップ４を配線母基板３５に固定する。
【００５５】
ペースト状接着材３ａの塗布は、例えば、図１１乃至図１３に示す、複数ノズルを有する図示しないディスペンサ（治具）による１回の塗布で行う方式（多点塗布方式）、あるいは図１４（ａ），（ｂ）に示す１本ノズルを移動して塗布する方式（一筆書き方式）等で行う。
【００５６】
多点塗布方式では、図１３（ａ）〜（ｃ）に示すような多点塗布ノズル４０が使用される。図１３（ａ）は多点塗布ノズル４０の一部を断面とした正面図、図１３（ｂ）は平面図、図１３（ｃ）は底面図である。多点塗布ノズル４０は下部に底部４２を有する筒体４１となっている。多点塗布ノズル４０の上部はディスペンサのチャックに取り付けられる嵌合部４３となり、下部の底部４２には複数のノズル４４が植え付けられて多点ノズル４５となっている。ノズル４４は内径が２９０μｍ程度となる管体となっていて、先端からペースト状接着材３ａを流出塗布させるようになっている。本実施形態１では、１回の塗布動作によって、図１１に示すように塗布パターンが×印状になる塗布を行うことができる。複数のノズルで塗布パターンを形成することから、ペースト状接着材３ａは不連続な塗布になる。
【００５７】
多点塗布ノズル４０では、×印状の塗布パターン６０を形成するため、図１３（ｃ）に示すように、複数のノズル４４は、×印状に配列され、かつ底部４２に貫通して取り付けられている。図１２に模式的に示すように、多点塗布ノズル４０は製品形成部ｆの上面（第１の面：主面）に位置決めされる。その後、筒体４１内に収容されたペースト状接着材３ａがディスペンサの押し出し動作による圧力によって各ノズル４４の先端から所定量流れ出し、絶縁膜２０上に×印状に塗布される。塗布後は多点塗布ノズル４０は上昇するとともに元位置に復帰する。図１１は製品形成部ｆの模式的平面図である。この図に示すように、ダミー用の導体パターン１４の上方の図示しない絶縁膜２０上に×印状にペースト状接着材３ａが不連続状態で塗布される。即ち、中心部６１と、この中心部６１から放射状に不連続的に延在する支流部６２からなる塗布パターン６０が形成される。
【００５８】
また、一筆書き方式では、図１４（ａ），（ｂ）に示すように、筒体４６に取り付けられた１本ノズル４７を、矢印の方向に移動して×印状にペースト状接着材３ａを塗布する。一筆書き方式では、２本の線を書くように塗布が行われるため、前記多点塗布方式と同様に中心部６１と、この中心部６１から放射状に連続的に延在する支流部６２とによる塗布パターン６０が形成されることになる。
【００５９】
多点塗布方式または一筆書き方式で×印状の塗布パターン６０を形成することによって、コレット５０で保持した半導体チップ４をペースト状接着材３ａに押し付けて供給する際、塗布されたペースト状接着材３ａの濡れ広がりは良好になる。
【００６０】
即ち、チップ搭載領域にペースト状接着材３ａを塗布して、中心部６１とこの中心部６１から放射状に延在する複数の支流部６２からなる塗布パターン６０を形成した後、ペースト状接着材３ａに半導体チップを押し付けると、ペースト状接着材３ａは、支流部６２間の放射状に存在する空間部を埋めるように流れ出す。また、その流れは中心部から外方向に向かって進む。この結果、ペースト状接着材３ａの偏在がなく均一な状態で半導体チップ４を製品形成部ｆの上面に載置することができる。
【００６１】
また、本実施形態１では、セル１４ａの集合体となるダミー用の導体パターン１４上に絶縁膜２０が形成されていることから、絶縁膜２０の表面はセル間の領域に対応する表面部分が一段低くなる。低くなった部分は格子状の溝となるためペースト状接着材３ａはこの溝に沿って濡れ広がり、さらに流れ状態も良好になる。
【００６２】
ペースト状接着材３ａの塗布パターンを×印状にしたこと、また絶縁膜２０の表面に格子状の溝が存在することから、ペースト状接着材３ａの偏在もなく、図１５に示すように、ペースト状接着材３ａが均一な厚さになる良好な半導体チップ４の固定が可能になる。即ち、配線母基板３５上のペースト状接着材３ａ上に半導体チップ４を供給載置した後、ペースト状接着材３ａの硬化処理が行われ、接着材３によって半導体チップ４を配線母基板３５上に固定するが、ペースト状接着材３ａの偏在が起きないこと、また配線母基板３５の搬送時、必要以上に厚くペースト状接着材３ａが供給されていないことから、搬送の振動等によってペースト状接着材３ａが片寄ることもなくなり、半導体チップ４が傾かなくなる。この結果、図１６に示すように、接着材３は均一な厚さになり、半導体チップ４は配線母基板３５上に略平行に固定されることになる。半導体チップ４が傾くと、その後のワイヤボンディングにおいて、ワイヤの接続面が傾斜するため、ワイヤを充分押し潰すことができ難くなり、良好なワイヤボンディングが行えなくなる。
【００６３】
図１７はダミー用の導体パターンを設けない配線母基板の製品形成部上面に半導体チップ固定領域全体にペーストを塗布した状態を示す模式的平面図である。また、図１８はダミーパターンを設けない場合において、ペースト硬化処理前に半導体チップの固定状態が悪化した例を示す模式図であり、半導体チップの右側を除去した図である。
【００６４】
図１７に示すように、チップ搭載領域７０の全域にペースト状接着材３ａを塗布すると、配線母基板３５の搬送時の振動等によってペースト状接着材３ａの片寄りが発生し、図１８（ａ），（ｂ）に示すように、半導体チップ４が傾斜してしまう。この状態では、配線母基板３５の絶縁膜２０と半導体チップ４との間のペースト状接着材３ａにおいては、ペースト状接着材が存在しない領域７１やペースト状接着材が不足する領域７２が発生している。即ち、搬送時の基板反りやうねり等によって、空間膨張作用〔ペースト状接着材の広がり不足によるボイド（微小空間）が外気巻き込みによる膨張作用〕が発生したり、密着性の高い部分に毛細管現象で寄せ集められる現象〔表面張力的引き寄せ現象：ペースト状接着材が多く集まっている部分や凹凸部でも凸側へ引き付けられる現象〕が発生する。
【００６５】
本実施形態１においては塗布パターンは前記実施形態に限定されるものではなく他のパターンでもよい。即ち、支流部６２の数を更に多くしてもよい。例えば、×印と十文字印を重ね合わせたようなパターン等でもよい。
【００６６】
また、各部における塗布量を変化させるパターンでもよい。即ち、▲１▼．塗布パターン６０において、複数の支流部６２における一部の支流部６２の長さを他の支流部６２よりも長くしたり、▲２▼．支流部６２の一部分の厚さを他の部分よりも厚くしてペースト状接着材の量を変化させたり、▲３▼．支流部６２の一部分の幅を他の部分よりも広くしてペースト状接着材の量を変化させたりしてもよい。
【００６７】
図１１に示すように、中心部６１とこの中心部６１から放射状に延在する複数の支流部６２からなる塗布パターン６０では、中心から外方に向かうにつれて隣接する支流部６２間のペースト状接着材が塗布されていない領域の幅が徐々に広くなるため、例えば、×印状に十文字印を重ね合わせたパターンでは、前記▲１▼の採用の場合は、四角形状のチップ搭載領域７０の対角線に沿って延在する支流部６２の長さをチップ搭載領域７０の辺に平行に延在する支流部６２よりも長くする。
【００６８】
また、×印状或いは他の塗布パターンにおいても、中心部６１とこの中心部６１から放射状に延在する複数の支流部６２からなる塗布パターン６０では、中心から外方に向かうにつれて隣接する支流部６２間のペースト状接着材が塗布されない領域の幅が徐々に広くなるため、前記▲２▼及び▲３▼の手法を採用し、中心部６１から外方に向かうにつれて支流部６２におけるペースト状接着材３ａの量が徐々にあるいは段階的に多くなるように支流部６２の幅や厚さを増大させる。これにより、過不足ないペースト状接着材３ａによる半導体チップ４の接着が可能になり、前記ペースト状接着材の片寄りの発生を防止することができる。また、塗布パターンは、線状の組み合わせ以外に斑点塗布パターンでもよい。即ち、多点塗布方式によってノズル４４の配列を変え、チップ搭載領域７０の各所にペースト状接着材を多点状態（斑点状態：含むサイズの違い）で塗布して均一なかつ過不足ないペースト状接着材による半導体チップの接着を可能にする構成でもよい。この場合、中央から外方に向かう空気が容易に抜けるパターンが望ましい。
【００６９】
つぎに、図９（ｃ）に示すように、各製品形成部ｆにおいて、半導体チップ４の上面の電極５と配線母基板３５のワイヤランド２４（図示せず）を金線からなるワイヤ７で電気的に接続する（図７参照）。
【００７０】
つぎに、図９（ｄ）に示すように、チップボンディング及びワイヤボンディングが終了した配線母基板３５の第１の面（上面）に絶縁樹脂層７５を形成する（図９（ｅ）参照）。即ち、トランスファモールディング装置の下金型７６上に配線母基板３５を載置し、下金型７６と上金型７７を型締めし、ついで下金型７６と上金型７７とによって形成されるキャビティ７８内に図示しないゲートから樹脂を注入し、かつ樹脂のキュアーによって、図９（ｅ）に示すように所定高さの絶縁樹脂層７５を形成する。この場合、フィルム（ラミネート）材を使用したトランスファモールディング方式を活用する場合も含む。
【００７１】
つぎに、図９（ｅ）に示すように、配線母基板３５を裏返して図示しないバンプランド２６が上面に位置する姿勢とした後、治具８０の下面に真空吸着保持した導体ボール８１を前記各バンプランド２６上に供給する。治具８０は、配線母基板３５の各バンプランド２６に対応して導体ボール８１を保持する構造になっている。導体ボール８１としては、例えば、鉛−錫からなる半田ボールを使用する。
【００７２】
つぎに、図９（ｆ）に示すように、ランプ加熱による熱線８２によって導体ボール８１を溶解してバンプランド２６に固定（図２参照）してバンプ電極１１を形成するとともに、洗浄を行う。なお、このバンプ電極１１の形成は、印刷によってバンプランド２６上に所定厚さの導体をそれぞれ独立して形成した後、リフロー処理によって前記導体を溶かして球状化（ボール化）してバンプ電極１１を形成するようにしてもよい。
【００７３】
つぎに、図９（ｇ）に示すように、ダイシング装置のダイシングブレード８３によって配線母基板３５を縦横に切断する。切断は隣接する製品形成部ｆの境界で行われる。この切断によって配線母基板３５はパッケージ基板２に変わり、絶縁樹脂層７５は封止部１０に変わる。これにより、図９（ｈ）に示すように、複数の半導体装置１が製造される。
【００７４】
本実施形態１の半導体装置１及びその製造方法では以下の効果を有する。
【００７５】
（１）配線母基板３５の主面のチップ固定領域にペースト状接着材３ａを塗布して半導体チップ４を固定するが、このチップ固定領域の絶縁膜２０の下方には独立した複数のセル１４ａによるダミー用の導体パターン（ダミーパターン）１４が形成されていることから、良好なチップ固定が可能になる。
即ち、半導体チップ４が搭載される絶縁膜２０の表面は、その下に存在する格子状配列のセル１４ａの影響によって凹凸面が形成され、格子状の溝が形成されることになる。この結果、絶縁膜２０の表面に塗布され、半導体チップ４の実装時濡れ広がるペースト状接着材３ａは前記格子状の溝を通って濡れ広がり、安定したチップボンディングが可能になる。
【００７６】
（２）本実施形態１の半導体装置の製造方法においては、チップ搭載領域７０に、中心部６１とこの中心部６１から放射状に延在する複数の支流部６２を有する塗布パターン６０をペースト状接着材３ａによって形成する。その後、ペースト状接着材３ａに半導体チップ４を押し付けるため、ペースト状接着材３ａは、支流部６２間の放射状に存在する空間部を埋めるように中心部から外部に向かって流れ出す。この結果、ペースト状接着材３ａは均一な厚さに広がることになり、半導体チップ４は均一で偏在のない厚さのペースト状接着材３ａ上に載置（接着）することができる。また、半導体チップ４をパッケージ基板２に接着するペースト状接着材３ａの厚さが、厚くなりすぎず所定の厚さになっていることから、ペースト状接着材３ａをベーキングさせる前の配線母基板３５の搬送時の振動等によってペースト状接着材３ａが片寄って半導体チップ４の接着姿勢が変化して半導体チップ４が傾斜する等の不具合が発生しなくなる。このため、ペースト状接着材３ａをベーキングによって硬化させて接着材３とした状態においても半導体チップ４は傾いたり、接続箇所にボイド等の不良部分を含むような接合不良も発生しなくなり、良好なチップボンディングが行えることになる。半導体チップ４が傾斜しないことから、その後に行うワイヤボンディングにおいて、ワイヤを半導体チップ４の電極５に良好な状態でかつ高歩留りでワイヤボンディングできることになる。従って、信頼性の高い半導体装置１を高歩留りで製造することができるとともに製品単価の低減が可能になる。
【００７７】
（３）半導体装置１の製造において用いる配線母基板３５には複数の製品形成部ｆが設けられている。この製品形成部ｆは、配線母基板３５を製品形成部ｆの周縁で切断することによってパッケージ基板２に変わる。パッケージ基板２になる製品形成部ｆにおいては、製品形成部ｆの中央である半導体チップ４が搭載される領域（チップ搭載領域７０）に対応して製品形成部ｆの上下面にダミー用の導体パターン１４，１６が設けられていることから、製品形成部ｆの第１の面（主面）及び第２の面（裏面）部分の機械的強度が向上して製品形成部ｆの反り，うねり及び歪みが発生し難くなる。従って、半導体装置１の製造段階において、外力や熱によって配線母基板３５は反り，うねり及び歪み等が発生し難くなり、反り，うねり及び歪みのないパッケージ基板２を有する半導体装置１を高歩留りで製造することができ、製造コストの低減が可能になる。
【００７８】
（実施形態２）
図１９は本発明の他の実施形態（実施形態２）である半導体装置の製造において使用する配線母基板の一部を示す模式的断面図である。
【００７９】
本実施形態２は、前記実施形態１の半導体装置１の製造方法において使用する配線母基板３５において、各製品形成部ｆにおける配線母基板３５の上面（第１の面）のダミー用の導体パターン１４のセル１４ａの数よりも、下面（第２の面）のダミー用の導体パターン１６のセル１６ａの数を多くし、かつセルの配置領域（面積）を配線母基板３５の下面側で大きく（広く）したものである。この例も配線母基板３５の第２の面のダミー用の導体パターン１６の密度を、第１の面のダミー用の導体パターン１４の密度よりも高く形成するものである。
【００８０】
即ち、下面のダミー用の導体パターン１６の面積に対する下面のセル密度（ダミー用の導体パターン面積の比率）は、上面よりも下面が高くなっている。これは、実施形態１でも説明したように、上面の配線用の導体パターン１３の密度が下面の配線用の導体パターン１５の密度よりも高いことを補正するためである。この結果、熱等に起因する絶縁基板１２と導体パターンの熱膨張率の違いによる反り，うねり及び歪み等の発生を極力抑えることができる。
【００８１】
本実施形態２によっても、実施形態１と同様に、半導体チップを接着する接着層中にボイドを含まず、かつ半導体チップの接着の信頼性を高くできる半導体装置を製造することができるとともに、パッケージ基板の反りが発生し難い半導体装置を製造することができる。また、半導体装置の製造においては、配線母基板の製造段階での熱等に起因する反り，うねり及び歪み等の発生を抑えることができるため、信頼性が高い半導体装置を高歩留りで製造できる。
【００８２】
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００８３】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
【００８４】
（１）パッケージ基板にペースト状の接着材を用いて高い信頼性のもとに半導体チップを固定することができる。
【００８５】
（２）半導体チップを接着する接着層中にボイドを含まない半導体装置を製造することができる。
【００８６】
（３）上記（１）及び（２）により、信頼性の高い半導体装置を安価に製造することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態（実施形態１）である半導体装置の製造方法によって製造された半導体装置を示す模式的斜視図である。
【図２】前記半導体装置の模式的断面図である。
【図３】前記半導体装置におけるパッケージ基板のワイヤ接続面（上面）側の配線パターンとダミーパターンを示す模式的平面図である。
【図４】前記半導体装置におけるパッケージ基板の半田パンプ電極形成面側の配線パターンとダミーパターンを上面から透視した状態の模式的平面図である。
【図５】前記半導体装置におけるパッケージ基板の半田パンプ電極形成面側の配線パターンとダミーパターンを上面から透視した状態の一部を示す模式的拡大平面図である。
【図６】図５のＡ−Ａ線に沿う断面図である。
【図７】前記半導体装置におけるワイヤによる半導体チップの電極と配線との接続状態を示す一部の模式的平面図である。
【図８】前記半導体装置におけるスルーランド寸法とダミーパターンセル寸法との相関を示す模式図である。
【図９】本実施形態１の半導体装置の製造各工程を示す模式的断面図である。
【図１０】本実施形態１の半導体装置の製造方法で使用する配線母基板を示す模式的斜視図である。
【図１１】本実施形態１の半導体装置の製造方法において、配線母基板の製品形成部上面にチップ固定用のペースト材を塗布した状態を示す模式的平面図である。
【図１２】本実施形態１の半導体装置の製造方法において、配線母基板の製品形成部上面にチップ固定用のペースト材を塗布する状態を示す模式図である。
【図１３】前記ペースト材を塗布するディスペンサノズルを示す図である。
【図１４】前記ペースト材を塗布する他の例を示す模式図である。
【図１５】本実施形態１の半導体装置の製造方法において、製品形成部上面に半導体チップを接着する状態を示す模式的断面図である。
【図１６】前記製品形成部上面に半導体チップが固定された状態を示す模式的断面図である。
【図１７】ダミーパターンを設けない配線母基板の製品形成部上面に半導体チップ固定領域全体にペースト材を塗布した状態を示す模式的平面図である。
【図１８】ダミーパターンを設けない場合において、ペースト硬化処理前に半導体チップの固定状態が悪化した例を示す模式図である。
【図１９】本発明の他の実施形態（実施形態２）である半導体装置の製造において使用する配線母基板の一部を示す模式的断面図である。
【符号の説明】
１…半導体装置、２…パッケージ基板、３…接着材、３ａ…ペースト状接着材、４…半導体チップ、５…電極、７…ワイヤ、１０…封止部、１１…バンプ電極、１２…絶縁基板、１３…配線用の導体パターン、１４…ダミー用の導体パターン、１４ａ…セル、１５…配線用の導体パターン、１６…ダミー用の導体パターン、１６ａ…セル、１７…導体、２０，２１…絶縁膜（ソルダーレジスト膜）、２２，２３…開口部、２４…ワイヤランド、２５…スルーホールランド、２６…バンプランド、２７…スルーホールランド、２８，２９…メッキ膜、３５…配線母基板、３６…枠部、４０…多点塗布ノズル、４１…筒体、４２…底部、４３…嵌合部、４４…ノズル、４５…多点ノズル、４６…筒体、４７…１本ノズル、５０…コレット、６０…塗布パターン、６１…中心部、６２…支流部、６５…塗布パターン、７０…チップ搭載領域、７１…ペースト状接着材が存在しない領域、７２…ペースト状接着材が不足する領域、７５…絶縁樹脂層、７６…下金型、７７…上金型、７８…キャビティ、８０…治具、８１…導体ボール、８２…熱線、８３…ダイシングブレード。

Claims

半導体装置の製造方法であって、
（ａ）主面と、前記主面と反対側の裏面と、前記主面に形成された主面側スルーホールランドと、前記裏面に形成された裏面側スルーホールランドと、前記主面側スルーホールランドから前記裏面側スルーホールランドに向かって貫通するスルーホールと、前記主面上におけるチップ搭載領域に配置され、それぞれの寸法が前記主面側スルーホールランドの直径以下から成る複数のダミー用の主面側導体パターンと、前記裏面上に配置され、それぞれの寸法が前記裏面側スルーホールランドの直径以下から成る複数のダミー用の裏面側導体パターンと、前記複数のダミー用の主面側導体パターンを被う主面側絶縁膜と、前記複数のダミー用の裏面側導体パターンを被う裏面側絶縁膜とを有する配線基板を準備する工程と、
（ｂ）前記配線基板のチップ搭載領域に、ペースト状の接着材を配置する工程と、
（ｃ）前記ペースト状の接着材を介して、前記配線基板の主面上に半導体チップを配置する工程と、
（ｄ）前記ペースト状の接着材を硬化させて、前記半導体チップを前記配線基板の主面上に固定する工程と、
を含むことを特徴とする半導体装置の製造方法。
請求項１に記載の半導体装置の製造方法において、
前記ペースト状の接着材を配置する工程において、前記配線基板の半導体チップを配置する領域に、前記ペースト状の接着材を放射状に塗布することを特徴とする半導体装置の製造方法。
請求項２に記載の半導体装置の製造方法において、
前記ペースト状の接着材の塗布は、複数のノズルを有する治具を用いて行うことを特徴とする半導体装置の製造方法。
請求項１に記載の半導体装置の製造方法において、
前記複数のダミー用の主面側導体パターン及び前記複数のダミー用の裏面側導体パターンのそれぞれは、格子状に配列されていることを特徴とする半導体装置の製造方法。
主面、前記主面と反対側の裏面、前記主面に形成された主面側スルーホールランド、前記裏面に形成された裏面側スルーホールランド、前記主面側スルーホールランドから前記裏面側スルーホールランドに向かって貫通するスルーホール、前記主面上におけるチップ搭載領域に配置され、それぞれの寸法が前記主面側スルーホールランドの直径以下から成る複数のダミー用の主面側導体パターン、前記裏面上に配置され、それぞれの寸法が前記裏面側スルーホールランドの直径以下から成る複数のダミー用の裏面側導体パターン、前記複数のダミー用の主面側導体パターンを被う主面側絶縁膜、及び前記複数のダミー用の裏面側導体パターンを被う裏面側絶縁膜を有する配線基板と、
前記配線基板のチップ搭載領域にペースト状の接着材を介して固定された半導体チップと、
前記半導体チップの複数の電極と前記配線基板の主面に形成された複数のワイヤランドとをそれぞれ電気的に接続する複数のワイヤと、
前記半導体チップ及び前記複数のワイヤを封止する封止部と、
前記配線基板の裏面に設けられた複数のバンプ電極と、
を含むことを特徴とする半導体装置。
請求項５に記載の半導体装置において、
前記複数のダミー用の主面側導体パターンと前記複数のダミー用の裏面側導体パターンは、それぞれ平面的に重なるように配置されていることを特徴とする半導体装置。
請求項５に記載の半導体装置において、
前記複数のダミー用の主面側導体パターンと前記複数のダミー用の裏面側導体パターンは、それぞれ等ピッチで配置されていることを特徴とする半導体装置。
請求項５に記載の半導体装置において、
前記複数のダミー用の裏面側導体パターンの総面積は、前記複数のダミー用の主面側導体パターンの総面積よりも大きくなるように形成されていることを特徴とする半導体装置。
請求項５に記載の半導体装置において、
前記複数のダミー用の主面側導体パターンと前記複数のダミー用の裏面側導体パターンのそれぞれの平面形状は、四角形で形成されていることを特徴とする半導体装置。