CN1146991C - 散热板引入树脂模制的半导体封装及其制造方法 - Google Patents

散热板引入树脂模制的半导体封装及其制造方法 Download PDF

Info

Publication number
CN1146991C
CN1146991C CNB981209041A CN98120904A CN1146991C CN 1146991 C CN1146991 C CN 1146991C CN B981209041 A CNB981209041 A CN B981209041A CN 98120904 A CN98120904 A CN 98120904A CN 1146991 C CN1146991 C CN 1146991C
Authority
CN
China
Prior art keywords
heating panel
resin
semiconductor element
mounting portion
element mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB981209041A
Other languages
English (en)
Other versions
CN1213854A (zh
Inventor
稻叶健仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1213854A publication Critical patent/CN1213854A/zh
Application granted granted Critical
Publication of CN1146991C publication Critical patent/CN1146991C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

半导体封装的树脂模制部分覆盖半导体元件安装部分、内引线和散热板。半导体元件安装在半导体元件安装部分上。内引线设置在半导体元件的周边周围，并电连接到所述半导体元件表面上的电极。散热板设置有支脚，以便与所述半导体元件安装部分重叠。由热塑性树脂、热固性树脂和低熔点金属组成的粘接层位于至少散热板和半导体元件安装部分之间。散热板的支脚的一部分暴露到下表面。外引线继续所述内引线并延伸到所述树脂模制部分的外部。

Description

散热板引入树脂模制的半导体封装及其制造方法
技术领域
本发明涉及低热阻的半导体封装，特别涉及将散热板引入到树脂模制部分内的半导体封装。
背景技术
首先参考图1A和1B进行说明。图1A和1B是关于现有技术具有低热阻的半导体封装结构。这种类型的半导体封装具有例如引线框架单元27层置在散热板7上的结构。
引线框架单元27包括：从树脂模制部分8中引出的外引线6；从外引线6延伸到树脂模制部分8内的内引线5；岛2，为半导体元件1的安装部分；以及在树脂制模工艺之前固定岛2的悬杆4。
通过岛2上导电粘合剂例如银焊膏固定半导体元件1(在图中省略了)。电极(未在图中示出)提供在半导体元件1上，并通过键合线3连接到内引线部分5。
此外，通过弯曲提供在圆形或方形薄金属板上的突舌形成散热板7的支脚15，如图2A和2B所示。处理支脚15的端部以便平行于散热板7的安装表面。树脂制模后，支脚15端部的反面暴露在封装的反面上树脂模制部分8的表面上，如图1B所示。
接下来参考图3A～3D进行说明，图3A～3D是关于以上介绍的半导体封装的制造方法。
操作者首先制备按以上介绍处理的散热板7和已完成键合工艺的引线框架24。然后将散热板7放置在已加热到所需温度的上和下模的下模11的模腔13内，如图3A所示。此时通过模腔13的内壁13a控制散热板7的位置，使散热板7不能在模腔13的下表面上移动。接下来将树脂块14放进加料室25内。
之后操作者将引线框架24放置在下模11上，如图3B所示，由此岛2放置在散热板7上。
然后操作者如图3C所示将下模11升高，并关闭模以使引线框架24由下模11和上模10支撑。关闭模后，将模的关闭状态维持预定的时间间隔，通过加热下模11使树脂块(tablet)14变软。
通过加热下模11使树脂块14变软后，块压力柱塞(未显示在图中)升高将变软的树脂压入模腔12和13形成树脂模制部分8，如图3D所示。
之后维持模的关闭状态直到树脂变硬。树脂变硬后，下模11下降，脱模销(图中未显示)伸出将树脂密封的引线框架24从模中移出。
通过将分别构成的引线框架单元27和散热板7同时树脂密封为一个封装体形成以上介绍的低热阻半导体封装。然而，散热板7和岛2仅为机械接触，没有进行通过粘接材料或填充剂将两个部件粘接的工艺。当岛2或散热板7中存在即使是轻微的翘曲时，岛2和散热板7之间产生缝隙，由此树脂制模后形成空隙(见图1B)。由于岛2和散热板7之间的接触仅为机械的，而且即使在岛2或散热板7内绝对没有翘曲并且两个部件完全平行时，也不能不考虑会发生微小的缝隙。
以上介绍的现有技术的半导体封装具有以下问题：
首先，热阻值没有显著减少，因为树脂制模后在散热板7和岛2之间形成的空隙9负面地影响了岛2和散热板7之间的导热率。
第二个问题是封装(简称为“PKG”)的可靠性降低。由于上文介绍的树脂制模后在岛2和散热板7之间形成空隙9同样降低了可靠性。当封装安装在电路基板上时，由于回流工艺中的加热，这些空隙9中的空气膨胀，导致封装开裂(所谓的“爆米花效应”)。
第三个问题是存在由内引线5的端部和散热板7之间的接触引起电短路的可能性。这些短路是由于岛2和散热板7接触放置的结构引起的。换句话说，当缺少压痕(dimple)工艺的引线框架(岛没有朝内引线形成表面向下偏移的引线框架)用在封装中时，由于岛2和内引线5之间没有高度差，内引线5和散热板7之间会发生接触。
通常用在这种结构中的引线框架进行压痕处理，即使岛2和散热板7接触地放置也可以确保内引线5和散热板7之间的高度差等于压痕量。
然而，引线框架的压痕量通常在150～200μm的数量级，意味着在内引线5和散热板7之间可以确保仅有150～200μm的缝隙，当形成树脂模制部分8的树脂流动引起散热板7偏移(浮动)时，内引线5和散热板7之间会发生短路。
至于第四个问题，由树脂模制部分8暴露的散热板7的支脚15端部的大的表面导致封装的防潮降低。该问题部分是由于散热板7的支脚15的端部形状形成得与散热板7的安装表面平行。
发明内容
本发明的一个目的是提供一种能降低封装热阻的半导体封装。
本发明的另一目的是提供一种在回流工艺期间能防止封装发生开裂的半导体封装。
本发明的再一目的是提供一种能防止内引线和散热板之间发生短路的半导体封装。
本发明的又一目的是提供一种提高防潮的半导体封装。
根据本发明，提供了一种半导体封装，包括：半导体元件安装部分，其上安装有半导体元件；内引线，围绕所述半导体元件的周边设置，并电连接到所述半导体元件表面上的电极；散热板，设置有支脚，所述散热板的突点与所述半导体元件安装部分重叠；树脂模制部分，用于密封所述半导体元件安装部分、所述内引线和所述散热板，所述散热板的支脚的下表面暴露到所述树脂模制部分的下表面；外引线，与所述内引线连续并延伸到所述树脂模制部分的外部；以及粘接层，插在所述散热板和所述半导体元件安装部分之间；和在与所述半导体元件安装部分重叠的所述散热板的第一区域内，还包括支撑所述半导体元件安装部分的突点和允许树脂通过以形成所述树脂模制部分的狭缝；其中所述粘接层包括形成所述树脂模制部分的树脂。
在上述半导体封装中，在所述散热板与所述半导体元件安装部分重叠的第一区域之外的散热板第二区域，形成相对于所述第一区域向下偏移的平坦部分以位于更靠近所述树脂模制部分的所述下表面的位置，使得所述第一区域和所述第二区域与所述内引线分开至少预定的距离。优选地，其中暴露到所述树脂模制部分下表面的所述散热板的支脚部分，形成所述支脚的端部被做成尖端的部分并且与所述树脂模制部分的所述下表面不共面。
在根据本发明的半导体封装中，散热板和树脂模制部分内的半导体元件安装部分通过例如形成树脂模制部分的树脂、热塑性树脂、热固性树脂或低熔点金属粘接在一起。
由于散热板和半导体元件安装部分之间不存在空隙，由此两个部件之间的热导率优良，封装的热阻可以降低。
在本发明的半导体封装中，与半导体元件安装部分重叠的区域之外的散热板区域优选地是与内引线偏移的平坦部分。该结构可以防止内引线和散热板之间发生短路。
此外，在本发明的半导体封装中，以锐角形成散热板的支脚端部，相对于散热板的安装表面，支脚端部的角度优选0℃以上。采用这种结构，在封装表面暴露的部分散热板变为点，暴露的表面极小由此提高了封装的防潮。
根据本发明的半导体封装的制造方法基本上包括：将散热板放置在上和下模的下模模腔内的步骤；将已完成键合工艺的引线框架放在散热板上以使半导体元件安装部分位于散热板上的步骤；关闭上模和下模以使引线框架封闭的步骤；用树脂填充由上模和下模形成的模腔的步骤。
当使用该制造工艺制备其中散热板和半导体元件安装部分由形成树脂模制部分的树脂粘接的半导体封装时，散热板优选包括支撑半导体元件安装部分的突点和穿透至少在与半导体元件安装部分重叠的散热板的区域内形成树脂模制部分的树脂的狭缝。当具有这些突点和狭缝的散热板以这种方式使用时，半导体元件安装部分由突点支撑，当引线框架安装在散热板上时，散热板和半导体元件安装部分之间提供有空间。由此，在填充形成树脂模制部分的树脂的步骤中，即使当散热板或半导体元件安装部分内翘曲时，可以用树脂通过散热板内的狭缝填充散热板和半导体元件安装部分之间的空间。
当制备其中散热板和半导体元件安装部分通过热塑性树脂、热固性树脂或低熔点金属粘接在一起的半导体封装时，优选预先将热塑性树脂、热固性树脂或低熔点金属涂敷在或施加到至少与半导体元件安装部分重叠的散热板的区域。通过使用该方法，由将散热板放置到下模的模腔内的步骤中金属模的加热使热塑性树脂、热固性树脂或低熔点金属改变状态。之后将引线框架放置在散热板上，借助热塑性树脂、热固性树脂或低熔点金属粘接散热板和半导体元件安装部分。最后，在注入树脂形成树脂模制部分的步骤中，散热板和半导体元件安装部分之间的粘附变强，因为该树脂对散热板和半导体元件安装部分施加了压力。
由于以上介绍的特征，树脂硬化后，半导体元件安装部分和散热板之间没有空隙，封装完成后，散热板和半导体元件安装部分之间的热导性变得优良。此外，由于在完成的封装中半导体元件安装部分和散热板之间没有空隙，所以不会发生回流期间热应力引起的封装开裂(爆米花效应)。
在以上介绍的半导体封装方法的每种改型中，在将散热板制备成偏移内引线部分从而与内引线分离的平坦部分的步骤中，优选预先处理超出与半导体元件安装部分重叠的区域的那部分散热板。该制造方法可以维持内引线和散热板之间充分的空间，由此降低了由于树脂制模期间树脂流动引起的内引线和散热板之间发生的短路。
此外，优选在通过弄尖金属板上的突舌端部并弯曲突舌的基体以制备散热板的步骤中形成用于将散热板放置在下模模腔的下表面上的散热板的支脚。
使用该制造方法，在完成的封装中暴露到树脂模制部分的反面的散热板的暴露部分可以减少到点，暴露面积显著减少，由此提高了封装的防潮型。
从下面参考示出了本发明例子的附图的说明，本发明的以上和其它目的、特征和优点将很显然。
附图说明
图1A为根据现有技术低热阻半导体封装结构的透视平面图，图1B为相同半导体封装的垂直剖面图；
图2A为图1A和1B示出的散热板的上表面图，图2B为散热板的垂直剖面图；
图3A～3D为图1A和1B示出的半导体封装的树脂制模工艺图；
图4A为根据本发明第一实施例的半导体封装的透视平面图，图4B为半导体封装的垂直剖面图；
图5A为图4A和4B示出的散热板的上表面图，图5B为散热板的垂直剖面图；
图6A～6D为图4A和4B示出的半导体封装的树脂制模工艺；
图7A为根据本发明第二实施例的半导体封装的透视平面图，图7B为半导体封装的垂直剖面图；
图8A为图7A和7B示出的散热板的上表面图，图8B为散热板的垂直剖面图；
图9A～9D为图7A和7B示出的半导体封装的树脂制模工艺；
图10A为根据本发明第三实施例的半导体封装的透视平面图，图10B为半导体封装的垂直剖面图；
图11A为图10A和10B示出的散热板的上表面图，图11B为散热板的垂直剖面图；
图12A～12D为图10A和10B示出的半导体封装的树脂制模工艺；
图13A为根据本发明第四实施例的半导体封装的透视平面图，图13B为半导体封装的垂直剖面图；
图14A为图13A和13B示出的散热板的上表面图，图14B为散热板的垂直剖面图；
图15A～15D为图13A和13B示出的半导体封装的树脂制模工艺；
图16A为根据本发明第五实施例的半导体封装的透视平面图，图16B为半导体封装的垂直剖面图；
图17A为图16A和16B示出的散热板的上表面图，图17B为散热板的垂直剖面图；
图18A～18D为图16A和16B示出的半导体封装的树脂制模工艺；
图19A为根据本发明第六实施例的半导体封装结构的垂直剖面图，图19B为半导体封装下表面的平面图；
图20A为根据本发明第一实施例的半导体封装结构的垂直剖面图，图20B为半导体封装下表面的平面图；
图21A为图19A和19B示出的散热板的上表面图，图21B为散热板的垂直剖面图；
图22A～22D为图19A和19B示出的半导体封装的树脂制模工艺。
具体实施方式
第一实施例
参考4A和4B，和现有技术中的一样，该实施例的半导体封装具有引线框架单元27层置在散热板7上的结构。然而，在该实施例中，岛2由形成在散热板7上的突点18支撑。通过突点18在岛2和散热板7之间形成缝隙，使用形成树脂模制部分8的树脂填充该缝隙，将岛2和散热板7粘接在一起。此外，引线框架单元27的结构、将半导体元件1固定到岛2的方法、以及将半导体元件1上的电极连接到内引线5的方法都与现有技术相同。
通过弯曲提供在0.1～0.2mm厚的圆形或方形薄板上由铜合金或42合金(Cu-42％Zn)组成的突舌形成散热板7的支脚15，如图5A和5B所示。处理支脚15的端部以便平行于散热板7的安装表面。树脂制模后，支脚15端部的反面暴露到封装的下表面上树脂模制部分8的表面上，如图4B所示。
此外，约0.1～0.2mm宽的树脂流动狭缝16提供在至少岛2和散热板7重叠的区域(图5A中的虚线表示)。最后，通过弯曲狭缝16之间约0.2～0.5mm宽的框架(frame)17形成约0.1～0.3mm高的突点18。
接下来参考图6A～6D进行介绍，图6A～6D是关于该实施例的半导体封装的制造方法。
操作者预先制备如上所述处理的散热板7和已完成键合工艺的引线框架24。如图6A所示，然后操作者将散热板7放入到已加热到预定温度(例如160～190℃)的上和下模的下模11的模腔13内。此时，通过模腔13的内壁13a控制散热板7的位置，使散热板7不能在模腔13的下表面上移动。此时，散热板7的支脚15的端部和模腔13的内壁13a之间的间隙优选在0.2～0.5mm的数量级。散热板7定位后，将树脂块14放进到加料室25内。
接下来操作者将引线框架24放置在下模11上，如图6B所示。此时，提供在散热板7上的突点18与岛2接触，在散热板7和岛2之间形成数量级为0.1～0.3mm的缝隙。
然后操作者如图6C所示将下模11升高，并通过关闭下模11和上模10包封引线框架24。关闭模后，将模的关闭状态维持预定的时间(例如，3～8秒)，以通过下模11的加热使树脂块14变软。
通过加热下模11使树脂块14变软后，块压力柱塞(未显示在图中)升高将变软的树脂压入模腔12和13形成树脂模制部分8，如图6D所示。此时，变软的树脂穿过形成在散热板7内的流通树脂的狭缝16，并填充散热板7和岛2之间由突点18形成的缝隙。
之后维持模的关闭状态直到树脂变硬(约50～90秒)。树脂变硬后，下模11下降，脱模销(图中未显示)伸出将树脂密封的引线框架24从模中移出。
如上所述，通过将分别构成的引线框架单元27和散热板7同时树脂密封为一个封装体构成本实施例的半导体封装。形成树脂模制部分8的树脂流过散热板7的狭缝16进入由突点18形成的散热板7和岛2之间的缝隙，并填充缝隙，由此将散热板7和岛2粘接在一起。
表1和2示出了现有技术和本实施例的封装的热阻值和发生封装开裂比例的差异。从表中可以看出，该实施例减少了封装的热阻，并防止了在回流工艺期间发生封装开裂(爆米花效应)。
                      表1
  现有技术     本发明
  热阻(208p的28mm□QFP)  29.6(℃/W)  22.6(℃/W)
                         表2
    现有技术     本发明
发生封装开裂的比例(回流后)  7/100(7.0％)  0/100(0.0％)
第二实施例
参考7A和7B，和现有技术中的一样，该实施例的半导体封装具有引线框架单元27层置在散热板7上的结构。然而，在该实施例中，通过对散热板7涂敷或施加热塑性树脂19粘接岛2和散热板7。除此以外，引线框架单元27的结构、将半导体元件1固定到岛2的方法、以及将半导体元件1上的电极连接到内引线5的方法都与现有技术相同。
如图8A和8B所示，通过弯曲提供在0.1～0.2mm厚的圆形或方形薄板上由铜合金或42合金(Cu-42％Zn)组成的突舌形成散热板7的支脚15。处理支脚15的端部以便平行于散热板7的安装表面。
至少在岛2和散热板7重叠的区域(由图8A中的虚线代表)涂敷0.05～0.2mm厚由聚酰亚胺树脂组成的热塑性树脂19。此外，0.07～0.2mm厚的三层胶带，其中由聚酰亚胺树脂组成的热塑性树脂涂敷在0.05～0.1mm厚由非热塑性聚酰亚胺组成的底膜的两面上，按预定尺寸剪切并施加到以上介绍的区域。本发明中使用的热塑性树脂的软化温度必须低于形成树脂模制部分8的模温度。例如，如果模温度为160～190℃，热塑性树脂的软化温度优选150～160℃。
下面参考图9A～9D进行介绍，图9A～9D是关于本实施例的半导体封装的制造方法。
操作者预先制备如上所述处理的散热板7和已完成键合工艺的引线框架24。如图9A所示，然后操作者将散热板7放入到已加热到预定温度(例如160～190℃)的上和下模的下模11的模腔13内。此时，通过模腔13的内壁13a控制散热板7的位置，使散热板7不能在模腔13的下表面上移动。此时，散热板7支脚15的端部和模腔13的内壁13a之间的间隙优选在0.2～0.5mm的数量级。散热板7定位后将树脂块14放进到加料室25内。
接下来操作者将引线框架24放置在下模11上，如图9B所示。此时，由于热塑性树脂19涂敷在或施加到散热板7与岛2接触时下模11的加热软化热塑性树脂19，从而将岛2和散热板7粘接在一起。
然后操作者如图9C所示将下模11升高，并通过关闭下模11和上模10封闭引线框架24。关闭模后，将模的关闭状态维持预定的时间(例如，3～8秒)，通过下模11的加热使树脂块14变软。
通过加热下模11使树脂块14变软后，块压力柱塞(未显示在图中)升高将变软的树脂压入模腔12和13形成树脂模制部分8，如图9D所示。此时，变软的树脂流动时对岛2和散热板7施加压力，由此增强了岛2和散热板7之间的粘接。
之后维持模的关闭状态直到树脂变硬(约50～90秒)。树脂变硬后，下模11下降，脱模销(图中未显示)伸出将树脂密封的引线框架24从模中移出。
如上所述，通过将分别构成的引线框架单元27和散热板7同时树脂密封为一个封装体构成本实施例的半导体封装。通过已涂敷在或施加到散热板7上的热塑性树脂19将散热板7和岛2粘接在一起。
第三实施例
参考10A和10B，和现有技术中的一样，该实施例的半导体封装具有引线框架单元27层置在散热板7上的结构。然而，在该实施例中，通过将热固性树脂20涂敷在或施加到散热板7来粘接岛2和散热板7。换句话说，该实施例中将第二实施例中使用的热塑性树脂19用热固性树脂20代替。
此外，引线框架单元27的结构、将半导体元件1固定到岛2的方法、以及将半导体元件1上的电极连接到内引线5的方法与现有技术相同。
如图11A和11B所示，通过弯曲提供在0.1～0.2mm厚的圆形或方形薄板上由铜合金或42合金(Cu-42％Zn)组成的突舌形成散热板7的支脚15。处理支脚15的端部以便平行于散热板7的安装表面。
至少在岛2和散热板7重叠的区域(由图11A中的虚线代表)涂敷0.05～0.2mm厚由NBR和酚组成的热固性树脂20。此外，0.07～0.2mm厚的三层胶带，其中由NBR和酚组成的热塑性树脂涂敷在0.05～0.1mm厚由非热塑性聚酰亚胺组成的底膜的两面上，按预定尺寸剪切并施加到以上介绍的区域。本发明中使用的热固性树脂的反应温度低于形成树脂模制部分8的模温度。例如，如果模温度为160～190℃，热固性树脂的反应温度优选150～160℃。
下面参考图12A～12D进行介绍，图12A～12D是关于本实施例的半导体封装的制造方法。
操作者预先制备如上所述处理的散热板7和已完成键合工艺的引线框架24。如图12A所示，然后操作者将散热板7放入到已加热到预定温度(例如160～190℃)的上和下模的下模11的模腔13内。此时，通过模腔13的内壁13a控制散热板7的位置，使散热板7不能在模腔13的下表面上移动。此时，散热板7支脚15的端部和模腔13的内壁13a之间的间隙优选在0.2～0.5mm的数量级。散热板7定位后将树脂块14放进到加料室25内。
接下来操作者将引线框架24放置在下模11上，如图12B所示。此时，由于热固性树脂20涂敷在或施加到散热板7与岛2接触时下模11的加热，热固性树脂20开始固化，将岛2和散热板7粘接在一起。
然后操作者如图12C所示将下模11升高，并通过关闭下模11和上模10封闭引线框架24。关闭模后，将模的关闭状态维持预定的时间(例如，3～8秒)，通过下模11的加热使树脂块14变软。此时进行热固性树脂20的反应并产生脱气，但通过模腔内部的抽真空可以消除热固性树脂20固化期间产生的脱气。
通过加热下模11使树脂块14变软后，块压力柱塞(未显示在图中)升高将变软的树脂压入模腔12和13形成树脂模制部分8，如图12D所示。此时，变软的树脂流动时，对岛2和散热板7施加压力，由此增强了岛2和散热板7之间的粘接。
之后维持模的关闭状态直到树脂变硬(约50～90秒)。树脂变硬后，下模11下降，脱模销(图中未显示)伸出将树脂密封的引线框架24从模中移出。
如上所述，通过将分别构成的引线框架单元27和散热板7同时树脂密封为一个封装体构成本实施例的半导体封装。通过已涂敷在或施加到散热板7上的热固性树脂20将散热板7和岛2粘接在一起。
第四实施例
参考13A和13B，和现有技术中的一样，该实施例的半导体封装具有引线框架单元27层置在散热板7上的结构。然而，在该实施例中，通过将低熔点金属21涂敷在或电镀到散热板7而将岛2和散热板7焊接在一起。换句话说，该实施例中将第二实施例中使用的热塑性树脂19用低熔点金属21代替。此外，引线框架单元27的结构、将半导体元件1固定到岛2的方法、以及将半导体元件1上的电极连接到内引线5的方法都与现有技术相同。
如图14A和14B所示，通过弯曲提供在0.1～0.2mm厚的圆形或方形薄板上并由铜合金或42合金(Cu-42％Zn)组成的突舌形成散热板7的支脚15。处理支脚15的端部以便平行于散热板7的安装表面。
至少在岛2和散热板7重叠的区域(由图14A中的虚线代表)涂敷或电镀0.05～0.2mm厚由锡和铋组成的低熔点金属21。至于涂敷低熔点金属21的方法，可以使用焊膏法，或采用将低熔点金属的薄膜切到预定尺寸、放置在以上介绍的区域然后通过加热熔化的方法。本发明中使用的低熔点金属的熔点低于形成树脂模制部分8的模温度。例如，如果模温度为160～190℃，低熔点金属的熔点优选150～160℃。
下面参考图15A～151进行介绍，图15A～15D是关于本实施例的半导体封装的制造方法。
操作者预先制备如上所述处理的散热板7和已完成键合工艺的引线框架24。如图15A所示，然后操作者将散热板7放入到已加热到预定温度(例如160～190℃)的上和下模的下模11的模腔13内。此时，通过模腔13的内壁13a控制散热板7的位置，使散热板7不能在模腔13的下表面上移动。此时，散热板7支脚15的端部和模腔13的内壁13a之间的间隙优选在0.2～0.5mm的数量级。散热板7定位后将树脂块14放进到加料室25内。
接下来操作者将引线框架24放置在下模11上，如图15B所示。此时，由于低熔点金属21涂敷在或电镀到散热板7与岛2接触时，下模11的加热使低熔点金属21开始熔化将岛2和散热板7粘接在一起。
然后操作者如图15C所示将下模11升高，并通过关闭下模11和上模10封闭引线框架24。关闭模后，将模的关闭状态维持预定的时间(例如，3～8秒)，通过下模11的加热使树脂块14变软。
通过加热下模11使树脂块14变软后，块压力柱塞(未显示在图中)升高将变软的树脂压入模腔12和13形成树脂模制部分8，如图12D所示。
之后维持模的关闭状态直到树脂变硬(约50～90秒)。树脂变硬后，下模11下降，脱模销(图中未显示)伸出将树脂密封的引线框架24从模中移出。
如上所述，通过将分别构成的引线框架单元27和散热板7同时树脂密封为一个封装体构成本实施例的半导体封装。通过已涂敷在或电镀到散热板7上的低熔点金属21将散热板7和岛2焊接在一起。
第五实施例
参考16A和16B，和现有技术中的一样，该实施例的半导体封装具有引线框架单元27层置在散热板7上的结构。然而，在该实施例中，岛2由形成在散热板7上的突点18支撑。由此突点18在岛2和散热板7之间形成缝隙，使用形成树脂模制部分8的树脂填充该空隙，将岛2和散热板7粘接在一起。此外，至少岛2和散热板7重叠的散热板7的区域之外的区域为与内引线形成表面偏移的下偏移部分22。除此以外，引线框架单元27的结构、将半导体元件1固定到岛2的方法、以及将半导体元件1上的电极连接到内引线5的方法都与现有技术相同。
通过弯曲提供在0.1～0.2mm厚的圆形或方形薄板上并由铜合金或42合金(Cu-42％Zn)组成的突舌形成散热板7的支脚15。处理支脚15的端部以便平行于散热板7的安装表面。树脂制模后支脚15端部的下表面暴露到封装的下表面上树脂模制部分8的反面上，如图16B所示。
此外，用于树脂流动的狭缝16提供在至少与散热板7重叠的区域(图17A中的虚线表示)。并且，通过弯曲狭缝16之间的框架17形成突点18。由于超出至少岛2和散热板7重叠的区域的区域通过按压工艺制成向下偏移的部分22，所以散热板7和内引线5之间维持充分的空间。此时向下偏移的量随散热板的压痕量变化，但优选设置为例如0～0.5mm，内引线5和散热板7之间的间距优选设置为约0.5mm。
接下来参考图18A～18D进行介绍，图18A～18D是关于该实施例的半导体封装的制造方法。由于制造流程与第一实施例相同，在这里简化了说明。
首先，如图18A所示，操作者将散热板7放入到已加热到预定温度的上和下模的下模11的模腔13内。然后将树脂块14放进到加料室25内。
接下来操作者将已施加键合线3的引线框架24放置在下模11上，如图18B所示。此时，散热板7上的突点18与岛2接触，形成散热板7和岛2之间的缝隙。
然后操作者如图18C所示关闭下模11和上模10以便包封引线框架24。关闭后，将模的关闭状态维持预定的时间间隔。
通过加热下模11使树脂块14变软后，通过柱塞(未显示在图中)将变软的树脂压入模腔12和13形成树脂模制部分8，如图18D所示。此时，变软的树脂穿过形成在散热板7内的流通树脂的狭缝16，并填充散热板7和岛2之间由突点18形成的缝隙。
之后维持模的关闭状态直到树脂完全固化。树脂固化后，下模11下降，脱模销(未显示)伸出将树脂密封的引线框架24从模中移出。
如上所述，通过将分别构成的引线框架单元27和散热板7同时树脂密封为一个封装体构成本实施例的半导体封装。形成树脂模制部分8的树脂流过散热板7的狭缝16进入由突点18形成的散热板7和岛2之间的缝隙，并填充缝隙，由此将散热板7和岛2粘接在一起。此外，超出至少散热板7和岛2重叠区域的散热板7的区域制成偏移内引线形成表面的向下偏移的部分22，由此在散热板7和内引线5之间维持充分的空间。
表3示出了现有技术和本实施例的半导体封装之间发生封装开裂比例的差异。从表中可以看出，形成树脂模制部分8后，可以防止短路的发生。
                            表3
    现有技术   本发明
树脂制模后内引线和散热板之间的距离     38(μm)(平均值)   286(μm)(平均值)
树脂制模后内引线和散热板之间发生短路的比例     3/100(3％)   0/100(0％)
虽然在本实施例的半导体封装中采用了第一实施例的方法将散热板7和岛2粘接在一起，但本发明并不局限于该方法，根据本实施例，第一到第四实施例中介绍的将散热板7和岛2粘接在一起的任何方法都可以适用于包括向下偏移部分22的封装中。因此，如果使用例如第二实施例的方法，可以提供封装的改型，其中向下偏移部分形成在封装的散热板7内，如图7A和7B所示。
第六实施例
参考19A和19B，和现有技术中的一样，该实施例的半导体封装具有引线框架单元27层置在散热板7上的结构。然而，在该实施例中，岛2由形成在散热板7上的突点18支撑。由此突点18在岛2和散热板7之间形成空隙，使用形成树脂模制部分8的树脂填充该空隙将岛2和散热板7粘接在一起。此外，散热板7的支脚23的端部形成锐角，由散热板7的安装表面(封装反面的相同表面)和散热板7的支脚23的端部形成的角度(图21B中的θ)大于0℃。除此以外，引线框架单元27的结构、将半导体元件1固定到岛2的方法、以及将半导体元件1上的电极连接到内引线5的方法都与现有技术相同。
如图21A和21B所示，通过弄尖提供在0.1～0.2mm厚的圆形或方形薄板上由铜合金或42合金(Cu-42％Zn)组成的突舌的端部，然后弯曲突舌形成散热板7的支脚23。树脂制模后，支脚23的端部的点部分暴露在封装的下表面上树脂模制部分8的表面上，如图19B所示。此时，散热板7的支脚23的端部形成锐角，由散热板7的安装表面和散热板7的支脚23端部形成的角度(图21B中的θ)大于0℃。因此，支脚23端部的暴露部分为点，因此暴露的表面面积极小。对散热板7的支脚23端部的锐角没有特别的限制，只要小于角度90℃，但优选角度为60℃的数量级。相对于安装表面对散热板7的支脚23端部的角度θ没有特别的限制，只要大于0℃和小于或等于90℃，但优选45℃的角度。
与之相对比，在第一实施例中，散热板7的支脚15接触散热板7的安装表面为平坦的表面，如图20A和20B所示，因此散热板7的支脚15的暴露表面相当大。
接下来参考图22A～22D进行介绍，图22A～22D是关于该实施例的半导体封装的制造方法。由于制造流程与第一实施例相同，在这里简化了说明。
首先如图22A所示，操作者将散热板7放入到已加热到预定温度的上和下模的下模11的模腔13内。然后将树脂块14放进到加料室25内。
接下来操作者将已施加键合线3的引线框架24放置在下模11上，如图22B所示。此时，散热板7上的突点18与岛2接触形成散热板7和岛2之间的缝隙。
然后操作者如图22C所示关闭下模11和上模10以便包封引线框架24。关闭后，将模的关闭状态维持预定的时间间隔。
通过加热下模11使树脂块14变软后，通过柱塞(未显示在图中)将变软的树脂压入模腔12和13形成树脂模制部分8，如图22D所示。此时，变软的树脂穿过形成在散热板7内的流通树脂的狭缝16，并填充散热板7和岛2之间由突点18形成的缝隙。
之后维持模的关闭状态直到树脂完全固化。树脂固化后，下模11下降，脱模销(未显示)伸出将树脂密封的引线框架24从模中移出。
如上所述，通过将分别构成的引线框架单元27和散热板7同时树脂密封为一个封装体构成本实施例的半导体封装。
此外，散热板7的支脚23的端部形成锐角，由散热板7的安装表面(封装反面的相同表面)和散热板7的支脚23的端部形成的角度(图21B中的θ)大于0℃。
表4示出了现有技术和本实施例的半导体封装中树脂从散热板的支脚部分剥离比例的差异。从表中可以看出，本发明可以防止回流工艺后树脂的剥离，由此提高了封装的防潮性。
                             表4
    现有技术     本发明
散热板的支脚的暴露端部的表面积(每个支脚的表面)     约6.0mm2   小于0.2mm2
树脂制模后内引线和散热板之间发生短路的比例     58/100(58.0％)   2/100(2.0％)
此外，第五实施例中介绍的向下偏移的部分可以形成在本实施例的散热板7上。
虽然在本实施例的半导体封装中采用了第一实施例的方法将散热板7和岛2粘接在一起，但本发明并不局限于该方法，第一到第四实施例中介绍的将散热板7和岛2粘接在一起的任何方法都可以适用在根据本实施例包括向下偏移部分22的封装中。因此，如果例如使用第二实施例的方法，可以提供封装的改型，其中仅有散热板7的支脚端部的点部分轻微地暴露在如图7A和7B所示的封装内封装的下表面上。
虽然使用了具体的术语介绍了本发明的优选实施例，但这些说明仅为说明性目的，应该明白可以做出不脱离下面权利要求书的精神或范围的修改和变形。

Claims (5)

1.一种半导体封装，包括：
半导体元件安装部分，其上安装有半导体元件；
内引线，围绕所述半导体元件的周边设置，并电连接到所述半导体元件表面上的电极；
散热板，设置有支脚，所述散热板的突点与所述半导体元件安装部分重叠；
树脂模制部分，用于密封所述半导体元件安装部分、所述内引线和所述散热板，所述散热板的支脚的下表面暴露到所述树脂模制部分的下表面；
外引线，与所述内引线连续并延伸到所述树脂模制部分的外部；以及
粘接层，插在所述散热板和所述半导体元件安装部分之间；和
在与所述半导体元件安装部分重叠的所述散热板的第一区域内，还包括支撑所述半导体元件安装部分的突点和允许树脂通过以形成所述树脂模制部分的狭缝；
其中所述粘接层包括形成所述树脂模制部分的树脂。
2.根据权利要求1的半导体封装，其中在所述散热板与所述半导体元件安装部分重叠的第一区域之外的散热板第二区域，形成相对于所述第一区域向下偏移的平坦部分以位于更靠近所述树脂模制部分的所述下表面的位置，使得所述第一区域和所述第二区域与所述内引线分开至少预定的距离。
3.根据权利要求2的半导体封装，其中暴露到所述树脂模制部分下表面的所述散热板的支脚部分形成所述支脚的端部被做成尖端的部分并且与所述树脂模制部分的所述下表面不共面。
4.根据权利要求1的半导体封装，其中所述散热板的第一区域是一个连续的板，所述狭缝以彼此平行的方式布置。
5.根据权利要求1的半导体封装，其中所述突点是三角形的锯齿状，每个所述锯齿的顶部与所述半导体元件安装部分的下表面接触。
CNB981209041A 1997-10-08 1998-10-08 散热板引入树脂模制的半导体封装及其制造方法 Expired - Fee Related CN1146991C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP09275824A JP3123482B2 (ja) 1997-10-08 1997-10-08 低熱抵抗型半導体パッケージ、および低熱抵抗型半導体パッケージの製造方法
JP275824/1997 1997-10-08
JP275824/97 1997-10-08

Publications (2)

Publication Number Publication Date
CN1213854A CN1213854A (zh) 1999-04-14
CN1146991C true CN1146991C (zh) 2004-04-21

Family

ID=17560944

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB981209041A Expired - Fee Related CN1146991C (zh) 1997-10-08 1998-10-08 散热板引入树脂模制的半导体封装及其制造方法

Country Status (5)

Country Link
US (1) US6255742B1 (zh)
JP (1) JP3123482B2 (zh)
KR (1) KR100304754B1 (zh)
CN (1) CN1146991C (zh)
TW (1) TW396463B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4366700B2 (ja) * 1998-10-05 2009-11-18 富士電機デバイステクノロジー株式会社 半導体素子のパッケージの製造方法
US6753922B1 (en) * 1998-10-13 2004-06-22 Intel Corporation Image sensor mounted by mass reflow
KR100350046B1 (ko) * 1999-04-14 2002-08-24 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 방열판이 부착된 반도체패키지
US6396143B1 (en) * 1999-04-30 2002-05-28 Mitsubishi Gas Chemical Company, Inc. Ball grid array type printed wiring board having exellent heat diffusibility and printed wiring board
JP2000349221A (ja) * 1999-06-02 2000-12-15 Sharp Corp リードフレームおよびそれを用いた半導体デバイス
US7038310B1 (en) * 1999-06-09 2006-05-02 Matsushita Electric Industrial Co., Ltd. Power module with improved heat dissipation
JP3793413B2 (ja) * 2000-11-21 2006-07-05 シャープ株式会社 半導体レーザ装置の製造方法
TW488042B (en) * 2000-11-30 2002-05-21 Siliconware Precision Industries Co Ltd Quad flat non-leaded package and its leadframe
KR100392061B1 (ko) * 2001-09-14 2003-07-22 주동욱 드랍-인 방법으로 패키징하는 피비쥐에이에서 전기적안정성을 확보하는 방법
JP2003204027A (ja) * 2002-01-09 2003-07-18 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法
US7520325B2 (en) * 2006-02-27 2009-04-21 Geosierra Llc Enhanced hydrocarbon recovery by in situ combustion of oil sand formations
TW200812023A (en) * 2006-08-22 2008-03-01 Advanced Semiconductor Eng Heat slug for package structure
JP5067151B2 (ja) * 2007-12-19 2012-11-07 株式会社デンソー モールドパッケージの製造方法
TW200950045A (en) * 2008-05-30 2009-12-01 Powertech Technology Inc Lead frame package structure and manufacturing method thereof
JP2010135723A (ja) * 2008-10-29 2010-06-17 Panasonic Corp 半導体装置
CN102686996A (zh) * 2009-11-24 2012-09-19 住友电木株式会社 流动特性测定用金属模具、流动特性测定方法、半导体封装用树脂组合物及半导体装置的制造方法
JP6065625B2 (ja) * 2013-02-08 2017-01-25 トヨタ自動車株式会社 半導体装置の製造方法
CN112216658A (zh) * 2019-07-10 2021-01-12 恩智浦美国有限公司 具有适应各种管芯尺寸的引线框架的半导体器件

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5658867A (en) 1979-10-18 1981-05-22 Toho Seiki Kk Apparatus for preventing powder from being scattered
JPH0732216B2 (ja) 1988-12-16 1995-04-10 三菱電機株式会社 半導体装置
JP2883155B2 (ja) 1990-04-18 1999-04-19 株式会社ブリヂストン 導電性細条リールの残量検出装置
US5449930A (en) 1990-08-01 1995-09-12 Zhou; Guo-Gang High power, compound semiconductor device and fabrication process
JPH0563113A (ja) 1991-09-04 1993-03-12 Sony Corp 樹脂封止型半導体装置
JPH05198701A (ja) 1992-01-22 1993-08-06 Mitsubishi Electric Corp 半導体装置用パッケージ
JPH05267503A (ja) 1992-03-17 1993-10-15 Yamaha Corp 半導体装置
JPH06151657A (ja) 1992-11-06 1994-05-31 Sanken Electric Co Ltd 半導体装置及びその製造方法
US5371404A (en) * 1993-02-04 1994-12-06 Motorola, Inc. Thermally conductive integrated circuit package with radio frequency shielding
KR0128164B1 (ko) 1994-06-21 1998-04-02 황인길 반도체 패키지용 범용 히트스프레더
US5650663A (en) * 1995-07-03 1997-07-22 Olin Corporation Electronic package with improved thermal properties
US5905299A (en) * 1996-01-05 1999-05-18 Texas Instruments, Inc. Thermally enhanced thin quad flatpack package
US5872395A (en) * 1996-09-16 1999-02-16 International Packaging And Assembly Corporation Bent tip method for preventing vertical motion of heat spreaders during injection molding of IC packages

Also Published As

Publication number Publication date
KR100304754B1 (ko) 2002-03-08
US6255742B1 (en) 2001-07-03
JP3123482B2 (ja) 2001-01-09
JPH11121654A (ja) 1999-04-30
CN1213854A (zh) 1999-04-14
KR19990036925A (ko) 1999-05-25
TW396463B (en) 2000-07-01

Similar Documents

Publication Publication Date Title
CN1146991C (zh) 散热板引入树脂模制的半导体封装及其制造方法
CN1122304C (zh) 树脂封装型半导体装置的制造方法
CN1076872C (zh) 载片及其制造方法和安装方法
CN1132236C (zh) 半导体器件及其制造方法
CN1230882C (zh) 一种半导体器件的制造方法和一种半导体器件
CN1291467C (zh) 电子器件的制造方法
CN1207585A (zh) 半导体装置及半导体装置的引线框架
CN1753177A (zh) 功率半导体模块及其制造方法
CN1674268A (zh) 半导体器件
CN1512574A (zh) 半导体器件及其制造方法
CN1516252A (zh) 制造半导体集成电路器件的方法
CN1638111A (zh) 半导体元件的制造方法
CN1156910C (zh) 引线框、使用该引线框的半导体器件及其制造方法
CN1873970A (zh) 电子器件及其制造方法
CN1529544A (zh) 倒装芯片连接用电路板及其制造方法
CN1275246A (zh) 半导体装置及其制造方法、电路基板和电子装置
CN1381886A (zh) 半导体器件和封装及其制造方法
CN1716578A (zh) 半导体装置及其制造方法
CN1160781C (zh) 分立半导体器件及其制造方法
CN1638105A (zh) 半导体器件
CN1835222A (zh) 半导体器件及其制造方法
CN1925141A (zh) 晶片封装结构
CN1536658A (zh) 半导体器件及其制造方法
CN1638122A (zh) 制造半导体器件的方法
CN1395309A (zh) 混合集成电路装置及其制造方法

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030410

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20030410

Address after: Kawasaki, Kanagawa, Japan

Applicant after: NEC Corp.

Address before: Tokyo, Japan

Applicant before: NEC Corp.

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1041669

Country of ref document: HK

C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee