TW396463B - Semiconductor package incorporating heat dispersion plate inside resin molding and fabrication method for the same - Google Patents

Semiconductor package incorporating heat dispersion plate inside resin molding and fabrication method for the same Download PDF

Info

Publication number
TW396463B
TW396463B TW087115875A TW87115875A TW396463B TW 396463 B TW396463 B TW 396463B TW 087115875 A TW087115875 A TW 087115875A TW 87115875 A TW87115875 A TW 87115875A TW 396463 B TW396463 B TW 396463B
Authority
TW
Taiwan
Prior art keywords
heat sink
semiconductor
resin
area
semiconductor element
Prior art date
Application number
TW087115875A
Other languages
English (en)
Inventor
Takehito Inaba
Original Assignee
Nippon Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co filed Critical Nippon Electric Co
Application granted granted Critical
Publication of TW396463B publication Critical patent/TW396463B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

五、發明說明（1) 發明背景 發明之領域 / 本發明係關於具有低熱阻的半導體封裝，特別是關於 包含設於樹脂模製部内之散熱板的半導體封裝。 相關技術之描述 首先參考圖1 A與1 B說明習知技術中具有低熱阻之半導 體封裝的結構。此類型的半導體封裝具有如引線框部2 7被 铺設在散熱板7上之結構。 引線框部2 7包含：多條外導線6 ，其引出至樹脂模製 部8外；多條内導線5，其從外導線6延伸入樹脂模製部8 ; 一晶粒焊墊2，其為半導體元件1的著裝區；與多條懸吊管 腳4，用於在樹脂模製程序前支持該晶粒焊墊2。 半導體元件1由如銀膏的導電性接合材料（圖中省略） 而固定在晶粒焊墊2上。在半導體元件1上設置多個電焊條 (圖中未顯示），其並以接合電線3連接至内導線5。 此外，藉由折彎圖2 A與2 B所顯示之圓形或方形薄金屬板上 所設置之翼片而形成散熱板7的多個足部1 5。處理足部1 5 的尖端使其與散熱板7的安裝表面平行。如圖1B所示，在 樹脂模製後，足部1 5之尖端的背面露出於封裝之背面上之 樹脂模製部8的表面上。 接著參考圖3A〜3D說明製造前述半導體封裝之方法。 操作員首先準備如上文中所處理的散熱板7，與已完成接 合程序的一引線框2 4。接著如圖3 A所示將散熱板7置於已 加熱至所需溫度的上下鑄模之下鑄模1 1的模穴1 3中。此時
C:\Program Files\Patent\P1217. ptd 第6頁 五、發明說明（2) 藉由模穴1 3的内壁1 3 a控制散熱板7的位置，使得散熱板7 不會在模穴1 3的底面上移動。之後將樹脂料板1 4插入注入 室2 5中。 操作員接著如圖3 B所示放置引線框2 4在下鑄模1 1上， 藉此將晶粒焊墊2放置在散熱板7上。 操作員接著如圖3 C所示提高下鑄模1 1而閉合該鑄模， 使得引線框2 4被下鑄模1 1與上鑄模1 0所夾持。在閉合該鑄 模後，保持該鑄模的閉合狀態一段預定的時間以藉由下鑄 模1 1 .的熱能軟化樹脂料板1 4。 藉由下鑄模1 1的熱能軟化樹脂料板1 4之後，提高一料 板加壓用模衝（圖中未顯示）以將軟化樹脂壓進模穴1 2與1 3 中，並如圖3 D所示形成樹脂模製部8。 接著保持該鑄模的閉合狀' 態直到樹脂固化為止。在樹 脂固化之後，下鑄模1 1落下且一射出針（未顯示）伸出而將 樹脂封裝之引線框2 4從鑄模中移開。 前述之該低熱阻半導體封裝係由各別分開構成之引線 框部2 7與散熱板7同時以樹脂封裝成一構件而形成。然 而，散熱板7與晶粒焊墊2僅僅為機械性接觸，並未使用任 何處理來將兩者以接合材料或填充物相接合。因此即使在 晶粒焊墊2或散熱板7上形成極輕微扭曲也會在晶粒焊墊2 與散熱板了間形成一缝隙，造成樹脂模製後的空隙9 (見圖 1 B)。又，由於晶粒焊墊2與散熱板7間的接觸僅僅是機械 性的，即使晶粒焊墊2或散熱板7絕對沒有扭曲而且兩者完 全平行，仍然無法忽視微小缝隙的發生。
C:\Program Files\Patent\P1217. ptd 第7頁 五、發明說明（3) 前述之該習知半導體封裝具有以下問題： 首先，熱阻值並未明顯降低，此乃由於在樹脂模製之 後散熱板7與晶粒焊墊2間之空隙9的形成對晶粒焊墊2與散 熱板7間之熱傳導性造成不良影響。 第2個問題點在於封裝（也可縮寫為「PKG」）的可靠度 降低。此可靠度降低的發生也是由於如前所述在樹脂模製 之後晶粒焊墊2與散熱板7之間形成的空隙9。當將一封裝 著裝在電路基板上時，這些空隙9内部的空氣由於回流 (ref low)過程中的熱能而膨脹，造成封裝的龜裂（俗稱為 「爆米花效應」）。 第3個問題點在於内導線5的尖端與散熱板7間之接觸 所導致之電性短路的可能性。此種短路是由於將晶粒焊墊 2與散熱板7接觸的構造所造成。換言之，在將未施以凹坑 加工的引線框（即晶粒焊墊不具有朝向内導線形成面的向 下偏移之引線框）應用在此封裝中時，會發生内導線5與散 熱板7間的接觸，此乃由於晶粒焊墊2舆内導線5間並沒有 高度上的差異。 常用於此構造的引線框接受凹部形成程序，藉此即使 晶粒焊墊2與散熱板7相接觸也可確保内導線5與散熱板7間 之高度的差異，此差異等於凹部形成的程度。 然而，引線框凹部形成的程度通常為1 5 0〜2 0 0 m m的量 級，表示在内導線5與散熱板7之間可確保僅1 5 0〜2 0 0 m m的 缝隙，而當形成樹脂模製部8時，由於樹脂的流動所導致 之散熱板7的移動（浮動）結果，會造成内導線5與散熱板7
C:\Program Files\Patent\P1217. ptd 第8頁 五、發明說明（4) 之間的短路。 第4個問題點在於：從樹脂模製部8所露出之散熱板7 之足部1 5之尖端的廣大表面造成該封裝之抗濕性的降低。 此問題部分來自於散熱板7之足部1 5之尖端的形狀，其係 平行於散熱板7之安裝面而形成。 發明概要 本發明的一目的為提供一種半導體封裝可以降低封裝 之熱阻。 本發明的另一目的為提供一種半導體封裝可以避免内 導線與散熱板之間的短路。 本發明的再一目的為提供一種半導體封裝具有改良的 抗濕性。 在依照本發明的半導體封裝中，舉例來說，以形成樹 脂模製部之樹脂、熱可塑性樹脂、熱硬化性樹脂或低融點 金屬來將樹脂模製部内部的散熱板與半導體元件著裝區接 合在一起。 因此兩部件之間的熱傳導性極佳，且可減少該封裝的 熱阻，此乃由於該散熱板與該半導體元件著裝區之間不具 有空隙。 在本發明的半導體封裝中，散熱板與半導體元件著裝 區重疊的區域外的部分最好是從内導線所偏移的一平坦 區。此結構可以避免該内導線與該散熱板之間發生短路。 此外，在依照本發明的一半導體封裝中，將散熱板之足部
C:\Program Files\Patent\P1217. ptd 第 9 頁 五、發明說明（5) 的尖端做成尖角，且該足部的尖端對於該散熱板的安裝面 的角度最好是〇度或更大。以此結構，散熱板露出至該封 裝之表面的部分變尖，且該極小的露出面於是增進該封裝 的抗濕性。 依照本發明之半導體封裝的製造方法，基本上包含以 下步驟··將一散熱板放置在上下鑄模之下鑄模之模穴中的 步驟；將已完成接合程序的一引線框放置在該散熱板上的 步驟，以使半導體元件著裝區疊放在該散熱板上；閉合該 上下鑄模以包圍該引線框的步驟；與以樹·脂填充該上下鑄 模之模穴的步驟。 當使用此製造方法來製造一半導體封裝，其中散熱板 與半導體元件著裝區係以形成樹脂模製部之樹脂所接合 時，該散熱板最好至少在其與該半導體元件著裝區重疊的 區域上包含用於支撐該半導體元件著裝區的多個凸部及使 形成該樹脂模製部的樹脂可以通過的多個狹缝。當這般使 用具有這些凸部與狹缝的散熱板時，則當將引線框放置在 散熱板上時，該半導體元件著裝區可被該凸部所支撐，且 可在散熱板與半導體元件著裝區之間提供一空間。因此， 在用於填充形成樹脂模製部之樹脂的步驟中，即使在該散 熱板或該半導體元件著裝區中有發生扭曲的情況，散熱板 與半導體元件著裝區間之空間也可被通過散熱板上之狭缝 的樹脂所填充。 當以熱可塑性樹脂、熱硬化性樹脂或低融點金屬來將 散熱板與半導體元件著裝區接合在一起時，最好是預先將
C:\Prograra F i1es\Patent\P1217. ptd 第10頁 五、發明說明（6) 該熱可塑性樹脂、熱硬化性樹脂或低融點金屬至少覆蓋或 塗敷在該散熱板上與半導體元件著裝區重疊的區域上。藉 由此法，由於在將散熱板放置在下鑄模之模穴内的步驟中 金蜃鑄模產生的熱能，使該熱可塑性樹脂、熱硬化性樹脂 或低融點金孱改變狀態。便可藉由將引線框放置在散熱板 上而以該熱可塑性樹脂、熱硬化性樹脂或低融點金屬將該 散熱板與該半導體元件著裝區接合在一起。最後，該散熱 板與該半導體元件著裝區之間的接合在形成樹脂模製部之 樹脂的注入步驟中被強化了 ，此乃由於此樹脂對該散熱板 與該半導體元件著裝區施加壓力。 由於前述特點，故在樹脂硬化後該半導體元件著裝區 與該散熱板之間不會產生空隙，且在完成封裝後該散熱板 與該半導體元件著裝區之間的熱傳導性變得極佳。此外， 由於在已完成的封裝中該半導體元件著裝區與該散熱板之 間並無空隙，故由回流期間的熱應力所造成的封裝龜裂 (爆米花效應）並不會發生。 在前述半導體封裝的各個變形例中，散熱板與半導體 元件著裝區重疊的區域外的部分最好是預先以一步驟處 理，其中將該散熱板製成一已偏移的平坦區其可從内導線 所分離。此製造方法可以在内導線與散熱板之間保持足夠 的空間，且因此可減少由於樹脂模製期間之樹脂流動所造 成之内導線與散熱板間之短路的發生。 此外，用於將散熱板放置在下鑄模穴之底面的該散熱 板之足部最好以一步驟形成，以藉由將設置在金屬板上之
C:\Program Files\Patent\P1217. ptd 第il頁 五、發明說明（Ό 翼片弄尖並折彎該翼片之基部來製成該散熱板。 藉此製造方法，在已完成之封裝中散熱板露出至樹脂 模製部之背面的部分可被減小至尖點，且露出的面積被大 大的減小了，藉以增進該封裝的抗濕性。 本發明之上述及其他目的、優點和特色由以下之說明 並參考說明本發明之例子的附圖當可更加明白。 圖式之簡單說明 圖1 Α為顯示依照習知技術之低熱阻半：導體封裝之結構 的圖，而圖1B顯示該半導體封裝的直立剖面。 圖2A為圖1A與1B所顯示之散熱板之頂面的圖，而圖2B 顯示該散熱板的直立剖面。 圖3A〜3D為說明圖1A與1B所顯示之半導體封裝之樹脂 模製程序的圖。 圖4 A為顯示依照本發明第1實施例之半導體封裝之結 構的透視平面圖，而圖4B顯示該半導體封裝的直立剖面。 圖5A為圖4A與4B所顯示之散熱板之頂面的圖，而圖5B 為該散熱板的直立剖面。 圖6A-6D為說明圖4A與4B所顯示之半導體封裝之樹脂 模製程序的圖。 圖7 A為顯示依照本發明第2實施例之半導體封裝之結 構的透視平面圖，而圖7B為該半導體封裝的直立剖面。 圖8A為圖7A與7B所顯示之散熱板之頂面的圖，而圖8B 為該散熱板的直立剖面。
C:\Program Files\Patent\P1217. ptd 第12頁 五、發明說明（8) 圖9 A〜9 D顯示圖7 A與7 B所顯示之半導體封裝之樹脂模 -製程序。 圖1 Ο A為顯示依照本發明第3實施例之半導體封裝之結 構的透視平面圖，而圖10B為該半導體封裝的直立剖面。 圖1 1 A顯示圖1 Ο A與1 Ο B所顯示之散熱板之頂面的圖， 而圖11B為該散熱板的直立剖面。 圖12A〜12D顯示圖10A與10B所顯示之半導體封裝的樹 脂模製程序。 圖1 3 A為顯示依照本發明第4實施例之:半導體封裝之結 構的透視平面圖，而圖13B為該半導體封裝的直立剖面。 圖1 4A顯示圖1 3A與1 3B所顯示之散熱板的頂面，而圖 1 4 B為該散熱板的直立剖面。 圖15A~15D顯示圖13A與13B所顯示之半導體封裝的樹 脂模製程序。 圖1 6 A為顯示依照本發明第5實施例之半導體封裝之結 構的透視平面圖，而圖16B為顯示該半導體封裝的直立剖 面。 圖1 7 A顯示圖1 6 A與1 β B所顯示之散熱板的頂面，而圖 1 7 Β為該散熱板的直立剖面。 圖18Α〜18D顯示圖16Α與16Β所顯示之半導體封裝的樹 脂模製程序。 圖1 9 Α為顯示依照本發明第6實施例之半導體封裝之結 構的直立剖面，而圖19B為該半導體封裝之底面的平面 圖。
C:\Program Files\Patent\P1217. ptd 第13頁 五、發明說明（9) 圖2 Ο A為顯示依照本發明第1實施例之半導體封裝之結 構的直立剖面，而圖20B為該半導體封裝之底面的平面 圖。 圖21A顯示圖19A與19B所顯示之散熱板的頂面，而圖 2 1 B為該散熱板的直立剖面。 圖22A~22D顯示圖1ΘΛ與19B所顯示之半導體封裝的樹 脂模製程序。 符號.說明 : 卜半導體元件 2〜晶粒焊墊 3 ~接合電線 4〜懸吊管腳 5〜内導線 6 ~外導線 7 ~散熱板 8〜樹脂模製部 9〜空隙 1 0〜上鑄模 1 1 ~下鑄模 1 2、1 3〜模穴 1 3 a〜内壁 1 4 ~樹脂料板 1 5、23〜足部 ..
C:\Program Files\Patent\P1217. ptd 第14頁 五、發明說明（10) 1 6 ~狹缝 1 7 ~"框部 1 8 ~凸部 1 9〜熱可塑性樹脂 2 0〜熱硬化性樹脂 2 1〜低融點金屬 22〜向下偏移部 24〜引線框 2 5 ~注入室 ·' 2 7 ~引線框部· 較佳實施例之詳細說明 第1實施例 茲參考圖4 A與4 B ’本實施例之半導體封裝具有如習知 技術中之引線框部2 7舖設在散熱板7上的結構。然而在此 實施例中’晶粒焊墊2被散熱板7上所形成的凸部1 8所支 撐。以凸部1 8在晶粒焊墊2與散熱板7之間形成一縫隙，並 以形成樹脂模製部8的樹脂填充此缝隙而將晶粒焊墊2與散 熱板7接合在一起。此外，引線框部2 7的結構、固定半導 體元件1至晶粒焊墊2的方法與連接半導體元件1上之電焊 條至内導線5的方法均與習知技術者相同。 如圖5A與5B所示，藉由將設置在厚度〇.1〜〇.2 mm且由 銅合金或42合金（Cu-42 % Zn)所構成之圓形或方形薄板上 之翼片折彎而形成散熱板7之足部1 5 °對足部1 5的尖端進
C:\Program Files\Patent\P1217. ptd 第15頁 五、發明說明（11) 行處理，以使之與散熱板7之安裝面平行。如圖4 B所示， 在樹脂模製後，足部1 5之尖端的背面被露出於封裝之背面 上之樹脂模製部8的底面上。 此外，至少在散熱板7‘上晶粒焊墊2與散熱板7重疊的 區域上（圖5 A中以虛線表示）設置約0 . 1〜0 . 2 mnT寬的樹脂流 動狹縫1 6。最後，藉由將狹缝1 6之間約0 . 2〜0 . 5 mm寬的框 部1 7折彎而形成約0 . 1〜0 . 3 mm高的凸部1 8。 接著將參考圖6 A ~ 6 D說明本實施例之半導體封裝的製 造方法。 操作員預先準備如上文中所處理的散熱板7，與已完 成接合程序的引線框24。如圖6A所示，操作員接著將散熱 板7置於已加熱至所需溫度（例如，1 6 0〜1 9 0 ° C )的上下鑄 模之下鑄模11的模穴13中。jt匕時，藉由模穴13的内壁13a 控制散熱板7的位置，使得散熱板7不會在模穴1 3的底面上 移動。在此例中，散熱板7之足部1 5的尖端與模穴1 3之内 壁1 3 a之間的距離最好在0 . 2 ~ 0 . 5 m m的量級。在此次散熱 板7的放置後，將樹脂料板1 4插入注入室2 5中。 操作員接著如圖6 B所示放置引線框2 4在下鑄模1 1上。 此時，設置在散熱板7上的凸部1 8與晶粒焊墊2相接觸，而 在散熱板7與晶粒焊墊2之間形成0 . 1〜0 . 3 mm量級的缝隙。 操作員接著如圖6C所示提高下鑄模11而將下鑄模11舆上鑄 模1 0閉合，以藉由下鑄模1 1與上鑄模1 0將引線框24包圍。 在閉合該鑄模後，保持該鑄模的閉合狀態一段預定的時間 (例如，3〜8秒）以藉由下鑄模1 1的熱能軟化樹脂料板1 4。
C:\Prograra Files\Patent\P1217.ptd 第16頁 五、發明說明（12) 藉由下鑄模1 1的熱能軟化樹脂料板1 4之後，如圖6 D所 示提高一料板加壓用模衝（圖中省略）以將軟化樹脂壓進模 穴1 2與1 3中’並形成樹脂模製部8。此時，軟化樹脂通過 散熱板7上所形成的樹脂流動狭缝1 6 ’而填充散熱板7與晶 粒煤墊2之間由凸部1 8所形成的缝隙。 接著保持該鑄模的閉合狀態直到樹脂固化為止（約 5 0 ~ 9 0秒 >。在樹月旨固化之後’下鑄模1 1落下，且一射出針 (圖中省略）伸出而將樹脂封裝之引線框24從鑄模中移開。 .如前文所述，本實施例之半導體封裝係由各別分開構 成之引線框部2 7與散熱板7同時以樹脂封裝成一構件而形 成。形成樹脂模製部8的樹脂流經散熱板7的狹缝1 6至散熱 板7與晶粒焊墊2間由凸部1 8所形成的缝隙中並填充該縫 隙，藉此將散熱板7與晶粒焊墊2接合在一起。 表1與2顯示習知技術與本實施例中，封裝的熱阻值與 封裝龜裂的發生率。如表中所示，本實施例在回流過程中 可降低封裝的熱阻值，且可避免封裝龜裂（爆米花效應）的 發生。 表1 習知技術 本發明 熱阻(28 mm[I] 208ρ 之 QFP) 29.6 (°C/W) 22.6 (°C/W) (言主：2 Ο 8p 之QF P 表示具有 2 0 8 pins 的 Quad Flat Package)
C:\Program Files\Patent\P1217. ptd 第17頁 五、發明說明（13) 表2 習知技術 本發明 封裝龜裂的發生率(回 流後） 7/100 (7.0%) 0/100 (0.0 %) 第2實施例 茲參考圖7 A與7 B，依照本實施例之半導體封裝具有如 習知.技術中之引線框部27舖設在散熱板7上的結構。然而 在此實施例中，藉由在散熱板7上覆蓋或塗敷一層熱可塑 性樹脂1 9而將晶粒焊墊2與散熱板7接合在一起。此外，引 線框部2 7的結構 '固定半導體元件1至晶粒焊墊2的方法與 連接半導體元件1上之電焊條至内導線5的方法均與習知技 術者相同。 如圖8A與8B所示，藉由將設置在厚度0.1~0.2.mm且由 銅合金或4 2合金（C u - 4 2 % Ζ η )所構成之圓形或方形薄板上 之翼片折彎而形成散熱板7之足部1 5。對足部1 5的尖端進 行處理，以使之與散熱板7之安裝面平行。 至少在散熱板7上晶粒焊墊2與散熱板7重疊的區域上 (圖8 Α中以虛線表示）覆蓋由聚醯亞胺樹脂所構成的熱可塑 性樹脂19約0.05〜0.2 mm厚。或者，在0.05〜0.1 mm厚之非 熱可塑性聚醯亞胺樹脂所構成的基膜的兩面上塗覆以聚醯 亞胺樹脂所構成的熱可塑性樹脂，將如此方式形成的 0 . 0 7〜0 . 2 mm厚的三層帶依指定的大小切割並貼附到前，述
C:\Program Files\Patent\P1217.ptd 第18頁 五、發明說明（14) . ~一~：---- 區區域上。本發明中所使用的熱可塑性樹脂的軟化溫度必 需低於形成樹脂模製部8時的鑄模溫度。舉例來說，若X 模溫度為1 6 0 ~ 1 9 0 。C，熱可塑性樹脂的軟化溫产= 1 5 0 ~ 1 6 0 。C。 取好疋 以下將將參考圖9A〜9D說明本實施例之半 製造方法。 千導體封裝的 、操作員預先準備如上文中所處理的散熱板7 ,與已完 成接合程序的引線框2 4。如圖9 A所示，操作員接將& 板7置於已加熱至所需溫度（例如，16〇~190 。c)的上%^ 模之下鑄模11的模穴13中。此時，藉由横穴13的内壁 控市〗政熱板7的位置，使得散熱板7不會在模穴I〗的底面上 移動。在此例中，散熱板7之足部丨5的尖端與模穴丨3之内 壁1 3a之間的距離最好在〇 · 2〜〇 . 5 mm的量級。在此次散熱 板7的放置後，將樹脂料板14插入注入室25中。 月 操作員接著如圖9 B所示放置引線框2 4在下鑄模丨丨上。 當覆蓋或塗敷在散熱板7上的熱可塑性樹脂丨9與晶粒焊墊2 相接觸時，此時由於熱可塑性樹脂丨9被下鑄模〗丨的熱能所 軟化而使得晶粒焊墊2與散熱板7被接合在一起。 操作員接著如圖9C所示提高下鑄模11而將下鑄模丨丨與 上鑄模1 0閉合，以藉由下鑄模1 1與上鑄模丨〇將引線框2 4包 圍。在閉合該鑄模後，保持該鑄模的閉合狀態一段預定的 時間（例如，3〜8秒）以藉由下鑄模11的熱能軟化樹脂料板 14 〇 藉由下鑄模1 1的熱能軟化樹脂料板1 4之後，如圖9 D所
C:\Program Files\Patent\P1217. ptd 第19頁 五、發明說明（15) 示提高一料板加壓用模衝（圖中省略）以將軟化樹脂壓進模 穴1 2與1 3中，並形成樹脂模製部8。此時，當軟化樹脂在 流動時會施加壓力於晶粒焊墊2與散熱板7上，藉此強化晶 粒焊墊2與散熱板7間之接合。 接著保持該鑄模的閉合狀態直到樹脂固化為止（約 5 0 ~ 9 0秒）。.在樹脂固化之後，下鑄模1丨落下，且一射出針 (圖中省略）伸出而將樹脂封裝之引線框2 4從鑄模中移開。 如前文所述，本實施例之半導體封裝係由各別分開構 成之.引線框部2 7與散熱板7同時以樹脂封袭成一構件而形 成。之後以覆蓋或塗敷在散熱板7上的熱可塑性樹脂1 9將 散熱板7與晶粒焊墊2接合在一起。 第3實施例 茲參考圖1 〇 A與1 Ο B，依照本實施例之半導體封裝具有 如習知技術中之引線框.部2 7舖設在散熱板7上的結構。然 而在此實施例中，藉由在散熱板7上覆蓋或塗敷一層熱硬 化性樹脂2 0而將晶粒焊墊2與散熱板7接合在一起。換言 之，在此實施例中以熱硬化性樹脂2 0取代第2實施例中所 使用的熱可塑性樹脂1 9。 此外，引線框部2 7的結構、固定半導體元件1至晶粒 焊墊2的方法與連接半導體元件1上之電焊條至内導線5的 方法均與習知技術者相同。 如圖11A與1IB所示，藉由將設置在厚度0.卜0.2 mm且 由銅合金或4 2合金（Cu-42 % Zn)所構成之圓形或方形薄板 上之翼片折彎而形成散熱板7之足部1 5。對足部1 5的尖端
C:\PrograraFiles\Patent\P1217.ptd 第 20 頁 五、發明說明（16) 進行處理，以使之與散熱板7之安裝面平行。 至少在散熱板7上晶粒焊墊2與散熱板7重疊的區域上 (圖1 1 A中以虛線表示）覆蓋由NBR與酚類化合物所構成的熱 硬化性樹脂2 0约〇，0 5〜0 . 2 m in厚。或者，將N B R與齡類化合 物所構成的熱硬化性樹脂覆蓋在〇 . 〇 5〜0 . 1 mm厚之非熱可 塑性聚醯亞胺樹脂所構成的基膜的兩面上，將藉此形成的 〇 . 〇 7〜0 . 2 mm厚的三層帶依指定的大小切下並貼附到前述 £域上。本發明中所使用的熱硬化性樹脂的反應溫度必需 低於形成樹腊模製部8時的鑄模温度。舉例·來說，若鑄模 溫度為1 6 0 ~ 1 9 0 C，熱硬化性樹脂的反應溫度最好是 150-160 0 C 。 以下释將參考圖1 2 A〜1 2 D說明本實施例之半導體封裝 的製造方法。 操作員預先準備如上文中所處理的散熱板7，與已完 成接合程序的引線框2 4。如圖1 2 A所示，操作員接著將散 熱板7置於已加熱至所需溫度（例如，1 6 0〜丨9 〇 。c )的上下 鑄模之下鑄模11的模穴13中。此時，藉由模穴13的内壁 1 3 a控制散熱板7的位置，使得散熱板7不會在模穴丨3的底 面上移動。在此例中，散熱板7之足部1 5的尖端與模穴j 3 之内壁13a之間的距離最好在0.2〜0.5 mm的量級。在此文 散熱板7的放置後，將樹脂料板1 4插入注入室2 5中。 操作員接著如圖12B所示放置引線框24在下禱模11 上。當覆蓋或塗敷在散熱板7上的熱硬化性樹脂2〇與晶粒 焊墊2相接觸時’此時熱硬化性樹脂2 〇由於下鑄模丨丨的熱
五、發明說明（17) 能而開始硬化’使得晶粒焊墊2與散熱板7被接合在一起。 操作員接著如圖12C所示提高下鑄模丨丨而將下鑄模n 與上鑄模1 0閉合’以藉由下鑄模丨〗與上鑄模丨〇將引線框2 4 包圍。在閉合該鑄模後，保持該鑄模的閉合狀態一段預定 的時間（例如，3〜8秒）以籍由下鑄模丨丨的熱能軟化樹脂料 板1 4。此時熱硬化性樹脂20的反應持續並產生釋氣，但熱 硬化性樹脂20之硬化期間所產生的釋氣被模穴内部中的真 空抽氣所排除。 .藉由下鎿模1 1的熱能軟化樹脂料板丨4 .之後，如圖i 2D 所示提高一料板加壓用模衝（圖中省略）以將軟化樹脂壓進 模穴1 2與1 3中，並形成樹脂模製部8。此時，當軟化樹脂 在流動時會施加壓力於晶粒焊墊2與散熱板7上，藉此強化 晶粒焊墊2與散熱板7間之接合。 接著保持該鑄模的閉合狀態直到樹脂固化為止（約 5 0 ~ 9 0秒）。在樹脂固化之後，下鑄模1 1落下，且一射出針 (圖中省略）伸出而將樹脂封裝之引線框2 4從鑄模中移開。 如前文所述’本實施例之半導體封裝係由各別分開構 成之引線框部2 7與散熱板7同時以樹脂封裝成一構件而形 成。之後以覆蓋或塗敷在散熱板7上的熱硬化性樹脂2 〇將 散熱板7與晶粒焊墊2接合在一起。 第4實施例 茲參考圖1 3 A與1 3 B r依照本實施例之半導體封裝具有 如習知技術中之引線框部2 7舖設在散熱板7上的結構。然 而在此實施例中’藉由在散熱板7上塗敷專電鍍一層低融 ............ ......-·，
C:\ProgramFiles\Patent\P1217.ptd 第 22 頁 五、發明說明（18) 占金屬2 1而將晶粒焊墊2與散熱板7焊接在一起。換言之， ^貝奴例中以低融點金屬2 1取代第2實施例中所使用的熱 可塑性樹脂1 9。此外，引線框部2 7的結構、固定半導體元 件1至晶粒焊塾2的方法與連接半導體元件1上之電焊條至 内導線5的方法均與習知技術者相同。 如圖14A與14B所示，藉由將設置在厚度〇 .卜〇 . 2 fflin且 由銅合金或42合金（Cu~42 % Zn)所構成之圓形或方形薄板 上之翼片折彎而形成散熱板7之足部15。對足部15的尖端 進行.處理，以使之與散熱板7之安裝面平杆。 至少在散熱板7上晶粒焊墊2與散熱板7重疊的區域上 (圖14A中以虛線表示）塗敷或電鍍一層約〇.〇5〜〇 2 mm厚由 錫與錢的合金所組成的低融點金屬2 1。至於塗敷低融點金 屬的方法，可以使用焊錫膏法’也可將低融點金屬的薄膜 切成所需大小’並放置在前述區域上，再加熱使其融化。 本發明中所使用的低融點金屬的融點必需低於形成樹脂模 製部8時的鑄模溫度。舉例來說，若鑄模溫度為丨6 〇〜丨9 〇 ° C ’低融點金屬的融點最好是1 5 〇 ~丨6 〇 。c。 以下將將參考圖1 5A〜.1 5D說明本實施例之半導體封裝 的製造方法。 操作員預先準備如上文中所處理的散熱板7，與已完 成接合程序的引線框24。如圖1 5A所示，操作員接著將散 熱板7置於已加熱至所需溫度（例如，160 ~ 190 。C)的上下 鑄模之下鑄模11的模穴13中。此時，藉由模穴13的内壁 1 3 a控制散熱板7的位置，使得散熱板7不會在模穴1 3的底
C:\Program Files\Patent\P1217. ptd 第 23 頁 五、發明說明（19) 面上移動。在此例中，散熱板7之足部1 5的尖端與模穴1 3 之内壁13a之間的距離最好在〇.2~〇.5 mm的量級。在此次 散熱板7的放置後’將.樹脂料板1 4插入注入室2 5中。 操作員接著如圖1 5 B所示放置引線框2 4在下鑄模1 1 上。當塗敷或電鍍在散熱板7上的低融點金屬2 1與晶粒焊 墊2相接觸時’此時低融點金屬2 1由於下鑄模丨丨的熱能而 融化’使得晶粒焊墊2與散熱板7被接合在一起。 操作員接著如圖15C所示提高下鑄模η而將下鑄模η 與上.鑄模1 0閉合’以藉由下鑄模丨丨與上鑄模丨〇將引線框2 4 包圍。在閉合該鑄模後，保持該鑄模的閉合狀態一段預定 的時間（例如，3〜8秒）以藉由下鑄模1 1的熱能軟化樹脂料 板1 4。 藉由下鑄模1 1 所示提高一料板加 模穴1 2與1 3中，並 接著保持該鑄 5 0 ~ 9 Q秒）。在樹脂 (圖中省略）伸出而 如前文所述， 成之引線框部2 7與 成。之後以塗敷或 熱板7與晶粒焊墊2 第5實施例
的熱能軟化樹脂料板1 4之後，如圖1 5 D 壓用模衝（圖中省略）以將軟化樹脂壓進 形成樹脂模製部8。 模的閉合狀態直到樹脂固化為止（約 固化之後’下鑄模1 1落下，且一射出針 將樹脂封裝之引線框24從鑄模中移開。 本實施例之半導體封裝係由各別分開構 政熱板7同時以樹脂封裝成一構件而形 電鍍在散熱板7上的低融點金屬2 1將散 焊接在一起。 茲參考圖16Α與16Β， 本實施例之半導體封裝具有如習
五、發明說明（20) 知技術中之引線框部2 7舖設在散熱板7上的結構。然而在 此實施例中，晶粒焊墊2被散熱板7上所形成的凸部1 8所支 撐。以凸部1 8在晶粒焊墊2與散熱板7之間形成一缝隙，並 以形成樹脂模製部8的樹脂填充此缝隙而將晶粒焊墊2與散 熱板7接合在一起。此外，在散熱板7上至少晶粒焊墊2與 散熱板7重疊的區域之外，為從内導線形成面偏移的向下 偏移部2 2。此外，引線框部2 7的結構、固定半導體元件1 至晶粒焊墊2的方法與連接半導體元件1上之電焊條至内導 線5的方法均與習知技術者相同。 : 藉由將設置在厚度0.1〜0.2 mm且由銅合金或42合金 (C u - 4 2 % Ζ η )所構成之圓形或方形薄板上之翼片折彎而形 成散熱板7之足部1 5。對足部1 5的尖端進行處理，以使之 與散熱板7之安裝面平行。如圖1 6 Β所示’在樹脂模製後， 足部1 5之尖端的背面被露出於封裝之背面上之樹脂模製部 8的底面上。 此外，在散熱板7上至少與晶粒焊墊2¾疊的區域（圖 1 7 A中以虛線表示）設置供樹脂流動的狹缝1 6，並藉由折彎 狹缝1 6間之框部1 7而形成凸部1 8。由於以加壓處理在至少 晶粒焊墊2與散熱板7重疊區外的區域-形^向下偏移部22， 故在散熱板7與内導線5之間保持充份的空間。在此例中向 下偏雙的隨著散熱板7之凹坑形成的程度而變化，但 最好是設着到例如大約0〜〇 . 5 m m ’而内導線5與散熱板7之 間的空間最好是設定到大約0 . 5 mm。， ' 接著將參考圖1 8 A〜18 D說明本實施例之半導體封裝的
C:\ProgramFiles\Patent\P1217.ptd 第 25 頁
C:\Program Files\Patent\P1217.ptd 第26頁 五、發明說明（22) 成之引線框部2 7與散熱板7同時以樹脂封裝成一構件而形 成。形成樹脂模製部8的樹脂經由狹縫1 6而填充散熱板7與 晶粒焊墊2間由凸部1 8所形成的縫隙，且此缝隙的填充將 散熱板7與晶粒焊墊2接合在一起。此外，在散熱板7上至 少晶粒焊墊2與散熱板7重疊的區域之外形成從内導線形成 面所偏移的向下偏移部2 2，藉此可在散熱板7與内導線5之 間保持充足的空間。 表3顯示習知技術與本實施例的半導體封裝中，短路 發生率的差異。如表中所示，本實施例在·‘樹脂模製部8形 成後且可避免短路的發生。 表3 習知技術 本發明 樹脂模製後內導線與散 熱板間之距離 38 (μηι)(平均値） 286 (μηι)(平均値） 樹脂模製後內導線與散 熱板間之短路發生率 3/100(3 %) 0/100 (0 %) 雖然採用第1實施例的方法來將本實施例之半導體封 裝中之散熱板7與晶粒焊墊2接合在一起，但並非將本發明 限定於此，而是在包含依照本實施例之向下偏移部2 2的封 裝中，可以施用第1至第4實施例中所描述之任何將散熱板 7與晶粒焊墊2接合在一起的方法。因此，舉例來說，若施
C:\Program Files\Patent\P1217. ptd 第27頁
五、發明說明（23) , 皮中圖U 用第2實施例的方法，則可提供一封裝的變形’二诚。 ΊΓ從ί移部 與7Β所顯示之封裝中的散熱板7上形成一向下w 第6實施例 有如習 等參考圖1 9 A與1 9 B，本實施例之半導體封^然而在 知技術中之一引線框部铺設在散熱板7上的键構部1 8所支 此實施例中，晶粒焊墊2被散熱板7上所形成的& ^隙，益 撐。以凸部1 8在晶粒焊墊2與散熱板7之間形成植墊2 胳晶雜斤> 面）與 於0度 接著以形成樹脂模製部8的樹脂填充此缝隙而时、的央端 與散熱板7接合在一起。此外，將散熱板7 ·的足部 做成尖角，且散熱板7的安裝面（與封裝的背面同 散熱板7之足部23的尖端形成的角（圖21B中的Q)大 ? 此外，引線框部2 7的結構、固定半導體元件1至晶粒焊雙 的方法與連接半導體元件1上之電焊條至内導線5的方法均 與習知技術者相同。 如圖21A與21B所示’藉由將設置在厚度ο.】〜ο.〗關且 由銅合金或42合金（Cu-42 % Zn)所構成之圓形或方形薄板 上之翼片的末端弄尖’並接著將該翼片折彎而形成散埶板 7的足部23。如圖19B所示’足部23之尖端被弄尖部分'被露 出於封裝之背面上之樹脂模製部8的底面上。在此例中 散熱板7之足部23的尖端被做成尖角，且散熱板7的安裝 與散熱板7之足部23的尖端形成的角（圖21B中的q)大於〇 度。因此足部23之尖端的露出部分被弄尖，且該露出面面 積因此非常的小。只要散熱板7之足部23之尖端的尖角小 於90° ’對於該角並無特殊的限制’但最好是6〇。。:要
五、發明說明（24) ' — 散熱板7之足部23之尖端的Q角大於〇。且小於或孳於9〇。 ’對於該角並無特殊的限制，但最好是4 5。角。 對照之下，如圖20A與20B所示，第1實施例的情況中 散熱板7之足部i 5的尖端係以平面接觸散熱板？之安袭面， 則散熱板7之足部丨5的露出面面積因此相當的大。 製二ϊ將Π圖22A〜22D說明本實施例之半導體封裝的 將簡化說明’因為製造流程係與第1實施 首$ ’如圖22Α所示’操作員將散熱杈7置於已加瓿至 所高 >凰度的上下鑄模之下鑄模u的模穴ι3甲。操作員接著 將樹脂料板1 4插入注入室2 5中。 接著’如圖22B所示，.操作員將已接好接合電線3的引 線框24放置在下鑄模π上。此時，設置在散熱板7上的凸 部1 8與晶粒焊墊2相接觸，而在散熱板7與晶粒焊墊2之間 形成縫隙。 操作員接箸如圖2 2 C所示將下鑄模1 1與上鑄模1 〇閉 合’以將引線框24包圍在下鑄模1 1與上鑄模1 〇之間。在閉 合後’保持該鑄模的閉合狀態一段預定的時間。 藉由下鑄模1 1的熱能軟化樹脂料板1 4之後，如圖2 2 D 所示以一模衝（圖中省略）將軟化樹脂壓進模穴丨2與丨3中以 形成樹脂模製部8。此時’軟化樹脂通過散熱板7上所形成 的狹缝1 6而填充散熱板7與晶粒焊墊2之間由凸部1 8所形成 的缝'隙。 接著保持該鑄模的閉合狀態直到樹脂完全固化為止
五、發明說明（25) ，樹脂固化之後，下鑄模1 1落下，且從鑄模中將樹脂封裝 <引線框24移開。 如前文所述，本實施例之半導體封裝係由各別分開構 之引線框部2 7與散熱板7同時以樹脂封裝成一構件而形 成。 此外，將散熱板7的足部2 3的尖端做成尖角，且散熱 板7的安裝面（與封裝的背面同一面）與散熱板7之足部2 3的 乂端形成的角（圖21B中的q)大於〇度。 n 表4顯示習知技術與本實施例的半導艟封裝中，樹脂 從散熱板之足部產生剝離之速度的差異。.從表中可知本發 明可以避免在回流程序之後樹脂的剝離，藉此增進封裝的 抗濕性。 表4 習知技術 本發明 散熱板之足部尖端的露出 面積(每足部之面積） 約 6_0 mm2 小於0.2 mm2 回流後散熱板之足部尖端 的剝離發生率 58/100 (58%) 2/100 (2%) 此外’也可以將第5實施例中所描述的向下偏移部形 成在本實施例的散熱板7上。 雖然採用第1實施例的方法來將本實施例之半導體封 裝中之散熱板7與晶粒焊墊2接合在一起，但並非將本發明
C:\ProgramFiles\Patent\P1217.ptd 第 30 頁 五、發明說明（26) 限定於此，而是在本實施例之封裝或包含之向下偏移部之 實施例的封裝中，可以施用第1至第4實施例中所描述之任 何將散熱板7與晶粒焊墊2接合在一起的方法。舉例來說， 若施用第2實施例的方法，則可提供一封裝的變形，其中 圖7A與7B所顯示之封裝中，僅僅散熱板7之足部之尖端的 尖部稍微露出在封裝的底部上。 在較佳實施例之詳細說明中所提出之具體的實施例僅 為了易於說明本發明之技術内容，而並非將本發明狹義地 限制於該實施例，在不超出本發明之精神友以下申請專利 範圍之情況，可作種種變化實施。
C:\Program Files\Patent\P1217. ptd 第31頁

Claims (1)

  1. 案號87115875 k和年片f明^#:¾ 修正 案號87115875 k和年片f明^#:¾ 修正 六、申請專利範圍 該散熱板之足部露出於 該足部之尖端被弄尖的 15· 一種丰導體封 準備一引線框，其 將一半導體元件著裝於 體元件的周邊排列，並 電焊條； 準備一散熱板，其 元件著裝區重疊的區域 裝區的多個凸部及使形 個狹缝； 將該散熱板放置在 散熱板立在該足部上； 將該引線框放置在 區被該散熱板上的該凸 閉合該上下鑄模， 著裝區間以該散熱板之 以樹脂填充該上下 16. 如申請專利範 方法，其使用一部件作 半導體元件著裝區重疊 自該内導線偏移。 17. 如申請專利範 方法，其使用一部件作 補无 該樹脂模製部之底面的部分，形成 部分。 裝的製造方法，包含以下步驟： 包含：一半導體元件著裝區，用於 其上；與多條導線，其繞著該半導 電性連接至該半導體元件表面上的 具有多個足部且其中在與該半導體 上，形成用於支撐該半導體元件著 成該樹脂模製部的樹脂可以通過多 上下鑄模之下鑄模之模穴中，使該 該散熱板上，使該半導體元件著裝 部所支撐； 同時保_持該散熱板與該半導體元件 該凸部所形成的一缝隙；與 鑄模的模穴。 圍第15項所述之半導體封裝的製造 為該散熱板，其中該散熱板在與該 的區域外的散熱板部分為平坦的且 圍第16項所述之半導體封裝的製造 為該散熱板，其中該足部的尖端被
    第34頁 2000.01.03. 034 六、申請專利範圍 1. 一種半導體封裝，包含： 一半導體元件著裝區，用於將一半導體元件著裝於其 上； 多條内導線，其繞著該半導體元件的周邊排列，並電 性連接至該半導體元件表面上的電焊條； 一散熱板，其配置有多個足部以與該半導體元件著裝 區重疊； 一樹脂模製部，用來封裝該半導體元件著裝區、該多 條内導線與該散熱板，使該散熱板之足部的一部分露出於 底面.； 多條外導線，接續該内導線並延伸至該樹脂模製部的 外面；與 · 一接合層，至少插入於該散熱板與該半導體元件著裝 區之間。 2. 如申請專利範圍第1項所述之半導體封裝，其中 該接合層包含形成該樹脂模製部的樹脂。 3. 如申請專利範圍第2項所述之半導體封裝，尚包 含：多個凸部，位於至少與該半導體元件著裝區重疊的該 散熱板上以支撐該半導體元件著裝區；與多個狹縫，俾容 許形成該樹脂模製部的樹脂通過。 4. 如申請專利範圍第3項所述之半導體封裝，其中 該散熱板與該半導體元件著裝區重疊的區域外的散熱板部 分，形成從該内導線偏移的一平坦區。 5. 如申請專利範圍第4項所述之半導體封裝，其中
    C:\Program Files\Patent\P1217. ptd 第32頁 案號 87115875 修正 六、申請專利範圍 弄尖。 18.二 準備一 將一半導體 體元件的周 電焊條； 準備一 元件著裝區 種丰導體封裝的製造方法，包含以下步驟： 引線框，其 元件著裝於 邊排列，並 散熱板，其 重疊的區域 包含：一半導體元件著裝區，用於 其上；與多條導線，其繞著該半導 電性連接至該半導體元件表面上的 具有多個足部且其中在與該半導體 上，覆蓋或塗敷一層熱可塑性樹 ' 將該散 散熱板立在 將該引 區豐放在該 閉合該上下 該半導體元 以樹脂 19. 如 方法，其使 半導體元件 自該内導線 20. 如 方法，其使 弄尖。 熱板放置在 該足部上； 線框放置在 散熱板的該 鑄模，同時 件著裝區； 填充該上下 申請專利範 用 部件作 著裝區重疊 偏移_。 申請專利範 用一部件作 上下鑄模之下鑄模之模穴中，使該 該散熱板上，使該半導體元件著裝 熱可塑性樹脂上； 以該熱可塑性樹脂接合該散熱板與 與 鑄模的模穴。 圍第18項所述之半導體封裝的製造 為該散熱板，其中該散熱板在與該 的區域外的散熱板部分為平坦的且 圍第19項所述之半導體封裝的製造 為該散熱板，其中該足部的尖端被 21. 一種半導體封裝的製造方法，包含以下步驟：
    第35頁 2000.01.03. 035 六、申請專利範圍 該散熱板之足部露出於該樹脂模製部之底面的部分，形成 該足部之尖端被弄尖的部分。 6. 如申請專利範圍第1項所述之半導體封裝，其中 該接合層包含熱可塑性樹脂。 7. 如申請專利範圍第6項所述之半導體封裝，其中 該散熱板與該半導體元件著裝區重疊的區域外的散熱板部 分，形成從該内導線偏移的一平坦區。 8. 如申請專利範圍第7項所述之半導體封裝，其中 該散熱板之足部露出於該樹脂模製部之底’面的部分，形成 該足部之尖端被弄尖的部分。 9. 如申請專利範圍第1項所述之半導體封裝，其中 該接合層包含熱硬化性樹脂。 10. 如申請專利範圍第9項所述之半導體封裝，其中 該散熱板與該半導體元件著裝區重疊的區域外的散熱板部 分，形成從該内導線偏移的一平坦區。 11. 如申請專利範圍第1 0項所述之半導體封裝，其中 該散熱板之足部露出於該樹脂模製部之底面的部分，形成 該足部之尖端被弄尖的部分。 12. 如申請專利範圍第1項所述之半導體封裝，其中 該接合層包含低融點金屬。 13. 如申請專利範圍第1 2項所述之半導體封裝，其中 該散熱板與該半導體元件著裝區重疊的區域外的散熱板部 分，形成從該内導線偏移的一平坦區。 14. 如申請專利範圍第1 3項所述之半導體封裝，其中
    C:\ProgramFiles\Patent\P1217.ptd 第 33 頁 案號 87115875 修正 六、申請專利範圍 準備一引線框，其 將一半導體元件著裝於 體元件的周邊排列，並 電焊條； 準備一散熱板，其 元件著裝區重疊的區域 脂； 將該散熱板放置在 散熱板立在該足部上； 將該引線框放覃在 區疊放在該散熱板的該 閉合該上下鑄模， 板與該半導體元件著裝 以樹脂填充該上下 2 2. 如申請專利範 方法，其使用一部件作 半導體元件著裝區重疊 自該内導線偏移。 23. 如申請專利範 方法，其使用一部件作 弄尖。 24. 一種丰導體封 準備一引線框，其 將一半導體元件著裝於 包含：一半導體元件著裝區，用於 其上；與多條導線，其繞著該半導 電性連接至該半導體元件表面上的 具有多個足部且其中在與該半導體 上，覆蓋或塗敷一層熱硬化性樹 上下鑄模之下鑄模之模穴中，使該 該散熱板上，使該半導體元件著裝 熱硬化性樹脂上； 同時以該熱硬化性樹脂接合該散熱 區；與 鑄模的模穴。 圍第21項所述之半導體封裝的製造 為該散熱板，其中該散熱板在與該 的區域外的散熱板部分為平坦的且 圍第22項所述之半導體封裝的製造 為該散熱板，其中該足部的尖端被 裝的製造方法，包含以下步驟： 包含：一半導體元件著裝區，用於 其上；與多條導線’其繞著該半導
    第36頁 2000.01.03.036 案號87115875 k和年片f明^#:¾ 修正 案號87115875 k和年片f明^#:¾ 修正 六、申請專利範圍 該散熱板之足部露出於 該足部之尖端被弄尖的 15· 一種丰導體封 準備一引線框，其 將一半導體元件著裝於 體元件的周邊排列，並 電焊條； 準備一散熱板，其 元件著裝區重疊的區域 裝區的多個凸部及使形 個狹缝； 將該散熱板放置在 散熱板立在該足部上； 將該引線框放置在 區被該散熱板上的該凸 閉合該上下鑄模， 著裝區間以該散熱板之 以樹脂填充該上下 16. 如申請專利範 方法，其使用一部件作 半導體元件著裝區重疊 自該内導線偏移。 17. 如申請專利範 方法，其使用一部件作 補无 該樹脂模製部之底面的部分，形成 部分。 裝的製造方法，包含以下步驟： 包含：一半導體元件著裝區，用於 其上；與多條導線，其繞著該半導 電性連接至該半導體元件表面上的 具有多個足部且其中在與該半導體 上，形成用於支撐該半導體元件著 成該樹脂模製部的樹脂可以通過多 上下鑄模之下鑄模之模穴中，使該 該散熱板上，使該半導體元件著裝 部所支撐； 同時保_持該散熱板與該半導體元件 該凸部所形成的一缝隙；與 鑄模的模穴。 圍第15項所述之半導體封裝的製造 為該散熱板，其中該散熱板在與該 的區域外的散熱板部分為平坦的且 圍第16項所述之半導體封裝的製造 為該散熱板，其中該足部的尖端被
    第34頁 2000.01.03. 034 案號 87115875 修正 六、申請專利範圍 弄尖。 18.二 準備一 將一半導體 體元件的周 電焊條； 準備一 元件著裝區 種丰導體封裝的製造方法，包含以下步驟： 引線框，其 元件著裝於 邊排列，並 散熱板，其 重疊的區域 包含：一半導體元件著裝區，用於 其上；與多條導線，其繞著該半導 電性連接至該半導體元件表面上的 具有多個足部且其中在與該半導體 上，覆蓋或塗敷一層熱可塑性樹 ' 將該散 散熱板立在 將該引 區豐放在該 閉合該上下 該半導體元 以樹脂 19. 如 方法，其使 半導體元件 自該内導線 20. 如 方法，其使 弄尖。 熱板放置在 該足部上； 線框放置在 散熱板的該 鑄模，同時 件著裝區； 填充該上下 申請專利範 用 部件作 著裝區重疊 偏移_。 申請專利範 用一部件作 上下鑄模之下鑄模之模穴中，使該 該散熱板上，使該半導體元件著裝 熱可塑性樹脂上； 以該熱可塑性樹脂接合該散熱板與 與 鑄模的模穴。 圍第18項所述之半導體封裝的製造 為該散熱板，其中該散熱板在與該 的區域外的散熱板部分為平坦的且 圍第19項所述之半導體封裝的製造 為該散熱板，其中該足部的尖端被 21. 一種半導體封裝的製造方法，包含以下步驟：
    第35頁 2000.01.03. 035 案號 87115875 修正 六、申請專利範圍 準備一引線框，其 將一半導體元件著裝於 體元件的周邊排列，並 電焊條； 準備一散熱板，其 元件著裝區重疊的區域 脂； 將該散熱板放置在 散熱板立在該足部上； 將該引線框放覃在 區疊放在該散熱板的該 閉合該上下鑄模， 板與該半導體元件著裝 以樹脂填充該上下 2 2. 如申請專利範 方法，其使用一部件作 半導體元件著裝區重疊 自該内導線偏移。 23. 如申請專利範 方法，其使用一部件作 弄尖。 24. 一種丰導體封 準備一引線框，其 將一半導體元件著裝於 包含：一半導體元件著裝區，用於 其上；與多條導線，其繞著該半導 電性連接至該半導體元件表面上的 具有多個足部且其中在與該半導體 上，覆蓋或塗敷一層熱硬化性樹 上下鑄模之下鑄模之模穴中，使該 該散熱板上，使該半導體元件著裝 熱硬化性樹脂上； 同時以該熱硬化性樹脂接合該散熱 區；與 鑄模的模穴。 圍第21項所述之半導體封裝的製造 為該散熱板，其中該散熱板在與該 的區域外的散熱板部分為平坦的且 圍第22項所述之半導體封裝的製造 為該散熱板，其中該足部的尖端被 裝的製造方法，包含以下步驟： 包含：一半導體元件著裝區，用於 其上；與多條導線’其繞著該半導
    第36頁 2000.01.03.036 六、申請專利範圍 體元件的周邊排列，並電性連接至該半導體元件表面上的 電焊條； 準備一散熱板，其具有多個足·部且其中在與該半導體 元件著裝區重疊的區域.上，覆蓋或電鍍一層低融點金屬； 將該散熱板放置在上下鑄模之下鑄模之模穴中，使該散熱 板立在該足部上； 將該引線框放置在該散熱板上，使該半導體元件著裝 區疊放在該散熱板的該低融點金屬上； 閉合該上下鑄模，同時以該低融點金屬接合該散熱板 與該半導體元件著裝區；與 以樹脂填充該上下鑄模的模穴。 25. 如申請專利範圍第24項所述之半導體封裝的製造 方法，其使用一部件作為該散熱板，其中該散熱板在與該 半導體元件著裝區重疊的區域外的散熱板部分為平坦的且 自該内導線偏移。 26. 如申請專利範圍第2 5項所述之半導體封裝的製造 方法，其使用一部件作為該散熱板，其中該足部的尖端被 弄尖。
    C:\Program Files\Patent\P1217. ptd 第37頁
TW087115875A 1997-10-08 1998-09-23 Semiconductor package incorporating heat dispersion plate inside resin molding and fabrication method for the same TW396463B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09275824A JP3123482B2 (ja) 1997-10-08 1997-10-08 低熱抵抗型半導体パッケージ、および低熱抵抗型半導体パッケージの製造方法

Publications (1)

Publication Number Publication Date
TW396463B true TW396463B (en) 2000-07-01

Family

ID=17560944

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087115875A TW396463B (en) 1997-10-08 1998-09-23 Semiconductor package incorporating heat dispersion plate inside resin molding and fabrication method for the same

Country Status (5)

Country Link
US (1) US6255742B1 (zh)
JP (1) JP3123482B2 (zh)
KR (1) KR100304754B1 (zh)
CN (1) CN1146991C (zh)
TW (1) TW396463B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4366700B2 (ja) * 1998-10-05 2009-11-18 富士電機デバイステクノロジー株式会社 半導体素子のパッケージの製造方法
US6753922B1 (en) * 1998-10-13 2004-06-22 Intel Corporation Image sensor mounted by mass reflow
KR100350046B1 (ko) * 1999-04-14 2002-08-24 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 방열판이 부착된 반도체패키지
US6396143B1 (en) * 1999-04-30 2002-05-28 Mitsubishi Gas Chemical Company, Inc. Ball grid array type printed wiring board having exellent heat diffusibility and printed wiring board
JP2000349221A (ja) * 1999-06-02 2000-12-15 Sharp Corp リードフレームおよびそれを用いた半導体デバイス
US7038310B1 (en) * 1999-06-09 2006-05-02 Matsushita Electric Industrial Co., Ltd. Power module with improved heat dissipation
JP3793413B2 (ja) * 2000-11-21 2006-07-05 シャープ株式会社 半導体レーザ装置の製造方法
TW488042B (en) * 2000-11-30 2002-05-21 Siliconware Precision Industries Co Ltd Quad flat non-leaded package and its leadframe
KR100392061B1 (ko) * 2001-09-14 2003-07-22 주동욱 드랍-인 방법으로 패키징하는 피비쥐에이에서 전기적안정성을 확보하는 방법
JP2003204027A (ja) * 2002-01-09 2003-07-18 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法、樹脂封止型半導体装置及びその製造方法
US7520325B2 (en) * 2006-02-27 2009-04-21 Geosierra Llc Enhanced hydrocarbon recovery by in situ combustion of oil sand formations
TW200812023A (en) * 2006-08-22 2008-03-01 Advanced Semiconductor Eng Heat slug for package structure
JP5067151B2 (ja) * 2007-12-19 2012-11-07 株式会社デンソー モールドパッケージの製造方法
TW200950045A (en) * 2008-05-30 2009-12-01 Powertech Technology Inc Lead frame package structure and manufacturing method thereof
JP2010135723A (ja) * 2008-10-29 2010-06-17 Panasonic Corp 半導体装置
WO2011064964A1 (ja) * 2009-11-24 2011-06-03 住友ベークライト株式会社 流動特性測定用金型、流動特性測定方法、半導体封止用樹脂組成物及び半導体装置の製造方法
JP6065625B2 (ja) * 2013-02-08 2017-01-25 トヨタ自動車株式会社 半導体装置の製造方法
CN112216658A (zh) * 2019-07-10 2021-01-12 恩智浦美国有限公司 具有适应各种管芯尺寸的引线框架的半导体器件

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5658867A (en) 1979-10-18 1981-05-22 Toho Seiki Kk Apparatus for preventing powder from being scattered
JPH0732216B2 (ja) 1988-12-16 1995-04-10 三菱電機株式会社 半導体装置
JP2883155B2 (ja) 1990-04-18 1999-04-19 株式会社ブリヂストン 導電性細条リールの残量検出装置
US5449930A (en) 1990-08-01 1995-09-12 Zhou; Guo-Gang High power, compound semiconductor device and fabrication process
JPH0563113A (ja) 1991-09-04 1993-03-12 Sony Corp 樹脂封止型半導体装置
JPH05198701A (ja) 1992-01-22 1993-08-06 Mitsubishi Electric Corp 半導体装置用パッケージ
JPH05267503A (ja) 1992-03-17 1993-10-15 Yamaha Corp 半導体装置
JPH06151657A (ja) 1992-11-06 1994-05-31 Sanken Electric Co Ltd 半導体装置及びその製造方法
US5371404A (en) * 1993-02-04 1994-12-06 Motorola, Inc. Thermally conductive integrated circuit package with radio frequency shielding
KR0128164B1 (ko) 1994-06-21 1998-04-02 황인길 반도체 패키지용 범용 히트스프레더
US5650663A (en) * 1995-07-03 1997-07-22 Olin Corporation Electronic package with improved thermal properties
US5905299A (en) * 1996-01-05 1999-05-18 Texas Instruments, Inc. Thermally enhanced thin quad flatpack package
US5872395A (en) * 1996-09-16 1999-02-16 International Packaging And Assembly Corporation Bent tip method for preventing vertical motion of heat spreaders during injection molding of IC packages

Also Published As

Publication number Publication date
KR19990036925A (ko) 1999-05-25
US6255742B1 (en) 2001-07-03
CN1213854A (zh) 1999-04-14
JPH11121654A (ja) 1999-04-30
KR100304754B1 (ko) 2002-03-08
CN1146991C (zh) 2004-04-21
JP3123482B2 (ja) 2001-01-09

Similar Documents

Publication Publication Date Title
TW396463B (en) Semiconductor package incorporating heat dispersion plate inside resin molding and fabrication method for the same
US11961797B2 (en) Semiconductor package and fabricating method thereof
US4396936A (en) Integrated circuit chip package with improved cooling means
US5633528A (en) Lead frame structure for IC devices with strengthened encapsulation adhesion
TWI277192B (en) Lead frame with improved molding reliability and package with the lead frame
TW497376B (en) Dual-die semiconductor package using lead as die pad
TW200830525A (en) Electronic component contained substrate
TWI311352B (en) Fabricating process of leadframe-based bga packages and leadless leadframe utilized in the process
JPH11345915A (ja) スタックパッケ―ジ及びその製造方法
TW200522295A (en) Semiconductor package with flip chip on leadframe
TWI627684B (zh) 半導體裝置之製造方法及半導體裝置
JPH08148644A (ja) 樹脂封止型半導体装置
CN108109927A (zh) 半导体器件及其制造方法
TWI237367B (en) Method for manufacturing a semiconductor device
JP3606078B2 (ja) 半導体装置およびその製造方法
CN208127188U (zh) 功率器件的封装模块及引线框架
JP2015220235A (ja) 半導体装置
TWI620279B (zh) 分離式預成形封裝導線架及其製作方法
JP5095957B2 (ja) 回路装置の製造方法
JP2002093982A (ja) 半導体装置及びその製造方法
CN210467806U (zh) 具有外凸微型引脚的半导体封装组件
JP5642312B1 (ja) 半導体装置及びその製造方法
US20210098358A1 (en) Semiconductor package
TWI294680B (zh)
KR101670894B1 (ko) 반도체 패키지의 제조 방법

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees