KR100392061B1 - 드랍-인 방법으로 패키징하는 피비쥐에이에서 전기적안정성을 확보하는 방법 - Google Patents

드랍-인 방법으로 패키징하는 피비쥐에이에서 전기적안정성을 확보하는 방법 Download PDF

Info

Publication number
KR100392061B1
KR100392061B1 KR10-2001-0056692A KR20010056692A KR100392061B1 KR 100392061 B1 KR100392061 B1 KR 100392061B1 KR 20010056692 A KR20010056692 A KR 20010056692A KR 100392061 B1 KR100392061 B1 KR 100392061B1
Authority
KR
South Korea
Prior art keywords
heat sink
pbga
pcb substrate
drop
chip
Prior art date
Application number
KR10-2001-0056692A
Other languages
English (en)
Other versions
KR20030023932A (ko
Inventor
주동욱
Original Assignee
주동욱
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주동욱 filed Critical 주동욱
Priority to KR10-2001-0056692A priority Critical patent/KR100392061B1/ko
Publication of KR20030023932A publication Critical patent/KR20030023932A/ko
Application granted granted Critical
Publication of KR100392061B1 publication Critical patent/KR100392061B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 드랍-인 방법으로 패키징하는 PBGA에서 전기적 안정성과 도전성을 확보하는 방법에 관한 것이다.
본 발명은 상측에 그라운드용 레이어가 부분적으로 노출된 PCB기판에 칩을 세팅시키고, 몰드캐버티 내측에 전도성 재질의 방열판을 거꾸로 드랍-인(Drop-in)시킨 후, 상기 방열판의 돌출형성된 레그가 상기 PCB기판에 부분적으로 노출된 그라운드용 레이어에 밀착되도록 칩이 세팅된 PCB기판을 상기 몰드캐버티에 거꾸로 넣고, 상기 몰드캐버티 내에 몰딩화합물을 주입하여 응고시켜 몰딩함으로써, 상기 방열판이 그라운드 효과를 발휘하여 패키지내에 전기적 안정성과 도전성을 확보하도록 이루어진 것을 특징으로 한다.
본 발명은 마운트 타입보다 공정이 축소되면서 간편하고, 제품의 신뢰성이 향상되는 동시에, 그라운드용 레이어와 전기적으로 연결된 방열판을 통해 그라운드 효과가 극대화되므로 패키지가 전기적으로 매우 안정되는 효과가 있다.

Description

드랍-인 방법으로 패키징하는 피비쥐에이에서 전기적 안정성을 확보하는 방법 {Method of ensuring against electrical risk in a drop-in type PBGA}
본 발명은 반도체 패키지에 관한 기술로써, 더욱 상세하게는 드랍-인 방법으로 패키징하는 PBGA에서 전기적 안정성을 확보하는 방법에 관한 것이다.
반도체 회로 소자는 점점 집적화되고 소형화되고 있으며, PBGA(Plastic Ball Grid Array)는 이러한 경향에 따라 대두되어 현재 널리 사용되고 있는 반도체 집적회로의 패키징 기술의 하나이다.
이러한 PBGA 제품은 일반적으로 도 1에서 도시하는 바와 같이 형성된다. 즉, PCB기판(1) 위에 에폭시 등의 접착물질(3a)로 칩(3)이 접착되어 설치되고, 상기 칩(3)과 PCB기판(1)은 와이어본드(4)를 통해 전기적으로 연결되며, PCB기판(1)의 상측에는 상기 칩(3)에서 발생된 열을 효과적으로 발산하기 위한 방열판(5)이 접착물질(6)에 의해 부착되고, 상기 칩(3)과 방열판(5)이 형성된 PCB기판(1)의 상측에 몰딩부(7)가 형성되어 패키징되며, PCB기판(1)의 하측에는 신호 전송을 위한 솔더볼(8)이 형성되어 있다. 물론, 상기 PCB기판(1)의 내측에는 각종 신호 전송을 위한 회로들이 설계되며, 특히 전기적 노이즈의 방지 및 전기적 안정성 확보를 위한 그라운드용 레이어(2)가 설계된다.
상기와 같이 형성된 PBGA 제품은 일반적으로 도 2에서 도시하는 바와 같은 공정을 거져 생산되는데 이와 같은 공정을 통해 생산된 PBGA 제품을 마운트 타입(Mount type)이라 부른다. 그 공정을 도 2 내지 도 4를 참조하여 간단히 살펴보면 다음과 같다.
먼저, 칩(3)을 PCB기판(1) 위에 접착물질(3a)을 통해 부착하여 설치하고, 상기 칩(3)과 PCB기판(1)을 와이어본드(4)로 연결하여 전기적으로 접속시켜 준다. 다음으로 도 3에서 도시하는 바와 같이 PCB기판(1) 위에 접착물질(6)을 붙인 후 상기 지점에 방열판(5)의 레그(5a)가 대응되도록 방열판(5)을 접착시켜 고정한다. 이와 같이 PCB기판(1) 상에 칩(3)과 방열판(5)이 설치되면 도 4에서 도시하는 바와 같이 PCB기판(1)을 거꾸로 하여 몰드캐버티(Mold cavity)(9)에 넣고 상기 몰드캐버티(9)내에 몰딩화합물을 주입하고 응고시켜 몰딩한다. 패키징이 완료되면, 도시하지는 않았지만, 제품의 상측에 마킹(Marking)을 하고 고온건조를 거친 후 제품의 하측에 솔더볼(9)을 형성하여 제품을 완료한다.
상기와 같은 공정으로 형성된 PBGA 제품은 공정이 많고 복잡하여 생산성이 저하되는 문제가 있다. 그리고 PBGA 제품은 지속적으로 집적화 및 소형화되고 있는 추세에 있는데, 여기에는 한계가 존재하게 되므로 전기적 안정성의 담보를 위한 그라운드용 레이어(2) 역시 그 설계가 제한될 수 밖에 없으므로 제품이 소형화됨에 따라 전기적 안정성의 확보에 많은 어려움이 있다.
본 발명은 상기한 문제를 해결하고자 창출된 것으로, 마운트 타입에 비해 공정이 간단한 드랍-인 타입의 제조공정을 채택하면서 방열판을 이용하여 그라운드 효과를 확장한, 드랍-인 방법으로 패키징하는 PBGA에서 전기적 안정성을 확보하는 방법을 제공함에 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명은, 상측에 그라운드용 레이어가 부분적으로 노출된 PCB기판에 칩을 세팅시키고, 몰드캐버티 내측에 전도성 재질의 방열판을 거꾸로 드랍-인(Drop-in)시킨 후, 상기 방열판의 돌출형성된 레그가 상기 PCB기판에 부분적으로 노출된 그라운드용 레이어에 밀착되도록 칩이 세팅된 PCB기판을 상기 몰드캐버티에 거꾸로 넣고, 상기 몰드캐버티 내에 몰딩화합물을 주입하여 응고시켜 몰딩함으로써, 상기 방열판이 그라운드 효과를 발휘하여 패키지내에 전기적 안정성을 확보하도록 이루어진 것을 특징으로 한다.
도 1은 일반적인 PBGA의 구성을 보이는 단면도
도 2는 Mount-type PBGA의 생산 공정 블럭도
도 3 및 도 4는 Mount-type PBGA의 생산 공정도(일부공정)
도 5는 본 발명에 의한 PBGA의 구성을 보이는 단면도
도 6은 본 발명에 의한 드랍-인 type PBGA의 생산 공정 블럭도
도 7 및 도 8은 본 발명에 의한 드랍-인 type PBGA의 생산 공정도(일부공정)
* 도면의 주요 부분에 대한 부호의 설명 *
10 : PCB기판 11 : 그라운드용 레이어
20 : 칩 21 : 접착물질
30 : 와이어 본드 40 : 방열판
41 : 레그 50 : 몰딩부
60 : 솔더볼 70 : 몰드캐버티
이하 첨부된 도면을 참조한 상세한 설명으로 본 발명의 구체적인 특징 및 이점은 더욱 명확해 질 것이다.
첨부된 도면, 도 5는 본 발명에 의한 PBGA의 구성을 보이는 단면도이고, 도 6은 본 발명에 의한 드랍-인 type PBGA의 생산 공정 블럭도이며, 도 7 및 도 8은 본 발명에 의한 드랍-인 type PBGA의 생산 공정도(일부공정)이다.
본 발명은 상기 도면에서 도시하는 바와 같이 종래의 마운트 타입과는 다른 드랍-인(Drop-in) 타입의 생산공정을 채택하여 패키징하는 PBGA 제품에서 방열판(40)에 도전성을 확보함으로써 그라운드 효과를 최대화하여 전기적 안정성을 확보할 수 있도록 해주는 바, 그 자세한 방법은 다음과 같다.
먼저, 도 6에서 도시하는 바와 같이 PCB기판(10)의 상측에 칩(20)을 에폭시 등의 접착물질(21)로 접착하여 세팅한다. 여기서, 본 발명에 의한 PBGA 제품은 마운트 타입과 동일한 PCB기판(10)을 사용한다. 즉, 상기 PCB기판(10)에는 전기신호 전송을 위한 각종 회로를 비롯하여 전기적 안정성의 확보를 위한 그라운드용 레이어(11)가 설계되어 있으며, 상기 그라운드용 레이어(11)는 부분적으로 PCB기판(10)의 상측으로 노출되어 있다. 이러한 노출부위에는 후술할 방열판(40)의 레그(41)가직접 접촉됨으로써 상기 방열판(40)과 그라운드용 레어어(11)가 전기적으로 접속되어 상기 방열판(40) 전체가 그라운드 효과를 가져올 수 있게 된다.
그리고 칩(20)이 세팅되면, 상기 도면에서 도시하는 바와 같이 와이어본드(30)를 통해 상기 칩(20)과 상기 PCB기판(10)을 전기적으로 접속시킨다.
다음으로, 상기와 같이 와이어 본딩이 완료되면, 도 7에서 도시하는 바와 같이 몰드캐버티(70)에 방열판(40)을 거꾸로 드랍-인(Drop-in)시켜 세팅한 후, 칩(20)이 세팅된 PCB기판(10)을 거꾸로 하여 상기 몰드캐버티(70)에 넣는다. 그러면 도 8에서 도시하는 바와 같이 방열판(40)의 각 레그(41)가 PCB기판(10)에 부분적으로 노출되도록 설계된 그라운드용 레이어(11)와 정확하게 대응하여 밀착되게 된다. 여기서 상기 방열판(40)은 전도성 재질로 형성하여야 그라운드 효과를 발휘할 수 있게 됨은 당연하다.
몰딩을 위한 세팅이 완료되면 상기 몰드캐버티(70)의 내측으로 몰딩화합물을 주입하고 응고시켜 몰딩함으로써 패키징을 완료한다. 그리고 상기와 같이 몰딩이 완료되면 도시하지는 않았지만, 마운트 타입과 동일하게 마킹을 하고, 고온건조를 한 후, 제품의 하측에 솔더볼(60)을 형성함으로써 제품생산을 완료하게 된다.
상기와 같이 드랍-인(Drop-in) 타입으로 생산되는 PBGA 제품은 도 5에서 도시하는 바와 같이 방열판(40)과 PCB기판(10)이 자중에 의해 직접 밀착된 상태로 몰딩된 형태를 이루게 된다. 그리고 이를 제외한 다른 구성은 도 1에서 도시한 마운트 타입으로 생산된 PBGA 제품과 동일하다.
상기와 같은 공정을 통해 생산되는 본 발명에 의한 PBGA 제품은 기존의 PCB기판(10)에 설계된 그라운드용 레이어(11)와 전도성 재질로 형성된 방열판(40)이 전기적으로 연결된 상태를 이루게 되므로 상기 방열판(40)이 그라운드 효과를 발휘하게 된다. 그러므로 본 발명에 의한 PBGA 제품은 소형화 추세에 따른 그라운드 설계의 한계를 상기 방열판(40)을 통해 완전히 해결하게된 것이다.
그리고 본 발명에 의한 PBGA 제품은 종래의 마운트 타입에 비해 생산 공정이 축소됨에 따라 불량이 줄어 제품의 신뢰성이 향상되며, 자중에 의해 상기 방열판(40)과 PCB기판(10)의 접착이 향상됨과 동시에 이들의 접착을 위한 별도의 접착물질이 없어 몰딩시 가스 및 다른 약품이 침투하지 못하므로 보다 안정적인 패키지를 형성할 수 있게 된다.
이상의 명백한 설명과 같이 본 발명은 마운트 타입보다 공정이 축소되면서 간편하고, 제품의 신뢰성이 향상되는 동시에, 그라운드용 레이어와 전기적으로 연결된 방열판을 통해 그라운드 효과가 극대화되므로 패키지가 전기적으로 매우 안정되는 효과가 있다.

Claims (1)

  1. 상측에 그라운드용 레이어(11)가 부분적으로 노출된 PCB기판(10)에 칩(20)을 세팅시키고, 몰드캐버티(70) 내측에 전도성 재질의 방열판(40)을 거꾸로 드랍-인(Drop-in)시킨 후, 상기 방열판(40)의 돌출형성된 레그(41)가 상기 PCB기판(10)에 부분적으로 노출된 그라운드용 레이어(11)에 밀착되도록 칩(20)이 세팅된 PCB기판(10)을 상기 몰드캐버티(70)에 거꾸로 넣고, 상기 몰드캐버티(70) 내에 몰딩화합물을 주입하여 응고시켜 몰딩함으로써, 상기 방열판(40)이 그라운드 효과를 발휘하여 패키지내에 전기적 안정성을 확보하도록 이루어진 것을 특징으로 하는 드랍-인 방법으로 패키징하는 PBGA에서 전기적 안정성을 확보하는 방법.
KR10-2001-0056692A 2001-09-14 2001-09-14 드랍-인 방법으로 패키징하는 피비쥐에이에서 전기적안정성을 확보하는 방법 KR100392061B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0056692A KR100392061B1 (ko) 2001-09-14 2001-09-14 드랍-인 방법으로 패키징하는 피비쥐에이에서 전기적안정성을 확보하는 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0056692A KR100392061B1 (ko) 2001-09-14 2001-09-14 드랍-인 방법으로 패키징하는 피비쥐에이에서 전기적안정성을 확보하는 방법

Publications (2)

Publication Number Publication Date
KR20030023932A KR20030023932A (ko) 2003-03-26
KR100392061B1 true KR100392061B1 (ko) 2003-07-22

Family

ID=27723987

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0056692A KR100392061B1 (ko) 2001-09-14 2001-09-14 드랍-인 방법으로 패키징하는 피비쥐에이에서 전기적안정성을 확보하는 방법

Country Status (1)

Country Link
KR (1) KR100392061B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101009525B1 (ko) * 2009-03-24 2011-01-18 주식회사 영일프레시젼 피비쥐에이용 센터게이트 방열판

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63126237A (ja) * 1986-11-15 1988-05-30 Matsushita Electric Works Ltd 半導体パツケ−ジの製法
US5432742A (en) * 1992-04-30 1995-07-11 Ihara; Makoto System memory and a microcomputer comprising the same
KR19990036925A (ko) * 1997-10-08 1999-05-25 가네꼬 히사시 밀봉 수지부 내에 방열판을 내장한 반도체 패키지 및 그 제조방법
US5977626A (en) * 1998-08-12 1999-11-02 Industrial Technology Research Institute Thermally and electrically enhanced PBGA package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63126237A (ja) * 1986-11-15 1988-05-30 Matsushita Electric Works Ltd 半導体パツケ−ジの製法
US5432742A (en) * 1992-04-30 1995-07-11 Ihara; Makoto System memory and a microcomputer comprising the same
KR19990036925A (ko) * 1997-10-08 1999-05-25 가네꼬 히사시 밀봉 수지부 내에 방열판을 내장한 반도체 패키지 및 그 제조방법
US5977626A (en) * 1998-08-12 1999-11-02 Industrial Technology Research Institute Thermally and electrically enhanced PBGA package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101009525B1 (ko) * 2009-03-24 2011-01-18 주식회사 영일프레시젼 피비쥐에이용 센터게이트 방열판

Also Published As

Publication number Publication date
KR20030023932A (ko) 2003-03-26

Similar Documents

Publication Publication Date Title
US10468344B2 (en) Method of manufacturing semiconductor devices and corresponding product
US7239029B2 (en) Packages for semiconductor die
US6818982B2 (en) Heat dissipation type semiconductor package and method of fabricating the same
US5079673A (en) Ic card module
US9082607B1 (en) Molded leadframe substrate semiconductor package
JPH10284525A (ja) 半導体装置の製造方法
US6064115A (en) Semiconductor device provided with a heat sink
CN112385024B (zh) 扇出封装方法及扇出封装板
KR100800475B1 (ko) 적층형 반도체 패키지 및 그 제조방법
JP2000329632A (ja) 圧力センサーモジュール及び圧力センサーモジュールの製造方法
KR20000050486A (ko) 볼 그리드 어레이 반도체 패키지의 인캡슐레이션 방법
KR100392061B1 (ko) 드랍-인 방법으로 패키징하는 피비쥐에이에서 전기적안정성을 확보하는 방법
JP2003258152A (ja) 熱バイアを有するモノリシックマイクロ波集積回路パッケージ
KR100197878B1 (ko) Bga 반도체 패키지
KR100331072B1 (ko) 인쇄회로기판
KR100520443B1 (ko) 칩스케일패키지및그제조방법
KR100248202B1 (ko) 칩 크기의 패키지 및 그의 형성방법
KR100459820B1 (ko) 칩스케일패키지및그제조방법
KR200187486Y1 (ko) 반도체 패키지
KR20020031881A (ko) 반도체 패키지 및 그 제조방법
KR0138302Y1 (ko) 와이어 본딩이 용이한 반도체 장치
JPH08213418A (ja) 半導体装置の製造方法およびその製造方法に用いるモールド金型
KR19980058592A (ko) Bga 반도체패키지용 pcb
KR960000462Y1 (ko) 기판 반도체 장치
KR100242249B1 (ko) 패키지성형금형구조 및 반도체패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130625

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140627

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150703

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160706

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20170706

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20190730

Year of fee payment: 17