KR100331072B1 - 인쇄회로기판 - Google Patents

인쇄회로기판 Download PDF

Info

Publication number
KR100331072B1
KR100331072B1 KR1019980019304A KR19980019304A KR100331072B1 KR 100331072 B1 KR100331072 B1 KR 100331072B1 KR 1019980019304 A KR1019980019304 A KR 1019980019304A KR 19980019304 A KR19980019304 A KR 19980019304A KR 100331072 B1 KR100331072 B1 KR 100331072B1
Authority
KR
South Korea
Prior art keywords
circuit board
printed circuit
resin substrate
conductive trace
semiconductor chip
Prior art date
Application number
KR1019980019304A
Other languages
English (en)
Other versions
KR19990086360A (ko
Inventor
김성진
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR1019980019304A priority Critical patent/KR100331072B1/ko
Priority to JP10334667A priority patent/JP3020201B2/ja
Priority to JP10346145A priority patent/JP2997746B2/ja
Priority to US09/240,423 priority patent/US6214645B1/en
Priority to US09/240,422 priority patent/US6246015B1/en
Publication of KR19990086360A publication Critical patent/KR19990086360A/ko
Application granted granted Critical
Publication of KR100331072B1 publication Critical patent/KR100331072B1/ko

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224Patterned shielding planes, ground planes or power planes
    • H05K1/0225Single or multiple openings in a shielding, ground or power plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • H05K1/182Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10734Ball grid array [BGA]; Bump grid array

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 인쇄회로기판에 관한 것으로, 종래의 인쇄회로기판에는 반도체 패키지의 제조 공정중 몰딩단계에서 상기한 인쇄회로기판에 형성된 도전성 트레이스의 그라운드 신호를 그라운드 접지 시킬 수 없어 몰딩시 유입되는 봉지재와 와이어와의 마찰로 인하여 발생되는 전하가 반도체칩의 본드패드 주위에 축적되어 있고, 이 축적된 전하가 순간적으로 이동함에 따라 반도체칩의 본드 패드가 손상되어 불량을 발생시키는 문제점이 있었던 바, 본 발명의 인쇄회로기판은 볼 그리드 어레이 반도체 패키지의 제조 공정중 몰딩단계에서 봉지재의 유입시 발생되는 전하가 축적되지 않도록 상기한 인쇄회로기판에 형성된 도전성 트레이스의 그라운드 신호를 몰드금형에 접지 시킬 수 있는 그라운드 접지용 평판을 인쇄회로기판의 저면에 형성하여, 상기한 인쇄회로기판은 몰드금형에 안착시키는 것에 의해 인쇄회로기판에 형성된 도전성 트레이스의 그라운드 신호가 몰드금형에 그라운드 접지 되도록 함으로써, 몰딩시 발생되는 전하의 축적을 없애 불량을 방지하고, 상품성 및 신뢰성을 향상시키도록 된 것이다.

Description

인쇄회로기판
본 발명은 인쇄회로기판에 관한 것으로, 더욱 상세하게는 인쇄회로기판을 이용한 볼 그리드 어레이 반도체 패키지의 제조 공정중 몰딩단계에서 봉지재의 유입시 상기 봉지재와 와이어 및 기타 물질과의 마찰에 기인하거나, 공정중에 발생되는 전하가 축적되지 않도록 상기한 인쇄회로기판에 형성된 도전성 트레이스의 그라운드 신호를 몰드금형에 접지 시킬 수 있는 그라운드 접지용 평판을 인쇄회로기판의 저면에 형성하여, 몰드금형에 접지 시킴으로써 몰딩단계에서 발생되는 전하의 축적을 없애 불량을 방지하여 상품성 및 신뢰성을 향상시키도록 된 것이다.
최근, 반도체칩의 급속한 고집적화 및 소형화 추세에 따라 전자 기기나 가전 제품들도 소형화되어 가고 있으므로, 이러한 추세에 따라 반도체 패키지에 있어서도 다핀화가 요구되고 있다. 따라서, 다핀화를 가능하도록 볼 그리드 어레이(Ball Grid Array) 반도체 패키지가 개발되었다.
이러한 볼 그리드 어레이 반도체 패키키는 인쇄회로기판을 이용하는데, 상기한 인쇄회로기판의 구조는, 도 1과 도 2에 도시된 바와 같이 비스말레이미드트리아진(Bismaleimidetriazine)이나 폴리이미드(Polyimide)등과 같은 수지기판(1)의 상면에 반도체칩(21)이 실장될 수 있는 반도체칩 실장영역(2)이 형성되어 있고, 상기한 실장영역(2)의 사방에 배치되도록 도전성 트레이스(3)가 형성되어 있으며, 상기한 도전성 트레이스(3)는 솔더 마스크(4a)로 코팅되어 보호된다.
또한, 상기한 수지기판(1)에는 상하부를 관통하는 스루홀(5)이 형성되어 상부의 도전성 트레이스(3)를 하부로 연결하고, 이 스루홀(5)에 의해 연결된 수지기판(1)의 저면에는 솔더볼(22)이 융착될 수 있는 솔더볼 랜드(6)가 형성되며, 상기한 솔더볼 랜드(6)는 수지기판(1)의 하부에 코팅되는 솔더 마스크(4b)에 의해 한정적으로 오픈 된다.
상기한 수지기판(1)의 상면 일측 코너부에는 상기한 실장영역(2)에 부착되는 반도체칩(21)을 보호하기 위해 몰딩하는 봉지재(23)가 주입되는 골드 게이트(7)가 형성되고, 이 골드 게이트(7)에는 상기한 도전성 트레이스(3)의 그라운드 신호가 연결되어 있어, 상기 골드 게이트(7)를 접지 시키는 것에 의해 그라운드 접지가 된다.
이와 같은 인쇄회로기판을 이용하여 제조되는 볼 그리드 어레이 반도체 패키지의 구조는, 도 3에 도시된 바와같이 인쇄회로기판(10)의 반도체칩 실장영역(2)에 반도체칩(21)이 실장되고, 실장된 반도체칩(21)의 본드 패드(도시하지 않음)와 인쇄회로기판(10)상에 형성된 도전성 트레이스(Trace)(3)는 와이어(24)에 의해 전기적으로 접속되며, 인쇄회로기판(10)상의 도전성 트레이스(3)는 스루홀(5)을 통하여 솔더볼(22)이 융착되는 인쇄회로기판(10) 저면의 솔더 마스크(4b)에 의해 한정되는 영역인 솔더볼 랜드(6)에 전기적으로 접속된다. 따라서, 반도체칩(21)의 전기적 신호는 솔더볼(22)을 입출력 단자로 하여 외부의 마더(Mother) 보드(도시하지 않음)에 전송된다. 또한, 상기한 반도체칩(21) 및 와이어(24)는 외부의 환경으로부터 보호하도록 봉지재(23)로 몰딩된다.
이와 같은 볼 그리드 어레이 반도체 패키지의 제조 공정을 살펴보면, 먼저웨이퍼의 불량을 체크하는 원자재 검사단계와, 웨이퍼를 절단하여 반도체칩(21)을 낱개로 분리하는 소잉단계와, 상면에 반도체칩의 실장영역(2) 및 도전성 트레이스(3)가 형성되고, 이를 보호하도록 솔더 마스크(4a)(4b)가 상하면에 코팅되며, 저면에는 솔더볼 랜드(6)가 형성되어 있는 인쇄회로기판(10)을 제공하는 단계와, 낱개로 분리된 반도체칩(21)을 상기한 인쇄회로기판(10)의 실장영역(2)에 접착제로 부착하는 다이본딩 단계와, 상기한 반도체칩(21)의 본드 패드와 인쇄회로기판(10)의 도전성 트레이스(3)를 와이어(24)로 연결시켜 주는 와이어 본딩단계와, 상기한 반도체칩(21)의 내부회로와 그 외의 구성부품을 보호하기 위하여 봉지재(23)로 그 외부를 감싸는 몰딩단계와, 상기한 인쇄회로기판(10)의 저면에 형성된 솔더볼 랜드(6)에 솔더볼(22)을 융착하는 솔더볼 범핑단계와, 상기한 인쇄회로기판(10)으로 부터 낱개의 볼 그리드 어레이 반도체 패키지로 분리시키는 싱글레이션 단계와, 상기한 단계를 거쳐 완성된 볼 그리드 어레리 반도체 패키지의 불량을 검사하는 단계로 이루어진다.
상기의 공정중 몰딩단계를 좀 더 상세히 설명하면, 내부에 캐비티(33)가 형성된 상하부 몰드금형(31)(32)의 캐비티(33)내로 봉지재(23)를 주입하여 반도체칩(21)의 본드 패드와 인쇄회로기판(10)의 도전성 트레이스(3)를 와이어 연결한 자재를 외부의 충격 및 접촉으로부터 보호하고, 외관상 제품의 형태를 만들기 위해 일정한 모양으로 성형하는 것으로, 자재의 견고성을 유지하기 위해 주어진 온도와 시간에 맞추어 경화시켜 성형한다.
그러나, 이러한 몰딩단계에서는 많은 불량이 발생될 수 있고, 이 중에서도상기한 인쇄회로기판(10)에 형성된 도전성 트레이스(3)의 그라운드 신호를 접지 시키지 않으면, 주입되는 봉지재(23)에 의해 와이어(24) 및 기타 물질과의 마찰에 기인하거나, 공정중에 발생되는 전하가 와이어(24)를 타고 흘러 반도체칩(21)의 본드 패드 부분에 축적된다.
이때, 축적된 전하는 대략 1kv 이상의 대량 전하가 축적되는 것으로, 이와 같이 축적된 전하는 상기한 인쇄회로기판(10)에 형성된 도전성 트레이스(3)의 그라운드 신호가 접지되는 순간에 급속한 전하 이동이 발생되어 반도체칩(21) 내부구조의 불량을 발생시켜 반도체칩(21)의 기능에 영향을 미치게 된다.
따라서, 몰딩단계에서 상기한 인쇄회로기판(10)에 형성된 도전성 트레이스(3)의 그라운드 신호를 접지 시켜야 되는데, 종래에는 상기한 인쇄회로기판(10)에 형성된 도전성 트레이스(3)의 그라운드 신호를 접지 시키기 위한 별다른 구성이 없어 그라운드 접지되지 않은 상태로 본딩을 하였음으로, 몰딩단계에서 대량의 불량이 발생되었다.
본 발명의 목적은 이와같은 문제점을 해소하기 위하여 발명된 것으로서, 볼 그리드 어레이 반도체 패키지의 몰딩단계에서 인쇄회로기판에 형성된 도전성 트레이스의 그라운드 신호를 몰드금형에 그라운드 접지시킬 수 있도록 인쇄회로기판의 저면에 그라운드 접지용 평판을 형성함으로써, 몰딩단계에서 발생되는 전하의 축적을 없애 불량을 방지하고, 상품성 및 신뢰성을 향상시키도록 된 인쇄회로기판을 제공함에 있다.
도 1은 인쇄회로기판의 구조를 나타낸 평면도
도 2는 인쇄회로기판의 요부 구성을 나타낸 확대 단면도
도 3은 인쇄회로기판이 적용된 볼 그리드 어레이 반도체 패키지의 단면도
도 4a와 도 4b는 본 발명에 따른 인쇄회로기판의 저면도
도 5는 본 발명에 따른 인쇄회로기판에 형성된 그라운드 접지용 평판의 확대 단도.
도 6은 본 발명에 따른 인쇄회로기판의 몰딩상태를 나타낸 도면
- 도면의 주요 부분에 대한 부호의 설명 -
10 - 인쇄회로기판 1 - 수지기판
2 - 실장영역 3 - 도전성 트레이스
4a,4b - 솔더 마스크 5 - 스루홀
6 - 솔더볼 랜드 7 - 골드 게이트
8 - 그라운드 접지용 평판 21 - 반도체칩
22 - 솔더볼 23 - 봉지재
24 - 와이어 31,32 - 몰드금형
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 4와 도 5는 본 발명에 따른 인쇄회로기판의 구성을 나타낸 것으로, 도시된 바와같이 본 발명의 구성은, 수지기판(1)과, 상기한 수지기판(1)의 상면에 반도체칩(21)이 실장될 수 있도록 형성된 반도체칩 실장영역(2)과, 상기한 실장영역(2)의 사방에 배치되도록 형성된 도전성 트레이스(3)와, 상기한 도전성 트레이스(3)를 보호하도록 수지기판(1)의 상부에 코팅된 솔더 마스크(4a)와, 상기한 도전성 트레이스(3)를 수지기판(1)의 상하부로 연결하는 스루홀(5)과, 상기한 스루홀(5)에 의해 수지기판(1)의 하부로 연결되어 솔더볼(22)이 융착될 수 있는 영역을 형성하는 솔더볼 랜드(6)와, 상기한 수지기판(1)의 하부에 솔더볼 랜드(6)를 제외한 영역에 코팅된 솔더 마스크(4b)와, 상기 도전성 트레이스(3)의 그라운드 신호가 연결되며, 상기한 실장영역(2)에 부착되는 반도체칩(21)을 보호하기 위해 몰딩하는 봉지재(23)가 주입되는 골드 게이트(7)와, 상기한 인쇄회로기판(10)의 상하부에 코팅된 솔더 마스크(4a)(4b)가 한정적으로 개방되고, 이 개방된 영역을 통해 솔더 마스크(4b)의 높이 보다 약간 높게 형성되며, 상기한 도전성 트레이스(3)의 그라운드 신호와 연결되는 그라운드 접지용 평판(8)을 포함하여 이루어지며, 상기한 그라운드 접지용 평판(8)의 표면에는 금도금 되어 있다.
또한, 상기한 그라운드 접지용 평판(8)에 도전성 트레이스(3)의 그라운드 신호를 연결하기 위한 구성의 일예로서, 상기한 인쇄회로기판(10)의 상면 일측 코너부에 형성된 골드 게이트(7)와 상기한 인쇄회로기판(10)의 저면에 형성되는 그라운드 접지용 평판(8)을 연결하면 되는 것으로, 이는 상기한 골드 게이트(7)와 상기한 그라운드 접지용 평판(8)을 스루홀(5)을 통해 연결시킨다.(도 4b) 즉, 상기한 골드 게이트(7)에는 도전성 트레이스(3)의 그라운드 신호가 연결되어 있음으로서, 이 골드 게이트(7)를 그라운드 접지용 평판(8)에 연결하는 것에 의해 종래의 인쇄회로기판의 설계를 변경하지 않고, 간단하게 그라운드 접지용 평판(8)에 도전성 트레이스(3)의 그라운드 신호를 연결할 수 있다.
이와 같이 구성된 본 발명의 인쇄회로기판은 도 6에 도시된 바와 같이 볼 그리드 어레이 반도체 패키지의 제조 공정중 몰딩단계에서 상기한 인쇄회로기판(10)을 몰드금형(31)(32)에 안착시키는 것에 의해서 간단하게 그라운드 접지된다. 즉, 상기한 인쇄회로기판(10)의 저면에 그라운드 접지용 평판(8)이 솔더 마스크(4b)의 높이 보다 약간 높게 형성됨으로써, 이 그라운드 접지용 평판(8)이 몰드금형(32)에 접지된다.
따라서, 몰딩단계에서 봉지재(23)의 주입시 봉지재(23)가 와이어(24)와 마찰되는 것에 의해 생기는 전하가 반도체칩(21)의 본드 패드에 축적되지 않고, 상기한 그라운드 접지용 평판(8)을 통해 외부로 방전됨으로서, 이로 인한 불량을 방지할 수 있다. 즉, 몰딩단계에서 주입되는 봉지재(23)가 와이어(24)와 마찰되면서 생기는 전하의 축적이 없음으로써, 전하가 급속히 이동하는 현상이 발생되지 않게 되어 패키지의 불량을 방지할 수 있다.
이상의 설명에서 알 수 있듯이 본 발명의 인쇄회로기판에 의하면, 볼 그리드어레이 반도체 패키지의 몰딩단계에서 인쇄회로기판에 형성된 도전성 트레이스의 그라운드 신호를 몰드금형에 그라운드 접지시킬 수 있도록 인쇄회로기판의 저면에 그라운드 접지용 평판을 형성함으로써, 몰딩단계에서 발생되는 전하의 축적을 없애 불량을 방지하고, 반도체 패키지의 상품성 및 신뢰성을 향상시킬 수 있다.

Claims (2)

  1. 수지기판(1)과,
    상기한 수지기판(1)의 상면에 반도체칩(21)이 실장될 수 있도록 형성된 반도체칩 실장영역(2)과,
    상기한 실장영역(2)의 사방에 배치되도록 형성된 도전성 트레이스(3)와,
    상기한 도전성 트레이스(3)를 보호하도록 수지기판(1)의 상부에 코팅된 솔더 마스크(4a)와,
    상기한 도전성 트레이스(3)를 수지기판(1)의 상하부로 연결하는 스루홀(5)과,
    상기한 스루홀(5)에 의해 수지기판(1)의 하부로 연결되어 솔더볼(22)이 융착될 수 있는 영역을 형성하는 솔더볼 랜드(6)와,
    상기한 수지기판(1)의 하부에 솔더볼 랜드(6)를 제외한 영역에 코팅된 솔더 마스크(4b)와,
    상기 도전성 트레이스(3)의 그라운드 신호가 연결되며, 상기 실장영역(2)에 부착되는 반도체칩(21)을 보호하기 위해 몰딩하는 봉지재(23)가 주입되는 골드 게이트(7)와,
    상기한 인쇄회로기판(10)의 상하부에 코팅된 솔더 마스크(4a)(4b)가 한정적으로 개방되고, 이 개방된 영역을 통해 솔더 마스크(4b)의 높이 보다 약간 높게 형성되며, 상기한 도전성 트레이스(3)의 그라운드 신호와 연결되는 그라운드 접지용평판(8)을 포함하여 이루어지는 것을 특징으로 하는 인쇄회로기판.
  2. 제 1 항에 있어서, 상기한 그라운드 접지용 평판(8)의 표면에는 금도금되어 있는 것을 특징으로 하는 인쇄회로기판.
KR1019980019304A 1998-05-27 1998-05-27 인쇄회로기판 KR100331072B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019980019304A KR100331072B1 (ko) 1998-05-27 1998-05-27 인쇄회로기판
JP10334667A JP3020201B2 (ja) 1998-05-27 1998-11-25 ボールグリッドアレイ半導体パッケージのモールディング方法
JP10346145A JP2997746B2 (ja) 1998-05-27 1998-12-04 印刷回路基板
US09/240,423 US6214645B1 (en) 1998-05-27 1999-01-29 Method of molding ball grid array semiconductor packages
US09/240,422 US6246015B1 (en) 1998-05-27 1999-01-29 Printed circuit board for ball grid array semiconductor packages

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980019304A KR100331072B1 (ko) 1998-05-27 1998-05-27 인쇄회로기판

Publications (2)

Publication Number Publication Date
KR19990086360A KR19990086360A (ko) 1999-12-15
KR100331072B1 true KR100331072B1 (ko) 2003-12-31

Family

ID=37479291

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980019304A KR100331072B1 (ko) 1998-05-27 1998-05-27 인쇄회로기판

Country Status (1)

Country Link
KR (1) KR100331072B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010018949A (ko) * 1999-08-24 2001-03-15 마이클 디. 오브라이언 반도체패키지용 회로기판
KR100559512B1 (ko) * 2000-07-08 2006-03-10 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 인쇄회로기판 및 금형
JP2003101204A (ja) * 2001-09-25 2003-04-04 Nec Kansai Ltd 配線基板及び配線基板の製造方法並びに電子部品

Also Published As

Publication number Publication date
KR19990086360A (ko) 1999-12-15

Similar Documents

Publication Publication Date Title
US5986340A (en) Ball grid array package with enhanced thermal and electrical characteristics and electronic device incorporating same
US6756252B2 (en) Multilayer laser trim interconnect method
KR100782774B1 (ko) Sip 모듈
US20070069371A1 (en) Cavity chip package
US6246015B1 (en) Printed circuit board for ball grid array semiconductor packages
KR20040080955A (ko) 반도체 모듈의 몰딩에 관한 제조 방법 및 이에 사용되는인쇄회로기판
KR20050051047A (ko) 고신뢰성을 갖는 스택형 반도체 패키지
US6828671B2 (en) Enhanced BGA grounded heatsink
KR100331072B1 (ko) 인쇄회로기판
KR100608366B1 (ko) 미세 피치 볼 그리드 어레이 패키지
KR0127737B1 (ko) 볼 그리드 어레이(Ball Grid Array) 반도체 패키지
KR100357880B1 (ko) 반도체 패키지용 인쇄회로기판
KR100762913B1 (ko) 반도체 패키지
KR100216845B1 (ko) CSP ( Chip Scale Package ; 칩 스케일 패키지)의 구조 및 제조방법
KR20080029706A (ko) 반도체 패키지
KR101088087B1 (ko) 반도체 패키지용 히트슬러그 및 이를 이용한 반도체 패키지의 제조방법
KR0178626B1 (ko) 반도체 패키지의 제조방법 및 그 구조
KR100352121B1 (ko) 인쇄회로기판
KR100251860B1 (ko) Csp (칩 스케일 패키지)의 구조 및 제조방법
KR100225238B1 (ko) CSP(Chip Scale Package ; 칩 스케일 패키지)의 구조 및 제조방법
KR100357879B1 (ko) 반도체 패키지용 인쇄회로기판
KR100459820B1 (ko) 칩스케일패키지및그제조방법
KR100237566B1 (ko) 반도체 박형 패키지
KR20150014282A (ko) 반도체 칩 패키지 모듈 및 그 제조방법
KR100674502B1 (ko) Blp형 반도체 칩 패키지

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130320

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20140314

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20160317

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20170313

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20180309

Year of fee payment: 17

EXPY Expiration of term