KR100352121B1 - 인쇄회로기판 - Google Patents

Abstract

볼 그리드 어레이 반도체 패키지용 정전 제거형 인쇄회로기판은, 수지 기판과, 그 상하면에 소정의 회로 패턴을 이루는 다수의 도전성 트레이스와, 수지 기판 상면 중앙부의 반도체칩 탑재부와, 수지 기판 상면 및 하면의 회로 패턴을 전기적으로 연결하는 다수의 도전성 비아홀과, 수지 기판 상면의 다수의 도전성 트레이스의 반도체칩 탑재부에 인접한 단부 및 수지 기판 하면의 다수의 도전성 트레이스 각각의 솔더볼이 융착되는 부분인 솔더볼 랜드를 제외한 상하면의 회로 패턴상에 코팅되어 다수의 도전성 트레이스 상호간을 절연 및 보호하는 솔더 마스크와, 그라운드용 비아홀 및 그라운드용 트레이스와 전기적으로 연결되어 몰딩시 몰드와 당접되는 그라운드부로 구성되며, 반도체 패키지로의 수지 몰딩시 고온고압의 용융된 몰딩 수지의 유입에 의하여 발생되는 정전하를 몰드로 즉시 방출시킬 수가 있으므로, 정전하의 축적에 따른 급격한 정전 방전에 의한 반도체 칩의 손상을 효과적으로 방지할 수 있다.

Description

인쇄회로기판{Printed Circuit Board}

본 발명은 반도체 패키지용 인쇄회로기판에 관한 것이며, 더욱 상세하게는, 반도체 패키지로의 수지 몰딩시 정전하(static charge)의 축적을 방지함으로써 급격한 정전 방전(static discharge)에 의한 반도체 칩의 손상을 효과적으로 방지할 수 있는 볼 그리드 어레이 반도체 패키지용 정전 제거형(static eliminating) 인쇄회로기판에 관한 것이다.

최근, 반도체칩의 급속한 고집적 소형화 및 고성능화 추세에 따라 전자 기기나 가전 제품들도 소형화 및 고성능화되어 가고 있으므로, 이러한 추세에 따라 반도체 패키지에 있어서도 고집적 소형화 및 고성능화된 반도체 칩의 성능이 최적하게 구현될 수 있도록 우수한 전기적 성능, 고방열성 및 입출력 단자 수의 대용량화가 요구되고 있다.

이러한 요구에 부응하여, 근년들어, 볼 그리드 어레이(BGA : Ball Grid Array) 반도체 패키지가 각광받고 있다. 이러한 BGA 반도체 패키지는 인쇄회로기판을 이용함으로써 전체적인 전기 회로의 길이를 단축시킬 수 있을 뿐만 아니라 파워나 그라운드 본딩 영역을 용이하게 도입할 수 있으므로 우수한 전기적 성능을 발현시키기에 용이하며, 입출력 단자수의 설계시 QFP(Quad Flat Package)의 경우보다 여유있는 간격으로 훨씬 많은 입출력 단자수를 제공할 수 있어서 패키지의 소형화에 적합한 장점을 갖고 있다.

도 5a 및 도 5b 는, 각각, 상기한 바와 같은 BGA 반도체 패키지의 제조에 이용되는 통상적인 인쇄회로기판(10′)의 평면도 및 저면도로서, 이를 참조하여 그 구조를 간단히 설명하기로 한다.

통상적으로, 인쇄회로기판(10′)은, 열경화성 수지 기판(도 6 및 7의 도면 부호 11)과, 수지 기판(11)의 상하면에 소정의 회로 패턴을 이루는 다수의 도전성 트레이스(12)와, 수지 기판(11) 상면 중앙부의 반도체칩 탑재부(16)와, 수지 기판(11) 상하면의 다수의 도전성 트레이스(12)들 상호간을 각각 전기적으로 연결하는 다수의 도전성 비아홀(13)과, 수지 기판(11) 저면의 다수의 도전성 트레이스(12)에 각각 형성되는 다수의 솔더볼 랜드(14)와, 수지 기판(11) 상면 일측 코너부로부터 반도체칩 탑재부(16)까지 용융된 몰딩 컴파운드의 유입로가 되는도전성 금속 박막으로 형성되는 몰드 런너 게이트(17)와, 다수의 도전성 트레이스(12)의 반도체칩 탑재부(16)에 인접한 단부 및 솔더볼 랜드(14)를 제외한 전 영역상에 코팅되어 다수의 도전성 트레이스(12) 상호간을 절연시킴과 아울러 유해한 외부 환경으로부터 보호하는 비도전성인 솔더 마스크(15)로 구성된다.

여기서, 상기한 인쇄회로기판(10′)의 몰드 런너 게이트(17)는 소정의 그라운드용 도전성 트레이스(22)를 경유하여 반도체칩 탑재부(16) 외주연에 형성되는 그라운드용 링(25) 또는 직접 반도체칩 탑재부(16)에 전기적으로 연결된다(도 5a의 좌측 및 우측에 각각 도시). 그라운드용 도전성 트레이스(22)가 직접 구리 또는 구리 합금으로 된 반도체칩 탑재부(16)에 전기적으로 연결되는 경우에는 상기한 탑재부(16) 상면의 솔더 마스크(15) 상에 형성된 복수개의 개구(도면 부호 미부여)를 통하여 반도체칩(40) 실장용 은 충진 에폭시 수지 등과 같은 열 및 전기 전도성 수지가 충진되므로 상기한 반도체칩(40)에 축적된 정전하는 상기한 은 충진 에폭시 수지를 통하여 상기한 반도체칩 탑재부(16)로 이동하고 다시 상기한 그라운드용 도전성 트레이스(22), 몰드 런너 게이트(17) 및, 그라운드부(20)를 차례로 경유하여 하부 몰드(30b)를 통해 제거된다.

이와 같이, 몰드 런너 게이트(17)에 반도체칩의 그라운드 신호를 전달하는 것에 의하여, 전압 강하 폭의 정밀 측정에 의한 도전성 트레이스(12)와 반도체칩의 와이어 본딩 불량 여부를 판정하거나 또는 공통의 그라운드 영역의 형성에 의한 회로 패턴의 최적한 확보가 가능하게 된다.

도 5a 및 도 5b중, 미설명 부호 18은 스트립 형태의 인쇄회로기판(10′)을장치내에서 용이하게 이송시키거나 고정시키기 위한 툴링 홀이고, 19 는 독립된 낱개의 반도체 패키지로 싱귤레이션(singulation)할 때의 기준점으로 이용되는 싱귤레이션용 홀이며, 19′는 싱귤레이션시의 가상 절단선이다.

위에서 설명한 바와 같은 일반적인 인쇄회로기판(10′)을 이용한 통상적인 볼 그리드 어레이 반도체 패키지(1)를 도 6 에 나타내며, 그 제조 방법을 통하여 그 구조를 간략히 설명하기로 한다.

이미 앞에서 설명한 바와 같은 구조의 스트립 형태로 된 인쇄회로기판(10′)상의 각각의 반도체칩 탑재부(16)에 접착층(도면부호 미부여)을 개재하여 반도체칩(40)을 접착시키는 반도체칩 실장 단계후, 솔더마스크(15)가 코팅되어 있지 않은 도전성 트레이스(12)의 내측 단부와 반도체칩(40)을 전기적으로 연결하는 와이어 본딩 단계, 반도체칩(40) 및 와이어(50) 등을 외부 환경으로부터 보호하기 위한 수지 봉지부(70)를 형성시키는 몰딩 단계, 솔더볼 랜드(14)상에 외부 입출력 단자로서의 솔더볼(80)을 융착시키는 솔더볼 융착 단계 및, 스트립 형태로 된 인쇄회로기판(10′)상에 형성된 다수의 반도체 패키지를 소정의 크기로 절단하여 낱개의 완성된 반도체 패키지(1)로 분리하는 싱귤레이션 단계 등을 순차적으로 수행하는 것에 의하여, 도 6 에 나타낸 바와 같은 볼 그리드 어레이 반도체 패키지(1)가 구성된다.

도 7은 일반적인 인쇄회로기판(10′)에서의 비아홀(13) 인접 구조를 나타내는 단면도로서, 비스말레이미드트리아진(Bismaleimidetriazine)이나 폴리이미드(Polyimide)등과 같은 수지기판(11)의 상하면에 형성된 회로 패턴을 이루는 도전성 트레이스(12)에 비아홀(13)이 형성되고 비아홀(13)의 내면은 도전성 금속으로 코팅되며 도전성 트레이스(12)의 상면 및 비아홀(13)의 내부는 솔더마스크(15)가 적층 및 충진됨을 나타내고 있다. 여기서, 솔더볼 랜드(14)는 솔더마스크(15)에 의하여 영역 한정되며, 솔더볼 랜드(14)에는 외부 입출력 단자로서의 솔더볼(80)이 융착된다.

상기한 바와 같은 반도체 패키지(1)의 제조를 위한 여러 단계중 몰딩 단계는 도 8에 나타낸 바와 같이 상하부 몰드(30a,30b) 사이에 반도체칩(40)이 실장되고 와이어(50)가 본딩된 상태의 인쇄회로기판(10′)을 위치시켜 수행된다.

하부 몰드(30b)의 상면에는 인쇄회로기판(10′)을 위치시키기 위한 오목부(31′)가 형성되고, 상부 몰드(30a)에는 수지 봉지부(도 6의 도면 부호 70)의 형상에 대응하는 형상의 오목부(31)가 형성되며, 상기한 상부 몰드(30a)의 오목부(31)를 이루는 면과 인쇄회로기판(10′)의 상면은 상하부 몰드(30a,30b) 계합시 인쇄회로기판(10′)상의 반도체칩(40) 및 도전성 와이어(50) 등이 위치하는 캐비티(34)를 형성한다. 캐비티(34)의 일측 코너부에는 용융된 몰딩 수지를 포트(미도시)로부터 캐비티(34)내로 주입시키기 위한 좁은 통로인 런너(32)가 상부 몰드(30a)에 형성되며, 런너(32)는 인쇄회로기판(10′)의 몰드 런너 게이트(도 5a의 도면 부호 17 참조)와 대응하는 위치(즉, 몰드 런너 게이트(17)에 인접한 양측)에 형성된다. 가압 상태로 주입되는 용융된 몰딩 수지는 런너(32)를 통하여 캐비티(34)내로 유입, 경화되어 상기한 수지 봉지부(70)를 형성한다. 또한, 상부 몰드(30a)에는 다수의 툴링핀(미도시)이 형성되어 인쇄회로기판(10′)에 형성된 툴링홀(도 5a 및 5b의 도면 부호 18)에 결합됨으로써 몰딩시 인쇄회로기판(10′)을 확실히 고정시킬 수 있도록 되어 있다.

여기서, 상부 몰드(30a)와 당접하는 인쇄회로기판(10′)의 상면 외곽부 및 하부 몰드와 당접하는 인쇄회로기판(10′)의 저면은 비도전성인 솔더마스크(15)가 코팅되어 있으므로 상하부 몰드(30a,30b)와는 전기적으로 오픈되어 있다(솔더볼(80)이 융착되기 전 상태에서 솔더마스크(15)가 코팅되어 있지 않은 외부 노출 솔더볼랜드(14)는 솔더마스크(15) 표면 내측에 위치하며 솔더볼 랜드(15)의 직경이 500∼800㎛ 정도로 작으므로 하부 몰드(30b)와는 직접 접촉하지 않는다.

몰딩 단계에 있어서, 고온고압의 용융된 몰딩 수지는 상부 몰드(30)의 런너(32)와 인쇄회로기판(10′)상의 몰드 런너 게이트(17)에 의하여 형성되는 통로를 따라 캐비티(34)내로 유입되며, 이때 용융된 몰딩 수지와 캐비티(34)내에 위치하는 인쇄회로기판(10′)상의 반도체 칩(40) 및 도전성 와이어(50) 등에 강하게 마찰된다. 따라서, 이러한 강한 마찰로 인해 반도체 칩(40), 도전성 와이어(50), 인쇄회로기판(10′)의 표면 등에는 정전기가 유도되어 많은 양의 정전하가 축적되는 현상이 필연적으로 발생한다.

종래와 같이 반도체 칩의 구동 전압이 높거나 허용되는 구동 전압의 오차가 큰 경우 또는 반도체 칩내의 회로 패턴이 비교적 미세하지 않은 경우에는 상기한 바와 같은 정전하의 축적 및 급격한 방전이 별 영향을 미치지 않았지만, 현재와 같이 반도체칩의 구동 전압이 상당히 낮거나 구동 전압의 허용 오차가 상당히 작고,회로 패턴이 대단히 미세한 경우에는 상기한 바와 같은 정전하의 축적에 따른 급격한 방전은 즉각적인 반도체칩의 손상으로 이어지게 된다.

즉, 반도체 칩이나 도전성 와이어 등에 축적되어 있던 정전하가 완성된 반도체 패키지를 몰드로부터 꺼낼 때 또는 다른 공정에서의 작업 설비와 접촉시 상기 한 정전하가 일시에 방전됨으로써 반도체 칩의 전극이 타버리거나 또는 반도체 칩내의 미세한 회로 패턴이 타버리게 되는 심각한 문제가 발생하게 되며, 이러한 문제는 반도체칩의 고집적 소형화 및 고성능화가 더욱 더 요구되고 있는 오늘날, 더욱 더 중요한 문제로 대두되고 있다.

또한, 상하부 몰드(30a,30b)의 계합시, 계합력이 약하면 상기한 몰드 런너 게이트(17)에 인접한 영역으로 몰딩 수지가 누출되는 플러싱 현상이 발생하며 이를 방지코자 계합력을 지나치게 강하게 하면 회로 패턴이 손상되거나 솔더 마스크(15) 또는 수지 기판(11)이 손상되는 결과를 초래하게 되며, 상기한 계합력을 적절히 유지한다 하더라도 상기한 솔더 마스크(15) 또는 수지 기판(11) 자체의 신축성으로 인하여 어느 정도의 플러싱은 불가피하게 되는 문제점이 있다.

본 발명의 목적은, 상기한 바와 같은 종래의 문제점을 해소하기 위한 것으로서, 반도체 패키지로의 수지 몰딩시 용융 수지와의 마찰로 인한 정전하의 축적을 방지함으로써 급격한 정전 방전에 의한 반도체 칩의 손상을 효과적으로 방지할 수 있는 동시에, 그 제조 효율성이 높은 볼 그리드 어레이 반도체 패키지용 정전제거형 인쇄 회로 기판을 제공하는 것이다.

본 발명의 두 번째 목적은, 상기한 첫 번째 목적외에 수지봉지부의 몰딩을 위한 상하부 몰드 계합시 플러싱 현상을 효과적으로 방지할 수가 있는 볼 그리드 어레이 반도체 패키지용 인쇄회로기판을 제공하는 것이다.

도 1 은 본 발명의 바람직한 일구체예에 따른 인쇄회로기판의 저면도

도 2 는 본 발명의 다른 바람직한 일구체예에 따른 인쇄회로기판의 저면도

도 3 은 도 2의 I-I선 단면도

도 4a는 몰딩시 도 1 및 도 2의 인쇄회로기판의 상하부 몰드에의 협지 상태를 나타내는 단면도

도 4b는 도 4a 의 A 부 확대도

도 5a 및 도 5b 는 각각 종래의 인쇄회로기판의 평면도 및 저면도

도 6은 종래의 인쇄회로기판이 적용된 볼 그리드 어레이 반도체 패키지의 단면도

도 7은 도 6의 비아홀의 단면도

도 8은 반도체 패키지로의 몰딩시 종래의 인쇄회로기판의 상하부 몰드와의 접촉 상태를 나타내는 단면도

- 도면중 주요부에 대한 부호의 설명 -

10 ; 인쇄회로기판

11 ; 수지기판 12 ; 도전성 트레이스

13 ; 도전성 비아홀 14 ; 솔더볼 랜드

15 ; 솔더마스크 16 ; 반도체칩 탑재부

17 ; 몰드 런너 게이트 18 ; 툴링홀

19 ; 싱귤레이션용 홀 19′; 싱귤레이션 가상 라인

20 ; 그라운드부 22 ; 그라운드용 트레이스

25 ; 그라운드용 링 30a ; 상부 몰드

30b ; 하부 몰드 31,31′; 오목부

32 ; 런너 34 ; 캐비티

40 ; 반도체칩 50 ; 도전성 와이어

60 ; 접착층 70 ; 수지 봉지부

80 ; 솔더볼

상기한 바와 같은 본 발명의 목적을 달성하기 위한 본 발명에 따른 볼 그리드 어레이 반도체 패키지용 인쇄회로기판은 몰딩시 몰드와의 접지를 위한 그라운드부를 갖는다.

본 발명의 바람직한 일구체예에 따른 인쇄회로기판은, 그라운드용 비아홀 및 그라운드용 트레이스와 전기적으로 연결되고 인쇄회로기판 저면의 싱귤레이션 라인 외부에 위치하며 인접한 솔더마스크의 높이와 동일하거나 또는 그 보다 높거나 낮은 높이를 갖는 노출된 평판상 그라운드부를 갖는다.

이하, 본 발명을 첨부 도면을 참조하여 더욱 상세히 설명하기로 한다.

도 1 및 도 2는 본 발명의 바람직한 일구체예에 따른 인쇄회로기판(10)의 저면도이며, 그 상면의 구조는 전술한 도 5a 와 실질적으로 동일하므로 이를 아울러 참조하기 바란다.

도 2는, 상면의 일측 코너부에 몰딩 수지의 유입 통로가 되는 부분에 도전성 금속, 바람직하게는 경화된 몰딩 수지와 솔더마스크 사이의 접착 강도 보다 상대적으로 낮은 몰딩 수지와의 접착 강도를 갖는 금, 팔라듐 등과 같은 금속으로 박막을 형성시켜 몰딩후 상기한 통로상에 잔류하는 경화 수지의 디게이팅(degating)을 용이하게 하기 위한 몰드 런너 게이트(17)를 형성시킨 점을 제외하고는, 도 1의 구조와 본질적으로 동일하므로 편의상 함께 설명하기로 한다.

도 1 및 도 2에 나타낸 본 발명의 바람직한 일구체예에 따른 볼 그리드 어레이 반도체 패키지용 정전제거형 인쇄회로기판(10)(이하, 도 5a 참조)은, 수지 기판(도 3의 도면 부호 11 참조)과, 수지 기판(11)의 상하면에 소정의 회로 패턴을 이루는 적어도 하나의 그라운드용 트레이스(22)가 포함된 다수의 도전성 트레이스(12)와, 수지 기판(11) 상면 중앙부의 도전성 트레이스(12)가 존재하지 않으며 구리 또는 그 합금으로 된 평판상의 반도체칩 탑재부(16)와, 수지 기판(11) 상면 및 하면의 상기한 회로 패턴을 전기적으로 연결하는 적어도 하나의 그라운드용 비아홀(21)을 포함하는 다수의 도전성 비아홀(13)과, 수지 기판(11) 상면의 다수의 도전성 트레이스(12)의 반도체칩 탑재부(16)에 인접한 단부 및 수지 기판(11) 하면의 다수의 도전성 트레이스(12) 각각의 솔더볼이 융착되는 부분인 솔더볼 랜드(14)를 제외한 상하면의 회로 패턴상에 코팅되어 다수의 도전성 트레이스(12) 상호간을 절연 및 보호하는 솔더 마스크(15)와, 상기한 회로 패턴에 인접한 외측에 형성되는 복수개의 싱귤레이션용 홀(19) 및 복수개의 툴링홀(18)과; 그라운드용 비아홀(21) 및 그라운드용 트레이스(22)와 전기적으로 연결되어 몰딩시 몰드와 당접되는 그라운드부(20)로 구성된다.

상기한 바와 같은 본 발명에 따른 볼 그리드 어레이 반도체 패키지용 정전 제거형 인쇄회로기판(10)의 기본 구성은 몰딩시 몰드와 접촉하게 되는 그라운드부(20)가 상기한 인쇄회로기판(10)의 상면 또는 저면에 형성되는 점을 제외하고는 종래의 인쇄회로기판의 기본 구성과 본질적으로 동일하므로 상위한 부분에 대해서만 중점적으로 설명하기로 하며, 동일한 부분에 대해서는 종래의 기술로서 도 5a, 도 5b 및 도 7을 참조하기 바란다.

도 1에 나타낸 본 발명의 일구체예에 있어서는, 그라운드용 비아홀(21)은 그라운드용 트레이스(22)에 의하여 평판상 그라운드부(20)에 전기적으로 연결되며, 평판상 그라운드부(20)는 몰딩시 몰드와 직접 접촉한다는 조건을 충족시킬 수 있는 한 주위의 솔더 마스크 영역에 비하여 약간 돌출된 돗트 또는 평판 형태, 또는 그와 동일한 높이의 돗트 또는 평판 형태, 또는 그 보다 낮은 높이의 평판 형태로 형성될 수 있다. 그라운드용 비아홀(21)은 반도체칩(미도시)의 그라운드 본드 패드(미도시)와 그라운드용 와이어(미도시)에 의하여 전기적으로 연결되어 있는 인쇄회로기판(10) 상면의 그라운드용 트레이스(도 1에는 도시되어 있지 않음)와 전기적으로 연결되어 있다.

도 2에 나타낸 본 발명의 일구체예에 있어서는, 인쇄회로기판(10)의 상면 일측 코너부에 금 또는 팔라듐과 같은 도전성 금속으로 형성되는 몰드 런너 게이트(17)와 인쇄회로기판(10)의 저면에 형성되는 평판상 그라운드부(20)를 전기적으로 연결하고 있다. 도 2에서는 그라운드용 비아홀(21)과 그라운드용 트레이스(22)를 이용하고 있으나, 상기한 몰드 런너 게이트(17)와 평판상 그라운드부(20)를 그라운드용 비아홀(21)만을 이용하여 직접 전기적으로 연결시킬 수도 있으며, 이는 본 발명에 있어서 선택적이다. 이와 같이, 그라운드 신호가 접속되어 있는 몰드 런너 게이트(17)(예컨대, 반도체칩의 그라운드 본드 패드와 와이어에 의하여 접속되는 그라운드용 링(25)이 그라운드용 트레이스(22)에 의하여 몰드 런너게이트(17)에 접속되는 구성(도 5a 참조))와 상기한 평판상 그라운드부(20)를 접속시키는 것에 의하여 종래의 통상적인 인쇄회로기판상의 설계를 크게 변경시키는 일 없이 약간의 변경만에 의해 간단하고도 용이하게 본 발명의 인쇄회로기판(10)을 제공할 수 있다.

도 1 및 도 2에 나타낸 일구체예에 있어서는, 평판상 그라운드부(20)를 완성된 반도체 패키지 분리시의 절단 라인인 싱귤레이션 라인(19′)의 외측 코너부에 형성함으써, 완성된 반도체 패키지로의 분리후에는 패키지내에 평판상 그라운드부(20)가 존재하지 않도록 하는 것이 바람직하나, 이는 제한적인 것은 아니며, 몰딩시 평판상 그라운드부(20)가 몰드와 직접 접촉한다는 조건을 충족시키는 한, 필요에 따라 싱귤레이션 라인(19′) 내측의 반도체칩 탑재부(도 5a 의 도면부호 16) 하방에 형성시킬 수도 있다.

도 1 및 도2에 있어서의 평판상 그라운드부(20)의 높이는 솔더 마스크(도 3의 도면 부호 15 참조)의 높이 보다 약간 돌출되게 형성하거나 또는 동일한 높이로 형성하거나, 또는 그 보다 낮은 높이로 형성할 수 있다. 상기한 평판상 그라운드부(20)의 높이를 솔더 마스크(15)의 높이 보다 높게 형성하기 위해서는 2 번의 금 도금을 하거나 또는 다른 종류의 금속을 덧 대는 작업이 필요하며, 따라서 평판상 그라운드부(20)의 높이를 상기한 솔더 마스크(15)의 높이 보다 낮게 형성하는 것이 인쇄 회로 기판(10)의 제조 효율성 및 코스트 측면에서 가장 바람직하다.

도 2에 도시된 예에 있어서는 평판상 그라운드부(20)의 위치가 몰드 런너 게이트(17)의 하방에 위치하며 그 한 변이 인쇄회로 기판(10)의 일변과 일치하도록 형성하는 것이 몰드 런너 게이트(17)를 통한 수지 주입시의 가압력에 의해 당해 부분의 인쇄 회로 기판(10)이 하방으로 만곡되기 용이하므로 보다 바람직하나, 본 발명은 이에 한정되는 것은 아니며, 도 1에 도시한 예에 있어서와 같이, 수지의 블리드아웃(bleed-out) 현상을 효과적으로 방지하기 위하여 몰드런너게이트(17)의 하방에 위치하는 평판상 그라운드부(20)를 인쇄회로기판(10)의 외주연으로 부터 약간 이격한 내측에 형성시킬 수도 있으며, 인쇄회로기판(10)의 외주연과 반드시 일치시킬 필요는 없다.

도 3은 도 2의 I-I선 단면도로서, 인쇄회로기판(10)에 형성된 평판상 그라운드부(20)의 확대 단면도이다. 도 3에 도시한 바와 같이, 평판상 그라운드부(20)의 높이가 솔더마스크(15)의 높이 보다 낮게 형성되더라도, 몰딩시 트랜스퍼 램(미도시)에 의한 수지의 주입 압력은 1000∼1200psi에 이르므로 수지 주입시 몰드 런너 게이트(17)가 하방으로 압압되어 미세하게 만곡되며, 따라서 솔더 마스크(15)의 통상적인 높이인 10㎛ 정도의 높이차는 용이하게 상쇄되어 평판상 그라운드부(20)가 몰드와 완전히 접촉하게 된다. 또한, 주입되는 용융된 몰딩 수지의 주입 압력은 모든 방향으로 균등하게 전달되므로, 상기한 평판상 그라운드부(20)가 몰드 런너 게이트(17)의 하방에 반드시 위치할 필요는 없으며, 선택적으로는 수지 봉지부(70) 형성 영역의 임의의 하방에 위치하게 할 수도 있음은 물론이다.

참고로, 상기한 평판상 그라운드부(20)는 도 7과 같은 구조에 의해 그라운드용 비아홀(21) 및 그라운드용 트레이스(22)에 의하여 인쇄회로기판(10) 상면의 그라운드용 링(25) 및 몰드 런너 게이트(17)와 전기적으로 연결되나, 이에 대한 도시는 생략하였다.

도 4a는 반도체 패키지로의 몰딩시 도 2에 나타낸 본 발명에 따른 인쇄회로기판(10)이 상하부 몰드(30a,30b) 사이에 협지된 상태를 나타내는 단면도이며, 도 4b는 도 4a의 A부 확대도로서, 하부 몰드(30b)의 오목부(31 : 도 4a 참조)내에 위치된 인쇄 회로 기판(10)의 몰드 런너 게이트(17) 쪽을 나타낸 것이다. 수지 기판(11)의 상면 일측에 솔더 마스크(15)가 코팅되어 있지 않은 몰드 런너 게이트(17)가 형성되고 그 하방에는 평판상 그라운드부(20)가 인접한 솔더 마스크(15) 보다 낮은 높이로 형성되어 있으며, 따라서 상기한 평판상 그라운드부(20)가 하부 몰드(30b)와 이격되어 있는 상태를 나타내고 있다.

그러나, 전술한 바와 같이, 몰딩 단계에서 용융된 몰딩 수지가 1000∼1200 psi의 고압으로 주입되면, 상기한 평판상 그라운드부(20)가 하방으로 압압, 만곡되어 하부 몰드(30b)의 오목부(31) 상면과 완전히 당접한 상태로 용이하게 그라운딩된다.

또한, 상하부 몰드(30a,30b)의 계합시 상기한 몰드 런너 게이트(17) 및 그라운드(20)은 모두 금속이므로 몰드 런너 게이트(17)에 인접한 영역에서 발생할 수 있는 전술한 바와 같은 플러싱 현상이 효과적으로 방지될 수 있다(제 3 도를 아울러 참조).

한편, 도 4a 및 도 4b에 있어서는 그라운드부(20)가 인쇄회로기판(10)의 저면에 형성되는 일례만을 나타내고 있으나, 본 발명은 이에 한정되는 것은 아니며, 필요하다면, 인쇄회로기판(10)의 측면 또는 상면의 수지 봉지부 형성 영역 외곽부 등 임의의 적절한 개소에 형성시킬 수도 있음은 물론이다. 상기한 사항 이외의 사항은 전술한 도 8의 경우와 본질적으로 동일하므로 이에 대한 설명을 참조하기 바란다.

위에서 상술한 바와 같이, 본 발명에 따른 인쇄회로기판을 사용하여 볼 그리드 어레이 반도체 패키지를 제조하는 경우, 그 제조 과정, 특히 몰딩 과정에서 고온고압의 용융된 몰딩 수지의 유입시 마찰에 의하여 유도되는 정전하를 그라운드부를 경유하여 몰드중으로 즉각 방출시킬 수가 있으므로, 정전하의 축적에 따른 급격한 정전 방전에 의한 반도체 패키지의 중요 구성부, 예컨대, 반도체칩, 본딩 와이어, 도전성 트레이스 등의 손상을 미연에 효과적으로 방지할 수가 있으며, 따라서 반도체 패키지의 신뢰성 향상을 제고할 수가 있다.

Claims (5)

1. 수지 기판과;

   상기한 수지 기판의 상하면에 소정의 회로 패턴을 이루며 적어도 하나의 그라운드용 트레이스가 포함된 다수의 도전성 트레이스와;

   상기한 수지 기판 상면 중앙부의 반도체칩 탑재부와;

   상기한 수지 기판의 상면 및 하면의 상기한 회로 패턴을 전기적으로 연결하며 적어도 하나의 그라운드용 비아홀을 포함하는 다수의 도전성 비아홀과;

   상기한 수지 기판 상하면의 회로 패턴상에 코팅되어 상기한 다수의 도전성 트레이스 상호간을 절연 및 보호하는 솔더 마스크와;

   상기한 그라운드용 비아홀 및 상기한 그라운드용 트레이스와 전기적으로 연결되고 상기한 솔더 마스크의 높이와 동일 또는 그 이하의 높이를 가지며 몰딩시 몰드와 당접되어 정전하(static charge)의 축적을 회피하기 위한 그라운드부로 구성되는

   볼 그리드 어레이 반도체 패키지용 정전제거형(static eliminating) 인쇄회로기판.
2. 제 1 항에 있어서, 상기한 인쇄 회로 기판이 상기한 회로 패턴에 인접한 외측에 형성되는 복수개의 싱귤레이션용 홀 및 복수개의 툴링홀을 가지며, 상기한 그라운드부가 상기한 복수개의 싱귤레이션용 홀을 연결하는 사각 가상 라인인 싱귤레이션 라인의 외측에 존재하는 인쇄회로기판.
3. 제 1 항에 있어서, 상기한 수지 기판 상면의 일측 코너부에 도전성 금속으로 형성되며 그라운드 연결된 몰드 런너 게이트를 갖고, 상기한 그라운드부가 상기한 몰드 런너 게이트에 그라운드용 비아홀 및/또는 그라운드용 트레이스에 의하여 전기적으로 연결되어 있는 인쇄회로기판.
4. 제 3 항에 있어서, 상기한 그라운드부가 상기한 몰드 런너 게이트의 하방에 위치하며 그 높이가 그에 인접한 솔더마스크의 높이 보다 낮게 형성된 인쇄회로기판.
5. 제 4 항에 있어서, 상기한 그라운드부가 평판상이며 그 한 변이 상기한 인쇄 회로 기판의 외주연과 일치하는 인쇄회로기판.