JP3020201B2 - ボールグリッドアレイ半導体パッケージのモールディング方法 - Google Patents
ボールグリッドアレイ半導体パッケージのモールディング方法Info
- Publication number
- JP3020201B2 JP3020201B2 JP10334667A JP33466798A JP3020201B2 JP 3020201 B2 JP3020201 B2 JP 3020201B2 JP 10334667 A JP10334667 A JP 10334667A JP 33466798 A JP33466798 A JP 33466798A JP 3020201 B2 JP3020201 B2 JP 3020201B2
- Authority
- JP
- Japan
- Prior art keywords
- ground
- circuit board
- printed circuit
- mold
- molding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 77
- 238000000465 moulding Methods 0.000 title claims description 68
- 238000000034 method Methods 0.000 title claims description 45
- 229910000679 solder Inorganic materials 0.000 claims description 51
- 229920005989 resin Polymers 0.000 claims description 44
- 239000011347 resin Substances 0.000 claims description 44
- 239000000758 substrate Substances 0.000 claims description 18
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 230000003068 static effect Effects 0.000 claims description 15
- 238000009825 accumulation Methods 0.000 claims description 9
- 230000002093 peripheral effect Effects 0.000 claims description 9
- 238000007747 plating Methods 0.000 claims description 6
- 230000005611 electricity Effects 0.000 claims description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000007789 sealing Methods 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008030 elimination Effects 0.000 description 2
- 238000003379 elimination reaction Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000740 bleeding effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229920003192 poly(bis maleimide) Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/62—Protection against overvoltage, e.g. fuses, shunts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Moulds For Moulding Plastics Or The Like (AREA)
- Injection Moulding Of Plastics Or The Like (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体パッケージの
モールディング方法に関するもので、より詳しくは、ボ
ールグリッドアレイ半導体パッケージへの樹脂モールデ
ィング時に、静電荷の蓄積を防止することにより急激な
静電荷の放電による半導体チップなどのような半導体パ
ッケージの構成要素の損傷を効果的に防止し得るボール
グリッドアレイ半導体パッケージの静電荷除去型モール
ディング方法に関するものである。
モールディング方法に関するもので、より詳しくは、ボ
ールグリッドアレイ半導体パッケージへの樹脂モールデ
ィング時に、静電荷の蓄積を防止することにより急激な
静電荷の放電による半導体チップなどのような半導体パ
ッケージの構成要素の損傷を効果的に防止し得るボール
グリッドアレイ半導体パッケージの静電荷除去型モール
ディング方法に関するものである。
【０００２】
【従来の技術】近年、半導体チップの急速な高集積小型
化及び高性能化の趨勢にしたがって、電子機器や家電製
品も小型化及び高性能化してきている。このような趨勢
において、半導体パッケージにおいても高集積小型化及
び高性能化された半導体チップの性能を最適に具現する
ために、優秀な電気的性能、高放熱性及び入出力端子数
の大容量化が要求されている。
化及び高性能化の趨勢にしたがって、電子機器や家電製
品も小型化及び高性能化してきている。このような趨勢
において、半導体パッケージにおいても高集積小型化及
び高性能化された半導体チップの性能を最適に具現する
ために、優秀な電気的性能、高放熱性及び入出力端子数
の大容量化が要求されている。
【０００３】このような要求に応じて、近年において
は、ボールグリッドアレイ（ＢＧＡ：Ball Grid Arra
y）半導体パッケージが脚光を浴びている。このＢＧＡ
半導体パッケージは、印刷回路基板を用いることによ
り、電気回路の全長を短縮させ得るだけでなく、パワー
又はグラウンドボンディング領域を容易に導入し得るの
で、優秀な電気的性能を実現しやすく、入出力端子数の
設計時において、ＱＦＰ（QuadFlat Package）の場合よ
り、大きな間隔で、さらに多い入出力端子数を提供し得
るので、パッケージの小型化に適した利点を持ってい
る。
は、ボールグリッドアレイ（ＢＧＡ：Ball Grid Arra
y）半導体パッケージが脚光を浴びている。このＢＧＡ
半導体パッケージは、印刷回路基板を用いることによ
り、電気回路の全長を短縮させ得るだけでなく、パワー
又はグラウンドボンディング領域を容易に導入し得るの
で、優秀な電気的性能を実現しやすく、入出力端子数の
設計時において、ＱＦＰ（QuadFlat Package）の場合よ
り、大きな間隔で、さらに多い入出力端子数を提供し得
るので、パッケージの小型化に適した利点を持ってい
る。
【０００４】図１０（ａ）及び図１０（ｂ）は、それぞ
れ前述したようなＢＧＡ半導体パッケージの製造に用い
られる通常の印刷回路基板１０の平面図及び底面図であ
り、図１５は、図１０（ａ）のモールドランナーゲート
１７の隣接部分の拡大部分平面図である。説明の便宜上
これらの図を同時に参照してその構造を簡単に説明す
る。
れ前述したようなＢＧＡ半導体パッケージの製造に用い
られる通常の印刷回路基板１０の平面図及び底面図であ
り、図１５は、図１０（ａ）のモールドランナーゲート
１７の隣接部分の拡大部分平面図である。説明の便宜上
これらの図を同時に参照してその構造を簡単に説明す
る。
【０００５】通常、印刷回路基板１０は、熱硬化性の樹
脂基板（図１１の符号１１）と、この樹脂基板１１の上
下面に所定の回路パターンをなす多数の導電性トレース
１２と、樹脂基板１１の上面中央部の半導体チップ搭載
部１６と、樹脂基板１１の上下面の多数の導電性トレー
ス１２を相互間にそれぞれ電気的に連結する多数の導電
性ビアホール１３と、樹脂基板１１の下面の多数の導電
性トレース１２にそれぞれ形成される多数のソルダーボ
ールランド１４と、樹脂基板１１の上面一側のコーナー
部から半導体チップ搭載部１６まで、溶融モールディン
グコンパウンドの流入路となる導電性金属薄膜で形成さ
れるモールドランナーゲート１７と、多数の導電性トレ
ース１２の半導体チップ搭載部１６に隣接した端部及び
ソルダーボールランド１４を除く全領域上にコーティン
グされ、多数の導電性トレース１２の相互間を絶縁させ
るとともに有害な外部環境から保護する非導電性のソル
ダーマスク１５とから構成される。
脂基板（図１１の符号１１）と、この樹脂基板１１の上
下面に所定の回路パターンをなす多数の導電性トレース
１２と、樹脂基板１１の上面中央部の半導体チップ搭載
部１６と、樹脂基板１１の上下面の多数の導電性トレー
ス１２を相互間にそれぞれ電気的に連結する多数の導電
性ビアホール１３と、樹脂基板１１の下面の多数の導電
性トレース１２にそれぞれ形成される多数のソルダーボ
ールランド１４と、樹脂基板１１の上面一側のコーナー
部から半導体チップ搭載部１６まで、溶融モールディン
グコンパウンドの流入路となる導電性金属薄膜で形成さ
れるモールドランナーゲート１７と、多数の導電性トレ
ース１２の半導体チップ搭載部１６に隣接した端部及び
ソルダーボールランド１４を除く全領域上にコーティン
グされ、多数の導電性トレース１２の相互間を絶縁させ
るとともに有害な外部環境から保護する非導電性のソル
ダーマスク１５とから構成される。
【０００６】前記モールドランナーゲート１７は、硬化
されたモールディング樹脂とソルダーマスク１５間の接
着強度より相対的に低いモールディング樹脂との接着強
度を有する導電性金属、好ましくは金、パラジウムなど
のような金属で形成された薄膜で、これにより、モール
ディング後、前記モールドランナーゲート１７上に残留
する硬化樹脂のデゲーティング（degating）時におい
て、導電性トレース１２などの損傷なしに、剰余残留硬
化樹脂を容易に除去するためのものである。ここで、前
記印刷回路基板１０のモールドランナーゲート１７は所
定のグラウンド用導電性トレース２２を経由し、半導体
チップ搭載部１６の外周縁に形成されたグラウンド用リ
ング２５に電気的に連結され、半導体チップのすべての
グラウンド部は、ワイヤ（図示せず）によりグラウンド
用リング２５に電気的に連結される。このように、モー
ルドランナーゲート１７に半導体チップのグラウンド信
号を伝達することにより、電圧降下幅の精密測定による
導電性トレース１２と半導体チップのワイヤボンディン
グ不良の有無を判定するか、又は共通のグラウンド領域
の形成による回路パターンの最適確保が可能になる。
されたモールディング樹脂とソルダーマスク１５間の接
着強度より相対的に低いモールディング樹脂との接着強
度を有する導電性金属、好ましくは金、パラジウムなど
のような金属で形成された薄膜で、これにより、モール
ディング後、前記モールドランナーゲート１７上に残留
する硬化樹脂のデゲーティング（degating）時におい
て、導電性トレース１２などの損傷なしに、剰余残留硬
化樹脂を容易に除去するためのものである。ここで、前
記印刷回路基板１０のモールドランナーゲート１７は所
定のグラウンド用導電性トレース２２を経由し、半導体
チップ搭載部１６の外周縁に形成されたグラウンド用リ
ング２５に電気的に連結され、半導体チップのすべての
グラウンド部は、ワイヤ（図示せず）によりグラウンド
用リング２５に電気的に連結される。このように、モー
ルドランナーゲート１７に半導体チップのグラウンド信
号を伝達することにより、電圧降下幅の精密測定による
導電性トレース１２と半導体チップのワイヤボンディン
グ不良の有無を判定するか、又は共通のグラウンド領域
の形成による回路パターンの最適確保が可能になる。
【０００７】図１０（ａ）及び図１０（ｂ）において、
未説明符号１８はストリップ形態の印刷回路基板１０を
装置内で容易に移送させ、あるいは、固定させるための
ツーリングホールであり、１９は独立した別々の半導体
パッケージにシンギュレーション（singulation）する
際の基準点として用いられるシンギュレーション用ホー
ルであり、１９’はシンギュレーション時の仮想切断線
である。
未説明符号１８はストリップ形態の印刷回路基板１０を
装置内で容易に移送させ、あるいは、固定させるための
ツーリングホールであり、１９は独立した別々の半導体
パッケージにシンギュレーション（singulation）する
際の基準点として用いられるシンギュレーション用ホー
ルであり、１９’はシンギュレーション時の仮想切断線
である。
【０００８】図１６は、図１５のIV−IV線についての矢
視断面図で、樹脂基板１１の上面に形成されるモールド
ランナーゲート１７の領域がソルダーマスク１５により
限定され、印刷回路基板１０の上面の導電性トレース１
２は、ビアホール１３を経て印刷回路基板１０の下面の
導電性トレース１２と電気的に連結され、印刷回路基板
１０の下面の導電性トレース１２にはソルダーボールラ
ンド１４の領域がソルダーマスク１５により限定される
ものを示す。
視断面図で、樹脂基板１１の上面に形成されるモールド
ランナーゲート１７の領域がソルダーマスク１５により
限定され、印刷回路基板１０の上面の導電性トレース１
２は、ビアホール１３を経て印刷回路基板１０の下面の
導電性トレース１２と電気的に連結され、印刷回路基板
１０の下面の導電性トレース１２にはソルダーボールラ
ンド１４の領域がソルダーマスク１５により限定される
ものを示す。
【０００９】図１１は一般の印刷回路基板１０における
ビアホール１３の隣接構造を示す断面図である。図にお
いて、ビスマレイミドトリアジン（Bismaleimidetriazi
ne）又はポリイミド（Polyimide）などのような樹脂基
板１１の上下面に形成された回路パターンをなす導電性
トレース１２にビアホール１３が形成される。このビア
ホール１３の内面は、導電性金属でコーティングされて
いる。導電性トレース１２の上面及びビアホール１３の
内部は、ソルダーマスク１５が積層及び充填されたもの
を示す。ここで、ソルダーボールランド１４は、ソルダ
ーマスク１５により領域が限定され、ソルダーボールラ
ンド１４には、外部入出力端子としてのソルダーボール
８０が融着される。
ビアホール１３の隣接構造を示す断面図である。図にお
いて、ビスマレイミドトリアジン（Bismaleimidetriazi
ne）又はポリイミド（Polyimide）などのような樹脂基
板１１の上下面に形成された回路パターンをなす導電性
トレース１２にビアホール１３が形成される。このビア
ホール１３の内面は、導電性金属でコーティングされて
いる。導電性トレース１２の上面及びビアホール１３の
内部は、ソルダーマスク１５が積層及び充填されたもの
を示す。ここで、ソルダーボールランド１４は、ソルダ
ーマスク１５により領域が限定され、ソルダーボールラ
ンド１４には、外部入出力端子としてのソルダーボール
８０が融着される。
【００１０】図１２は、図１０（ｂ）のIII−III線につ
いての矢視断面図である。図において、一般の印刷回路
基板１０における樹脂基板１１及びその上下面にコーテ
ィングされたソルダーマスク１５からなるツーリングホ
ール１８の内面には、導電性金属による鍍金が施されて
いないものを示す。
いての矢視断面図である。図において、一般の印刷回路
基板１０における樹脂基板１１及びその上下面にコーテ
ィングされたソルダーマスク１５からなるツーリングホ
ール１８の内面には、導電性金属による鍍金が施されて
いないものを示す。
【００１１】前述したような一般の印刷回路基板１０を
用いる通常のボールグリッドアレイ半導体パッケージ１
を図１８に示し、その製造方法によりその構造を簡略に
説明する。前述したような構造のストリップ形態の印刷
回路基板１０上の各半導体チップ搭載部１６に、接着層
（図面符号なし）を介在して半導体チップ４０を接着さ
せる半導体チップの実装段階後、ソルダーマスク１５が
コーティングされていない導電性トレース１２の内側端
部と半導体チップ４０を電気的に連結するワイヤボンデ
ィング段階、半導体チップ４０及びワイヤ５０などを外
部環境から保護するための樹脂封止部７０を形成させる
モールディング段階、ソルダーボールランド１４上に外
部入出力端子としてソルダーボール８０を融着させるソ
ルダーボール融着段階、及びストリップ形態の印刷回路
基板１０上に形成された多数の半導体パッケージを所定
サイズに切断して別々の完成半導体パッケージ１に分離
するシンギュレーション段階などを順次行うことによ
り、図１８に示すようなボールグリッドアレイ半導体パ
ッケージ１が構成される。
用いる通常のボールグリッドアレイ半導体パッケージ１
を図１８に示し、その製造方法によりその構造を簡略に
説明する。前述したような構造のストリップ形態の印刷
回路基板１０上の各半導体チップ搭載部１６に、接着層
（図面符号なし）を介在して半導体チップ４０を接着さ
せる半導体チップの実装段階後、ソルダーマスク１５が
コーティングされていない導電性トレース１２の内側端
部と半導体チップ４０を電気的に連結するワイヤボンデ
ィング段階、半導体チップ４０及びワイヤ５０などを外
部環境から保護するための樹脂封止部７０を形成させる
モールディング段階、ソルダーボールランド１４上に外
部入出力端子としてソルダーボール８０を融着させるソ
ルダーボール融着段階、及びストリップ形態の印刷回路
基板１０上に形成された多数の半導体パッケージを所定
サイズに切断して別々の完成半導体パッケージ１に分離
するシンギュレーション段階などを順次行うことによ
り、図１８に示すようなボールグリッドアレイ半導体パ
ッケージ１が構成される。
【００１２】前述したような半導体パッケージ１の製造
段階のうち、従来のモールディング段階は、図１４に示
すように、上下部モールド３０ａ、３０ｂ間に半導体チ
ップ４０を実装し、ワイヤ５０がボンディングされた状
態の印刷回路基板１０を位置することでなされる。図１
３（ａ）は、図１４の通常の上部モールド３０ａの一部
切欠下方斜視図であり、図１３（ｂ）は、図１３（ａ）
のＣ部拡大図であり、便宜上同時に説明する。
段階のうち、従来のモールディング段階は、図１４に示
すように、上下部モールド３０ａ、３０ｂ間に半導体チ
ップ４０を実装し、ワイヤ５０がボンディングされた状
態の印刷回路基板１０を位置することでなされる。図１
３（ａ）は、図１４の通常の上部モールド３０ａの一部
切欠下方斜視図であり、図１３（ｂ）は、図１３（ａ）
のＣ部拡大図であり、便宜上同時に説明する。
【００１３】図において、下部モールド３０ｂの上面に
は、印刷回路基板１０を位置させるための凹部３１’が
形成され、上部モールド３０ａには樹脂封止部（図１８
の図面符号７０）の形状に対応する形状の凹部３１が形
成されている。前記上部モールド３０ａの凹部３１’を
なす面と印刷回路基板１０の上面は、上下部モールド３
０ａ、３０ｂの係合時において、印刷回路基板１０上の
半導体チップ４０及び導電性ワイヤ５０などが位置する
キャビティ３４が形成される。上部モールド３０ａの凹
部３１の一側コーナー部には、溶融モールディング樹脂
をポート（図示せず）からキャビティ３４内に注入させ
るためのランナー３２が形成され、このランナー３２
は、印刷回路基板１０のモールドランナーゲート〔図１
０（ａ）の符号１７参照〕に対応する位置に形成され
る。
は、印刷回路基板１０を位置させるための凹部３１’が
形成され、上部モールド３０ａには樹脂封止部（図１８
の図面符号７０）の形状に対応する形状の凹部３１が形
成されている。前記上部モールド３０ａの凹部３１’を
なす面と印刷回路基板１０の上面は、上下部モールド３
０ａ、３０ｂの係合時において、印刷回路基板１０上の
半導体チップ４０及び導電性ワイヤ５０などが位置する
キャビティ３４が形成される。上部モールド３０ａの凹
部３１の一側コーナー部には、溶融モールディング樹脂
をポート（図示せず）からキャビティ３４内に注入させ
るためのランナー３２が形成され、このランナー３２
は、印刷回路基板１０のモールドランナーゲート〔図１
０（ａ）の符号１７参照〕に対応する位置に形成され
る。
【００１４】ランナー３２に隣接した上部モールド３０
ａの底面は平滑面として形成されている。加圧状態で注
入される溶融モールディング樹脂はランナー３２を通じ
てキャビティ３４内に流入し、硬化して前記樹脂封止部
７０を形成する。また、上部モールド３０ａには多数の
ツーリングピン３３が形成され、これは印刷回路基板１
０に形成されたツーリングホール〔図１０（ａ）及び図
１０（ｂ）の符号１８〕に結合されることにより、モー
ルディング時において、印刷回路基板１０’を確実に固
定し得るようになっているが、上部モールド３０ａにお
いて、このツーリングピン３３の形成は制限的でなく選
択的であり、かつ必要に応じて下部モールド３０ｂ上に
形成させ得ることはもちろんである。
ａの底面は平滑面として形成されている。加圧状態で注
入される溶融モールディング樹脂はランナー３２を通じ
てキャビティ３４内に流入し、硬化して前記樹脂封止部
７０を形成する。また、上部モールド３０ａには多数の
ツーリングピン３３が形成され、これは印刷回路基板１
０に形成されたツーリングホール〔図１０（ａ）及び図
１０（ｂ）の符号１８〕に結合されることにより、モー
ルディング時において、印刷回路基板１０’を確実に固
定し得るようになっているが、上部モールド３０ａにお
いて、このツーリングピン３３の形成は制限的でなく選
択的であり、かつ必要に応じて下部モールド３０ｂ上に
形成させ得ることはもちろんである。
【００１５】図１７は、図１６に示す部分が上下部モー
ルド間に挟支された状態を示す部分拡大断面図である。
理解の容易のために図１３（ａ）ないし図１６を参照し
て説明する。図において、従来のモールディング方法に
おいては、上部モールド３０ａと当接する印刷回路基板
１０の底面は非導電性のソルダーマスク１５がコーティ
ングされているので、印刷回路基板１０のモールドラン
ナーゲート１７及びソルダーボールランド１４の表面は
すべて上下部モールド３０ａ、３０ｂとは非接触状態で
位置し、よってソルダーマスク１５がコーティングされ
ていないモールドランナーゲート１７、及びソルダーボ
ール８０が融着される前の状態でソルダーマスク１５が
コーティングされていない外部露出ソルダーボールラン
ド１４はソルダーマスク１５の表面内側に位置するの
で、それぞれ上部及び下部モールド３０ａ及び３０ｂと
は直接接触しない。
ルド間に挟支された状態を示す部分拡大断面図である。
理解の容易のために図１３（ａ）ないし図１６を参照し
て説明する。図において、従来のモールディング方法に
おいては、上部モールド３０ａと当接する印刷回路基板
１０の底面は非導電性のソルダーマスク１５がコーティ
ングされているので、印刷回路基板１０のモールドラン
ナーゲート１７及びソルダーボールランド１４の表面は
すべて上下部モールド３０ａ、３０ｂとは非接触状態で
位置し、よってソルダーマスク１５がコーティングされ
ていないモールドランナーゲート１７、及びソルダーボ
ール８０が融着される前の状態でソルダーマスク１５が
コーティングされていない外部露出ソルダーボールラン
ド１４はソルダーマスク１５の表面内側に位置するの
で、それぞれ上部及び下部モールド３０ａ及び３０ｂと
は直接接触しない。
【００１６】したがって、従来のモールディング方法に
おいては、高温高圧の溶融モールディング樹脂が上部モ
ールド３０ａのランナー３２と印刷回路基板１０上のモ
ールドランナーゲート１７とにより形成される通路に沿
ってキャビティ３４内に流入するとき、溶融モールディ
ング樹脂はキャビティ３４内に位置する印刷回路基板１
０上の半導体チップ４０及び導電性ワイヤ５０などと激
しく摩擦されるので、このような激しい摩擦により、半
導体チップ４０、導電性ワイヤ５０、印刷回路基板１０
の表面などには静電気が誘導されて、多量の静電荷が蓄
積される現象が必ず発生する。
おいては、高温高圧の溶融モールディング樹脂が上部モ
ールド３０ａのランナー３２と印刷回路基板１０上のモ
ールドランナーゲート１７とにより形成される通路に沿
ってキャビティ３４内に流入するとき、溶融モールディ
ング樹脂はキャビティ３４内に位置する印刷回路基板１
０上の半導体チップ４０及び導電性ワイヤ５０などと激
しく摩擦されるので、このような激しい摩擦により、半
導体チップ４０、導電性ワイヤ５０、印刷回路基板１０
の表面などには静電気が誘導されて、多量の静電荷が蓄
積される現象が必ず発生する。
【００１７】従来のように半導体チップの駆動電圧が高
いか、許容駆動電圧の誤差が大きい場合には、前述した
ような従来のモールディング方法によりモールディング
しても、静電荷の蓄積及びこれによる急激な放電が、完
成された半導体パッケージの信頼性に格別の影響を及ぼ
さないが、現在のように半導体チップの駆動電圧がかな
り低いか、駆動電圧の許容誤差がかなり小さい場合に
は、前記のような従来のモールディング方法を行う際に
必ず発生する静電荷の蓄積による急激な放電は、直ちに
半導体チップの損傷に繋がることになる。
いか、許容駆動電圧の誤差が大きい場合には、前述した
ような従来のモールディング方法によりモールディング
しても、静電荷の蓄積及びこれによる急激な放電が、完
成された半導体パッケージの信頼性に格別の影響を及ぼ
さないが、現在のように半導体チップの駆動電圧がかな
り低いか、駆動電圧の許容誤差がかなり小さい場合に
は、前記のような従来のモールディング方法を行う際に
必ず発生する静電荷の蓄積による急激な放電は、直ちに
半導体チップの損傷に繋がることになる。
【００１８】すなわち、半導体チップ又は導電性ワイヤ
などに蓄積されていた静電荷が、完成された半導体パッ
ケージをモールドから取り出すとき、又は他の工程で作
業設備と接触時において、一時に放電されることによ
り、半導体チップの電極又はその内部の微細回路パター
ンが焼けてしまうか、又はボンディングワイヤ又は印刷
回路基板の導電性トレースが焼けてしまう深刻な問題が
発生する。このような問題は、半導体チップの高集積小
型化及び高性能化がもっと要求されている現在におい
て、より重要な問題として台頭している。
などに蓄積されていた静電荷が、完成された半導体パッ
ケージをモールドから取り出すとき、又は他の工程で作
業設備と接触時において、一時に放電されることによ
り、半導体チップの電極又はその内部の微細回路パター
ンが焼けてしまうか、又はボンディングワイヤ又は印刷
回路基板の導電性トレースが焼けてしまう深刻な問題が
発生する。このような問題は、半導体チップの高集積小
型化及び高性能化がもっと要求されている現在におい
て、より重要な問題として台頭している。
【００１９】
【発明が解決しようとする課題】したがって、本発明の
目的は前記のような従来の方法の問題点を解消するため
のもので、半導体パッケージへの樹脂モールディング時
において、溶融樹脂との摩擦による静電荷の蓄積を防止
することにより、急激な静電荷放電による半導体パッケ
ージの損傷を効果的に防止して、信頼性の高い半導体パ
ッケージを製造し得る静電荷除去型ボールグリッドアレ
イ半導体パッケージのモールディング方法を提供するこ
とである。
目的は前記のような従来の方法の問題点を解消するため
のもので、半導体パッケージへの樹脂モールディング時
において、溶融樹脂との摩擦による静電荷の蓄積を防止
することにより、急激な静電荷放電による半導体パッケ
ージの損傷を効果的に防止して、信頼性の高い半導体パ
ッケージを製造し得る静電荷除去型ボールグリッドアレ
イ半導体パッケージのモールディング方法を提供するこ
とである。
【００２０】
【課題を解決するための手段】前記のような本発明の目
的を達成するための本発明によるボールグリッドアレイ
半導体パッケージのモールディング方法は、モールディ
ング時、印刷回路基板に形成させたグラウンド部をモー
ルドと接地させた状態で溶融樹脂を注入させるので、静
電荷の蓄積による急放電による半導体パッケージの信頼
性低下を効果的に防止することができる。
的を達成するための本発明によるボールグリッドアレイ
半導体パッケージのモールディング方法は、モールディ
ング時、印刷回路基板に形成させたグラウンド部をモー
ルドと接地させた状態で溶融樹脂を注入させるので、静
電荷の蓄積による急放電による半導体パッケージの信頼
性低下を効果的に防止することができる。
【００２１】本発明の第１実施例によるモールディング
方法は、印刷回路基板上のモールドランナーゲートの一
部領域をグラウンド部として用い、モールドのランナー
に隣接した平面上に突出部を形成させることにより、突
出部と前記グラウンド部を接地させた状態でモールディ
ングが行われる。
方法は、印刷回路基板上のモールドランナーゲートの一
部領域をグラウンド部として用い、モールドのランナー
に隣接した平面上に突出部を形成させることにより、突
出部と前記グラウンド部を接地させた状態でモールディ
ングが行われる。
【００２２】本発明の第２実施例によるモールディング
方法は、グラウンド用ビアホール及び／又はグラウンド
用トレースと電気的に連結され、隣接したソルダーマス
クの高さより少なくとも同一高さを有する平板状グラウ
ンド部を印刷回路基板に形成させることにより、モール
ドと前記グラウンド部を接地させた状態でモールディン
グが行われる。
方法は、グラウンド用ビアホール及び／又はグラウンド
用トレースと電気的に連結され、隣接したソルダーマス
クの高さより少なくとも同一高さを有する平板状グラウ
ンド部を印刷回路基板に形成させることにより、モール
ドと前記グラウンド部を接地させた状態でモールディン
グが行われる。
【００２３】本発明の第３実施例によるモールディング
方法は、グラウンド用ビアホール及び／又はグラウンド
用トレースと電気的に連結され、隣接したソルダーマス
クの高さより少なくとも同一高さを有するスポット形グ
ラウンド部を印刷回路基板に形成させることにより、モ
ールドと前記グラウンド部を接地させた状態でモールデ
ィングが行われる。
方法は、グラウンド用ビアホール及び／又はグラウンド
用トレースと電気的に連結され、隣接したソルダーマス
クの高さより少なくとも同一高さを有するスポット形グ
ラウンド部を印刷回路基板に形成させることにより、モ
ールドと前記グラウンド部を接地させた状態でモールデ
ィングが行われる。
【００２４】本発明の第４実施例によるモールディング
方法は、グラウンド用ビアホール及び／又はグラウンド
用トレースと電気的に連結され、内部が導電性金属でコ
ーティングされたグラウンド用ツーリングホール（すな
わち、グラウンド部）を印刷回路基板に形成させること
により、モールドのツーリングピンと前記グラウンド部
を接地させた状態でモールディングが行われる。
方法は、グラウンド用ビアホール及び／又はグラウンド
用トレースと電気的に連結され、内部が導電性金属でコ
ーティングされたグラウンド用ツーリングホール（すな
わち、グラウンド部）を印刷回路基板に形成させること
により、モールドのツーリングピンと前記グラウンド部
を接地させた状態でモールディングが行われる。
【００２５】
【発明の実施の形態】以下、本発明を添付図面を参照し
てより詳細に説明する。図１（ａ）は本発明の第１実施
例による方法に使用される上部モールド３０ａの一部切
欠下方斜視図であり、図１（ｂ）は図１（ａ）のＡ部の
拡大図で、上部モールド３０ａの外周縁のランナー３２
に隣接した下面にランナー３２を介在して相互対向する
一対の突出部３５を形成させた点を除き、先の図１３
（ａ）及び図１３（ｂ）で説明した上部モールド３０ａ
の場合と実質的に同じであるので、それ以上の敷延説明
は省略する。
てより詳細に説明する。図１（ａ）は本発明の第１実施
例による方法に使用される上部モールド３０ａの一部切
欠下方斜視図であり、図１（ｂ）は図１（ａ）のＡ部の
拡大図で、上部モールド３０ａの外周縁のランナー３２
に隣接した下面にランナー３２を介在して相互対向する
一対の突出部３５を形成させた点を除き、先の図１３
（ａ）及び図１３（ｂ）で説明した上部モールド３０ａ
の場合と実質的に同じであるので、それ以上の敷延説明
は省略する。
【００２６】図２は、図１（ａ）に示す上部モールド３
０ａを用いるモールディング時において、上下部モール
ド３０ａ、３０ｂ間に挟支された印刷回路基板１０のモ
ールドランナーゲート１７の周辺の部分拡大断面図であ
る。図において、上下部モールド３０ａ、３０ｂ間に印
刷回路基板１０を挟支させるとき、上部モールド３０ａ
の外周縁のランナー３２に隣接した下面にランナー３２
を介在して相互対向する一対の突出部３５の底面がモー
ルドランナーゲート１７の幅方向に両側端部の上面と当
接することになる。したがって、グラウンディングされ
た前記モールドランナーゲート１７は上部モールド３０
ａとグラウンディングされ、高温高圧の溶融モールディ
ング樹脂がランナー３２を通じて流入されるときに発生
する静電荷がモールドランナーゲート１７を介して上部
モールド３０ａに移動して大地に伝導されるので、モー
ルディング時の静電荷の蓄積を回避し得る（従来技術の
図１７参照）。
０ａを用いるモールディング時において、上下部モール
ド３０ａ、３０ｂ間に挟支された印刷回路基板１０のモ
ールドランナーゲート１７の周辺の部分拡大断面図であ
る。図において、上下部モールド３０ａ、３０ｂ間に印
刷回路基板１０を挟支させるとき、上部モールド３０ａ
の外周縁のランナー３２に隣接した下面にランナー３２
を介在して相互対向する一対の突出部３５の底面がモー
ルドランナーゲート１７の幅方向に両側端部の上面と当
接することになる。したがって、グラウンディングされ
た前記モールドランナーゲート１７は上部モールド３０
ａとグラウンディングされ、高温高圧の溶融モールディ
ング樹脂がランナー３２を通じて流入されるときに発生
する静電荷がモールドランナーゲート１７を介して上部
モールド３０ａに移動して大地に伝導されるので、モー
ルディング時の静電荷の蓄積を回避し得る（従来技術の
図１７参照）。
【００２７】前記突出部３５の高さは印刷回路基板１０
上に形成されたソルダーマスク１５の高さからモールド
ランナーゲート１７の高さを引いた高さ、又はこれより
少し大きい高さにすることが確かなグラウンディングを
保障しながらもモールディング樹脂の漏洩によるブリー
ディングを防止し得るので好ましい。しかし、前記突出
部３５の高さが前記高さより低い場合にはグラウンディ
ングがなされなく、グラウンディングのために加圧する
場合、印刷回路基板１０の回路パターンが損傷する虞が
あった。突出部３５の正確な寸法は使用するモールディ
ング樹脂の種類、印刷回路基板１０の寸法、樹脂原板１
１の種類、モールド３０ａ、３０ｂの類型などのような
多様な媒介変数によって多様に変化できるので、必要に
よって適宜選択できる。
上に形成されたソルダーマスク１５の高さからモールド
ランナーゲート１７の高さを引いた高さ、又はこれより
少し大きい高さにすることが確かなグラウンディングを
保障しながらもモールディング樹脂の漏洩によるブリー
ディングを防止し得るので好ましい。しかし、前記突出
部３５の高さが前記高さより低い場合にはグラウンディ
ングがなされなく、グラウンディングのために加圧する
場合、印刷回路基板１０の回路パターンが損傷する虞が
あった。突出部３５の正確な寸法は使用するモールディ
ング樹脂の種類、印刷回路基板１０の寸法、樹脂原板１
１の種類、モールド３０ａ、３０ｂの類型などのような
多様な媒介変数によって多様に変化できるので、必要に
よって適宜選択できる。
【００２８】また、前記突出部３５の形状及び位置は、
ランナー３２に隣接した領域、つまり上下部モールド３
０ａ、３０ｂの係合時において、印刷回路基板１０のモ
ールドランナーゲート１７の周縁部と当接し得る条件を
充足させる限り、別の制限はないが、上部モールド３０
ａの外周縁部に隣接した領域にランナー３２を介在して
相互対向するように一対の突出部３５を形成させること
が、印刷回路基板１０に対する加圧衝撃を最小化し得る
点で好ましく、同じ理由で、前記突出部３５をランナー
３２の全周縁部に形成させるよりは、周縁部の一部、特
に上部モールド３０ａの外周縁部に隣接した領域にだけ
形成させることが好ましい。
ランナー３２に隣接した領域、つまり上下部モールド３
０ａ、３０ｂの係合時において、印刷回路基板１０のモ
ールドランナーゲート１７の周縁部と当接し得る条件を
充足させる限り、別の制限はないが、上部モールド３０
ａの外周縁部に隣接した領域にランナー３２を介在して
相互対向するように一対の突出部３５を形成させること
が、印刷回路基板１０に対する加圧衝撃を最小化し得る
点で好ましく、同じ理由で、前記突出部３５をランナー
３２の全周縁部に形成させるよりは、周縁部の一部、特
に上部モールド３０ａの外周縁部に隣接した領域にだけ
形成させることが好ましい。
【００２９】図１（ａ）及び図１（ｂ）と図２にはラン
ナー３２及び突出部３５を上部モールド３０ａに形成さ
せた一具体例を示したが、本発明はこれに限定されるも
のではなく、下部モールド３０ｂに形成させることもで
き、これも本発明の領域に含まれるものであることはも
ちろんである。
ナー３２及び突出部３５を上部モールド３０ａに形成さ
せた一具体例を示したが、本発明はこれに限定されるも
のではなく、下部モールド３０ｂに形成させることもで
き、これも本発明の領域に含まれるものであることはも
ちろんである。
【００３０】前述したように、本発明の第１実施例にお
いては、モールドランナーゲート１７を有する通常の印
刷回路基板１０と、上部モールド３０ａ及び／又は下部
モールド３０ｂ上に突出部３５を形成させることによ
り、モールディング時において前記モールドランナーゲ
ート１７とグラウンディングされるようにするモールデ
ィング方法を採択している反面、後述する本発明の第２
ないし第４実施例においては、前記のような突出部３５
を持っていない通常の上下部モールドを使用する代わり
に、グラウンディングを有する静電荷除去型印刷回路基
板を用いることにより、印刷回路基板と上部又は下部モ
ールドがグラウンディングされるようにするモールディ
ング方法を採択している。
いては、モールドランナーゲート１７を有する通常の印
刷回路基板１０と、上部モールド３０ａ及び／又は下部
モールド３０ｂ上に突出部３５を形成させることによ
り、モールディング時において前記モールドランナーゲ
ート１７とグラウンディングされるようにするモールデ
ィング方法を採択している反面、後述する本発明の第２
ないし第４実施例においては、前記のような突出部３５
を持っていない通常の上下部モールドを使用する代わり
に、グラウンディングを有する静電荷除去型印刷回路基
板を用いることにより、印刷回路基板と上部又は下部モ
ールドがグラウンディングされるようにするモールディ
ング方法を採択している。
【００３１】図３は、本発明の第２実施例による方法に
使用される印刷回路基板１０の底面図であり、図４は、
図３に示す印刷回路基板１０のグラウンド部２０の周辺
領域の一部拡大断面図で、便宜上一緒に説明し、印刷回
路基板１０の上面構造は従来の技術として先に提示した
図１０（ａ）、図１０（ｂ）、図１１及び図１５と同じ
であるので、これら図を参照して説明する。
使用される印刷回路基板１０の底面図であり、図４は、
図３に示す印刷回路基板１０のグラウンド部２０の周辺
領域の一部拡大断面図で、便宜上一緒に説明し、印刷回
路基板１０の上面構造は従来の技術として先に提示した
図１０（ａ）、図１０（ｂ）、図１１及び図１５と同じ
であるので、これら図を参照して説明する。
【００３２】本発明の第２実施例に使用されるボールグ
リッドアレイ半導体パッケージ用静電荷除去型印刷回路
基板１０は、樹脂基板１１（図４の図面符号１１参照）
と、樹脂基板１１の上下面に所定の回路パターンをなす
少なくとも一つのグラウンド用トレース２２が含まれた
多数の導電性トレース１２と、導電性トレース１２が存
在しない樹脂基板１１の上面中央部の半導体チップ搭載
部１６と、樹脂基板１１の上下面の前記回路パターンを
電気的に連結する少なくとも一つのグラウンド用ビアホ
ール２１を含む多数の導電性ビアホール１３と、樹脂基
板１１の上面の多数の導電性トレース１２の半導体チッ
プ搭載部１６に隣接した端部及び樹脂基板１１の下面の
多数の導電性トレース１２の各ソルダーボールが融着さ
れる部分であるソルダーボールランド１４を除く上下面
の回路パターン上にコーティングされ、多数の導電性ト
レース１２の相互間を絶縁及び保護するソルダーマスク
１５と、前記回路パターンに隣接した外側に形成される
複数のシンギュレーション用ホール１９及び複数のツー
リングホール１８と、グラウンド用ビアホール２１及び
グラウンド用トレース２２に電気的に連結され、モール
ディング時にモールドと当接するグラウンド部２０とか
ら構成される。
リッドアレイ半導体パッケージ用静電荷除去型印刷回路
基板１０は、樹脂基板１１（図４の図面符号１１参照）
と、樹脂基板１１の上下面に所定の回路パターンをなす
少なくとも一つのグラウンド用トレース２２が含まれた
多数の導電性トレース１２と、導電性トレース１２が存
在しない樹脂基板１１の上面中央部の半導体チップ搭載
部１６と、樹脂基板１１の上下面の前記回路パターンを
電気的に連結する少なくとも一つのグラウンド用ビアホ
ール２１を含む多数の導電性ビアホール１３と、樹脂基
板１１の上面の多数の導電性トレース１２の半導体チッ
プ搭載部１６に隣接した端部及び樹脂基板１１の下面の
多数の導電性トレース１２の各ソルダーボールが融着さ
れる部分であるソルダーボールランド１４を除く上下面
の回路パターン上にコーティングされ、多数の導電性ト
レース１２の相互間を絶縁及び保護するソルダーマスク
１５と、前記回路パターンに隣接した外側に形成される
複数のシンギュレーション用ホール１９及び複数のツー
リングホール１８と、グラウンド用ビアホール２１及び
グラウンド用トレース２２に電気的に連結され、モール
ディング時にモールドと当接するグラウンド部２０とか
ら構成される。
【００３３】前記のような本発明の第２実施例に使用さ
れるボールグリッドアレイ半導体パッケージ用静電荷除
去型印刷回路基板１０の下面の基本構成も、モールディ
ング時にモールドと当接するグラウンド部２０が形成さ
れている点を除き、従来の印刷回路基板の基本構成と本
質的に同一であるので、図１０（ｂ）を参照し、以下で
はその上位点についてだけ主に説明する。
れるボールグリッドアレイ半導体パッケージ用静電荷除
去型印刷回路基板１０の下面の基本構成も、モールディ
ング時にモールドと当接するグラウンド部２０が形成さ
れている点を除き、従来の印刷回路基板の基本構成と本
質的に同一であるので、図１０（ｂ）を参照し、以下で
はその上位点についてだけ主に説明する。
【００３４】図３においては、平板状グラウンド部２０
を、完成された半導体パッケージの分離時の切断ライン
であるシンギュレーションライン１９’の外側コーナー
部に形成することにより、完成された半導体パッケージ
としての分離後には、パッケージ内に平板状グラウンド
部２０が存在しないようにすることが好ましいが、これ
は制限的なものではなく、モールディング時に平板状グ
ラウンド部２０がモールドと直接接触する条件を充足さ
せる限り、必要によってシンギュレーションライン１
９’の内側に形成させることもできる。
を、完成された半導体パッケージの分離時の切断ライン
であるシンギュレーションライン１９’の外側コーナー
部に形成することにより、完成された半導体パッケージ
としての分離後には、パッケージ内に平板状グラウンド
部２０が存在しないようにすることが好ましいが、これ
は制限的なものではなく、モールディング時に平板状グ
ラウンド部２０がモールドと直接接触する条件を充足さ
せる限り、必要によってシンギュレーションライン１
９’の内側に形成させることもできる。
【００３５】図４は、図３の印刷回路基板１０に形成さ
れた平板状グラウンド部２０の拡大断面図で、モールデ
ィング時にモールド（図示せず）と確実に接触するよう
に、隣接した領域上のソルダーマスク１５より平板状グ
ラウンド部２０を少し突設させることが好ましいものを
説明する。しかし、ソルダーマスク１５の高さと同じに
形成しても、上下部モールドの係合時の押圧力により、
平板状グラウンド部２０を形成する導電性金属よりは樹
脂であるソルダーマスク１５の圧縮率が大きいので、モ
ールドとの接触にあまり無理はない。図４は平板状グラ
ウンド部２０がグラウンド用ビアホール２１及びグラウ
ンド用トレース２２により印刷回路基板１０の上面から
下面に電気的に連結されるものを示す。
れた平板状グラウンド部２０の拡大断面図で、モールデ
ィング時にモールド（図示せず）と確実に接触するよう
に、隣接した領域上のソルダーマスク１５より平板状グ
ラウンド部２０を少し突設させることが好ましいものを
説明する。しかし、ソルダーマスク１５の高さと同じに
形成しても、上下部モールドの係合時の押圧力により、
平板状グラウンド部２０を形成する導電性金属よりは樹
脂であるソルダーマスク１５の圧縮率が大きいので、モ
ールドとの接触にあまり無理はない。図４は平板状グラ
ウンド部２０がグラウンド用ビアホール２１及びグラウ
ンド用トレース２２により印刷回路基板１０の上面から
下面に電気的に連結されるものを示す。
【００３６】図５（ａ）は、モールディング時におい
て、図３に示す印刷回路基板１０の上下部モールド３０
ａ、３０ｂ間の挟支状態を示す断面図、図５（ｂ）はモ
ールドランナーゲート１７の周辺部の部分拡大断面図
で、一緒に説明する。
て、図３に示す印刷回路基板１０の上下部モールド３０
ａ、３０ｂ間の挟支状態を示す断面図、図５（ｂ）はモ
ールドランナーゲート１７の周辺部の部分拡大断面図
で、一緒に説明する。
【００３７】本発明の第２実施例においては、グラウン
ド部２０を形成させた印刷回路基板１０を使用すること
により、ボールグリッドアレイ半導体パッケージの製造
工程中のモールディング段階で印刷回路基板１０を通常
の下部モールド３０ｂ上の凹部３１に位置させることに
より簡単にグラウンドできるものを示す。すなわち、印
刷回路基板１０の下面の平板状グラウンド部２０をソル
ダーマスク１５と少なくとも同一平面上に位置させ、好
ましくは突出するように形成することにより、この平板
状グラウンド部２０が下部モールド３０ｂに確かに接地
できる。また、図５（ａ）及び図５（ｂ）はグラウンド
部２０が印刷回路基板１０の底面に形成される一例のみ
を示すが、本発明はこれに限定されるものではなく、必
要であれば、印刷回路基板１０の側面又は上面の樹脂封
止部形成領域の外郭部など任意の適切な箇所に形成させ
得ることはもちろんである。前記事項以外の事項は前述
した図１２の場合と実質的に同じであるので、これに対
する説明を参照する。
ド部２０を形成させた印刷回路基板１０を使用すること
により、ボールグリッドアレイ半導体パッケージの製造
工程中のモールディング段階で印刷回路基板１０を通常
の下部モールド３０ｂ上の凹部３１に位置させることに
より簡単にグラウンドできるものを示す。すなわち、印
刷回路基板１０の下面の平板状グラウンド部２０をソル
ダーマスク１５と少なくとも同一平面上に位置させ、好
ましくは突出するように形成することにより、この平板
状グラウンド部２０が下部モールド３０ｂに確かに接地
できる。また、図５（ａ）及び図５（ｂ）はグラウンド
部２０が印刷回路基板１０の底面に形成される一例のみ
を示すが、本発明はこれに限定されるものではなく、必
要であれば、印刷回路基板１０の側面又は上面の樹脂封
止部形成領域の外郭部など任意の適切な箇所に形成させ
得ることはもちろんである。前記事項以外の事項は前述
した図１２の場合と実質的に同じであるので、これに対
する説明を参照する。
【００３８】図６（ａ）は本発明の第３実施例による方
法に使用される印刷回路基板１０の底面図であり、図６
（ｂ）は図６（ａ）のＢ部の拡大図であり、図７は図６
（ｂ）のＩ−Ｉ線についての矢視断面図である。図６
（ａ）に示す印刷回路基板１０の基本構成は前述した図
３の印刷回路基板１０と実質的に同じであるので、同一
部分についてのそれ以上の敷延説明は省略し、その上位
点について主に説明する。
法に使用される印刷回路基板１０の底面図であり、図６
（ｂ）は図６（ａ）のＢ部の拡大図であり、図７は図６
（ｂ）のＩ−Ｉ線についての矢視断面図である。図６
（ａ）に示す印刷回路基板１０の基本構成は前述した図
３の印刷回路基板１０と実質的に同じであるので、同一
部分についてのそれ以上の敷延説明は省略し、その上位
点について主に説明する。
【００３９】図６（ａ）において、図面符号２６で表示
した部分は略式で表示したバス（bus）ラインである。
この部分はストリップ単位の印刷回路基板１０に切断さ
れる正方形又は長方形の印刷回路原板においてストリッ
プとストリップ間に位置し、このバスラインを用いて金
などと多様な金属を電解鍍金し得る。この部分は、電解
鍍金後、ストリップ単位への切断時に除去されるが、図
６（ａ）及び図６（ｂ）には説明の便宜上示した。すべ
ての導電性トレース１２及びグラウンド用トレース２
２、２２ａ、２２ｂとビアホール１４及びグラウンド用
ビアホール２１は前記バスライン２６に電気的に連結さ
れている。
した部分は略式で表示したバス（bus）ラインである。
この部分はストリップ単位の印刷回路基板１０に切断さ
れる正方形又は長方形の印刷回路原板においてストリッ
プとストリップ間に位置し、このバスラインを用いて金
などと多様な金属を電解鍍金し得る。この部分は、電解
鍍金後、ストリップ単位への切断時に除去されるが、図
６（ａ）及び図６（ｂ）には説明の便宜上示した。すべ
ての導電性トレース１２及びグラウンド用トレース２
２、２２ａ、２２ｂとビアホール１４及びグラウンド用
ビアホール２１は前記バスライン２６に電気的に連結さ
れている。
【００４０】図６（ｂ）のＩ−Ｉ線についての矢視断面
図である図７に示すように、本発明の第３実施例に使用
される印刷回路基板１０においては、グラウンド部２０
がスポット形に形成され、樹脂基板１１の上面に形成さ
れたグラウンド用トレース２２ｂ上に金などのような導
電性金属が積層されて形成される。このように積層され
る導電性金属はソルダーマスク１５の高さと少なくとも
同一高さに形成されるが、容易で確かなモールドとの接
触のためには、前記導電性金属をソルダーマスク１５の
高さより高く外部に突出させることが好ましい。
図である図７に示すように、本発明の第３実施例に使用
される印刷回路基板１０においては、グラウンド部２０
がスポット形に形成され、樹脂基板１１の上面に形成さ
れたグラウンド用トレース２２ｂ上に金などのような導
電性金属が積層されて形成される。このように積層され
る導電性金属はソルダーマスク１５の高さと少なくとも
同一高さに形成されるが、容易で確かなモールドとの接
触のためには、前記導電性金属をソルダーマスク１５の
高さより高く外部に突出させることが好ましい。
【００４１】前記金などのような導電性金属でグラウン
ド用トレース２２ｂの所定箇所に形成されるスポット形
グラウンド部２０の高さは、容易で確実なモールドとの
接触を保障するとともに、上下部モールドの係合時にお
いて、印刷回路基板１０に無理を与えない範囲であれ
ば、どの寸法であってもかまわない。また、スポット形
グラウンド部２０は、シンギュレーションライン１９’
の外部に位置させて、完成された半導体パッケージへの
シンギュレーション時に除去されるようにすることが好
ましく、さらにモールドランナーゲート（図示せず）の
下方に位置させることが電気的接続を容易にし、設計変
更の必要性が小さいという点で特に好ましい。あるい
は、必要であれば、シンギュレーションライン１９’の
内側に形成させることもできる。容易で確実なモールド
との接触により、モールディング時に静電荷の蓄積を回
避し得る本発明の目的を充足させる限り、これはすべて
本発明の技術範囲に含まれる。また、スポット形グラウ
ンド部２０の寸法及び形状には格別の制限はなく、これ
は本発明において選択的である。
ド用トレース２２ｂの所定箇所に形成されるスポット形
グラウンド部２０の高さは、容易で確実なモールドとの
接触を保障するとともに、上下部モールドの係合時にお
いて、印刷回路基板１０に無理を与えない範囲であれ
ば、どの寸法であってもかまわない。また、スポット形
グラウンド部２０は、シンギュレーションライン１９’
の外部に位置させて、完成された半導体パッケージへの
シンギュレーション時に除去されるようにすることが好
ましく、さらにモールドランナーゲート（図示せず）の
下方に位置させることが電気的接続を容易にし、設計変
更の必要性が小さいという点で特に好ましい。あるい
は、必要であれば、シンギュレーションライン１９’の
内側に形成させることもできる。容易で確実なモールド
との接触により、モールディング時に静電荷の蓄積を回
避し得る本発明の目的を充足させる限り、これはすべて
本発明の技術範囲に含まれる。また、スポット形グラウ
ンド部２０の寸法及び形状には格別の制限はなく、これ
は本発明において選択的である。
【００４２】一方、このようなスポット形グラウンド部
２０を容易に形成させ得る印刷回路基板１０の一例を図
６（ｂ）を参照して説明すると、グラウンド用ビアホー
ル２１からグラウンド用トレース２２、２２ａ、２２ｂ
が延長され、バスライン２６に接続される。具体的に
は、バスライン２６に直接接続されたグラウンド用トレ
ース２２ｂは、“Ｖ”字形に分岐されており、その分岐
部２２ｂ’には、グラウンド用トレース２２ａの一端が
接続され、他端にはグラウンド用トレース２２の一端が
接続されて、その他端は、グラウンド用ビアホール２１
に接続される。
２０を容易に形成させ得る印刷回路基板１０の一例を図
６（ｂ）を参照して説明すると、グラウンド用ビアホー
ル２１からグラウンド用トレース２２、２２ａ、２２ｂ
が延長され、バスライン２６に接続される。具体的に
は、バスライン２６に直接接続されたグラウンド用トレ
ース２２ｂは、“Ｖ”字形に分岐されており、その分岐
部２２ｂ’には、グラウンド用トレース２２ａの一端が
接続され、他端にはグラウンド用トレース２２の一端が
接続されて、その他端は、グラウンド用ビアホール２１
に接続される。
【００４３】図示しなかったが、グラウンド用ビアホー
ル２１は、前述したものと同様に、印刷回路基板１０の
上面のモールドランナーゲート（図３の符号１７）に接
続できる。従来の場合と同様、前記モールドランナーゲ
ート１７は半導体チップのグラウンドボンドパッド（図
示せず）とワイヤボンディングされたグラウンドリング
〔図１０（ｂ）の図面符号２５〕に電気的に接続されて
いる。グラウンド用トレース２２、２２ａ、２２ｂに
は、通常の導電性トレース１２がなす回路パターンの場
合と同様、ソルダーマスク１５でコーティングされてい
るが、スポット形グラウンド部２０を形成させようとす
る部分、つまり幅広のグラウンド用トレース２２ｂが合
致する分岐部２２ｂ’の大略中央には、ソルダーマスク
１５がコーティングされていない開放領域として形成さ
れる。
ル２１は、前述したものと同様に、印刷回路基板１０の
上面のモールドランナーゲート（図３の符号１７）に接
続できる。従来の場合と同様、前記モールドランナーゲ
ート１７は半導体チップのグラウンドボンドパッド（図
示せず）とワイヤボンディングされたグラウンドリング
〔図１０（ｂ）の図面符号２５〕に電気的に接続されて
いる。グラウンド用トレース２２、２２ａ、２２ｂに
は、通常の導電性トレース１２がなす回路パターンの場
合と同様、ソルダーマスク１５でコーティングされてい
るが、スポット形グラウンド部２０を形成させようとす
る部分、つまり幅広のグラウンド用トレース２２ｂが合
致する分岐部２２ｂ’の大略中央には、ソルダーマスク
１５がコーティングされていない開放領域として形成さ
れる。
【００４４】一方、２本に分岐された“Ｖ”字形のグラ
ウンド用トレース２２ｂの各線は、バスライン２６より
厚さ及び／又は幅が小さく、前記分岐点２２ｂ’に一端
が連結されるグラウンド用トレース２２ａは、グラウン
ド用トレース２２ｂより厚さ及び／又は幅が小さく形成
され、これにより、鍍金時にグラウンド用トレース２２
ａに過電流が流れ、よってスポット形グラウンド部２０
にはソルダーマスク１５の高さより厚い鍍金層がただ一
度の通常の鍍金手順により容易に形成できる。したがっ
て、モールディング時に、高温高圧の溶融モールディン
グ樹脂の流入により発生する静電荷は、発生すると即時
に前記グラウンド部２０を経てモールド中に伝達されて
除去できるようになる。
ウンド用トレース２２ｂの各線は、バスライン２６より
厚さ及び／又は幅が小さく、前記分岐点２２ｂ’に一端
が連結されるグラウンド用トレース２２ａは、グラウン
ド用トレース２２ｂより厚さ及び／又は幅が小さく形成
され、これにより、鍍金時にグラウンド用トレース２２
ａに過電流が流れ、よってスポット形グラウンド部２０
にはソルダーマスク１５の高さより厚い鍍金層がただ一
度の通常の鍍金手順により容易に形成できる。したがっ
て、モールディング時に、高温高圧の溶融モールディン
グ樹脂の流入により発生する静電荷は、発生すると即時
に前記グラウンド部２０を経てモールド中に伝達されて
除去できるようになる。
【００４５】前記のような本発明の第２及び第３実施例
による方法に使用される印刷回路基板１０においては、
グラウンド部２０が平板状及びスポット形に形成される
場合のみを示したが、本発明はこれに限定されるもので
はなく、その形状は必要に応じた任意の形状としてもか
まわず、その位置、面積及び高さもモールドとのグラウ
ンドを確かにする範囲であれば、適切な任意値を選択し
てもかまわない。いずれも本発明の技術領域内に含まれ
る。
による方法に使用される印刷回路基板１０においては、
グラウンド部２０が平板状及びスポット形に形成される
場合のみを示したが、本発明はこれに限定されるもので
はなく、その形状は必要に応じた任意の形状としてもか
まわず、その位置、面積及び高さもモールドとのグラウ
ンドを確かにする範囲であれば、適切な任意値を選択し
てもかまわない。いずれも本発明の技術領域内に含まれ
る。
【００４６】図８は本発明の第４実施例に使用される印
刷回路基板１０の底面図であり、図９は、図８に示すII
−II線の矢視断面図であり、ツーリングホール１８の一
側コーナー部に位置するものの内面を導電性金属で鍍金
してグラウンド部２０として使用している。
刷回路基板１０の底面図であり、図９は、図８に示すII
−II線の矢視断面図であり、ツーリングホール１８の一
側コーナー部に位置するものの内面を導電性金属で鍍金
してグラウンド部２０として使用している。
【００４７】図８に示す本発明の第４実施例に使用され
る印刷回路基板１０の基本構成は前述した本発明の第２
及び第３実施例の場合と実質的に同一であるので、同一
構成部に対する説明は省略し、上位部分についてだけ主
に説明する。図８において、グラウンド用ビアホール２
１の位置、接続状態などは前述したものと同じであり、
グラウンド用トレース２２の一端は前記グラウンド用ビ
アホール２１に接続され、他端はグラウンド部２０とし
ての一側コーナー部のツーリングホール１８に接続され
る。
る印刷回路基板１０の基本構成は前述した本発明の第２
及び第３実施例の場合と実質的に同一であるので、同一
構成部に対する説明は省略し、上位部分についてだけ主
に説明する。図８において、グラウンド用ビアホール２
１の位置、接続状態などは前述したものと同じであり、
グラウンド用トレース２２の一端は前記グラウンド用ビ
アホール２１に接続され、他端はグラウンド部２０とし
ての一側コーナー部のツーリングホール１８に接続され
る。
【００４８】図９に示すように、グラウンド部２０とし
て選択されたツーリングホール１８の内面には、上部モ
ールド３０ａのツーリングピン３３〔図１３（ａ）参
照〕の挿支時に通電されるように、所定厚さの銅鍍金薄
膜２３が形成される。銅鍍金薄膜２２は、初めには無電
解鍍金させた後、電解鍍金させることが鍍金の容易性と
いう側面において好ましく、これは、通常のビアホール
の形成方法と同じであるので、これに対するそれ以上の
説明は省略する。
て選択されたツーリングホール１８の内面には、上部モ
ールド３０ａのツーリングピン３３〔図１３（ａ）参
照〕の挿支時に通電されるように、所定厚さの銅鍍金薄
膜２３が形成される。銅鍍金薄膜２２は、初めには無電
解鍍金させた後、電解鍍金させることが鍍金の容易性と
いう側面において好ましく、これは、通常のビアホール
の形成方法と同じであるので、これに対するそれ以上の
説明は省略する。
【００４９】銅鍍金薄膜２２の形成厚さは、上部モール
ド３０ａのツーリングピン３３がグラウンド部２０とし
て選択されたツーリングホール１８に容易に挿支される
ように、あまり厚く形成しないことが好ましいが、その
厚さが薄すぎる場合には、前記ツーリングピン３３との
通電状態が不良になる虞があるので、注意する必要があ
る。銅鍍金薄膜２２は銅にだけ限定されるものではな
く、金、銀、ソルダーなど導電性の良好な金属であれば
どの種類のものを使用してもかまわない。一方、前記グ
ラウンド用ビアホール２０は、モールドランナーゲート
１７に接続できる点、及びソルダーマスク１５の形成領
域など、前述した事項以外の諸般事項は前記説明と実質
的に同一であるのでこれに対する各部の説明を省略す
る。
ド３０ａのツーリングピン３３がグラウンド部２０とし
て選択されたツーリングホール１８に容易に挿支される
ように、あまり厚く形成しないことが好ましいが、その
厚さが薄すぎる場合には、前記ツーリングピン３３との
通電状態が不良になる虞があるので、注意する必要があ
る。銅鍍金薄膜２２は銅にだけ限定されるものではな
く、金、銀、ソルダーなど導電性の良好な金属であれば
どの種類のものを使用してもかまわない。一方、前記グ
ラウンド用ビアホール２０は、モールドランナーゲート
１７に接続できる点、及びソルダーマスク１５の形成領
域など、前述した事項以外の諸般事項は前記説明と実質
的に同一であるのでこれに対する各部の説明を省略す
る。
【００５０】
【発明の効果】以上説明したように、本発明によるボー
ルグリッドアレイ半導体パッケージの静電荷除去型モー
ルディング方法によれば、モールディング段階で、モー
ルドのキャビティに流入される高温高圧の溶融されたモ
ールディング樹脂の流動摩擦により誘導される静電荷
を、グラウンド部を経てモールド中に即刻放出させるこ
とができるので、静電荷の蓄積による急激な静電荷放電
による半導体パッケージの重要構成部、例えば半導体チ
ップ、ボンディングワイヤ、導電性トレースなどの損傷
を未然に効果的に防止することができ、よって半導体パ
ッケージの信頼性を高めることができる。
ルグリッドアレイ半導体パッケージの静電荷除去型モー
ルディング方法によれば、モールディング段階で、モー
ルドのキャビティに流入される高温高圧の溶融されたモ
ールディング樹脂の流動摩擦により誘導される静電荷
を、グラウンド部を経てモールド中に即刻放出させるこ
とができるので、静電荷の蓄積による急激な静電荷放電
による半導体パッケージの重要構成部、例えば半導体チ
ップ、ボンディングワイヤ、導電性トレースなどの損傷
を未然に効果的に防止することができ、よって半導体パ
ッケージの信頼性を高めることができる。
【図１】（ａ）は、本発明の第１実施例による方法に使
用される上部モールドの一部切欠下方斜視図であり、
（ｂ）は、図１（ａ）のＡ部拡大図である。
用される上部モールドの一部切欠下方斜視図であり、
（ｂ）は、図１（ａ）のＡ部拡大図である。
【図２】図１に示す上部モールドを用いるモールディン
グ時において、上下部モールド間に挟支された印刷回路
基板のモールドランナーゲートの周辺の部分拡大断面図
である。
グ時において、上下部モールド間に挟支された印刷回路
基板のモールドランナーゲートの周辺の部分拡大断面図
である。
【図３】本発明の第２実施例による方法に使用される印
刷回路基板の底面図である。
刷回路基板の底面図である。
【図４】図３に示す印刷回路基板のグラウンド部周辺領
域の一部拡大断面図である。
域の一部拡大断面図である。
【図５】（ａ）は、モールディング時において、図３に
示す印刷回路基板の上下部モールド間の挟支状態を示す
断面図であり、（ｂ）は、モールディング時において、
上下部モールド間に挟支された図３に示す印刷回路基板
のモールドランナーゲートの周辺部分拡大断面図であ
る。
示す印刷回路基板の上下部モールド間の挟支状態を示す
断面図であり、（ｂ）は、モールディング時において、
上下部モールド間に挟支された図３に示す印刷回路基板
のモールドランナーゲートの周辺部分拡大断面図であ
る。
【図６】（ａ）は、本発明の第３実施例による方法に使
用される印刷回路基板の底面図であり、（ｂ）は、図６
（ａ）に示すＢ部拡大図である。
用される印刷回路基板の底面図であり、（ｂ）は、図６
（ａ）に示すＢ部拡大図である。
【図７】図６（ｂ）に示すＩ−Ｉ線の矢視断面図であ
る。
る。
【図８】本発明の第４実施例による方法に使用される印
刷回路基板の底面図である。
刷回路基板の底面図である。
【図９】図８に示すII−II線の矢視断面図である。
【図１０】（ａ）及び（ｂ）は、通常の印刷回路基板の
平面図及び底面図である。
平面図及び底面図である。
【図１１】図１０（ｂ）に示すビアホールの断面図であ
る。
る。
【図１２】図１０（ｂ）に示すIII−III線の矢視断面図
である。
である。
【図１３】（ａ）は、通常の上部モールドの一部切欠下
方斜視図であり、（ｂ）は、図１３（ａ）に示すＣ部拡
大図である。
方斜視図であり、（ｂ）は、図１３（ａ）に示すＣ部拡
大図である。
【図１４】従来のモールディング方法において、従来の
印刷回路基板が上下部モールドに挟支された状態を示す
断面図である。
印刷回路基板が上下部モールドに挟支された状態を示す
断面図である。
【図１５】通常の印刷回路基板のモールドランナーゲー
トの隣接部に対する拡大部分平面図である。
トの隣接部に対する拡大部分平面図である。
【図１６】図１５に示すIV−IV線の矢視断面図である。
【図１７】図１６に示す部分が上下部モールド間に挟支
された状態を示す部分拡大断面図である。
された状態を示す部分拡大断面図である。
【図１８】通常のボールグリッドアレイ半導体パッケー
ジの断面図である。
ジの断面図である。
１ ボールグリッドアレイ半導体パッケージ １０ 印刷回路基板 １１ 樹脂基板 １２ 導電性トレース １３ 導電性ビアホール １４ ソルダーボールランド １５ ソルダーマスク １６ 半導体チップ搭載部 １７ モールドランナーゲート １８ ツーリングホール １９ シンギュレーションホール １９’ シンギュレーション仮想ライン ２０ グラウンド部 ２１ グラウンド用ビアホール ２２、２２ａ、２２ｂ グラウンド用トレース ２５ グラウンド用リング ２６ バスライン ３０ａ 上部モールド ３０ｂ 下部モールド ３１、３１’ 凹部 ３２ ランナー ３３ ツーリングピン ３４ キャビティ ３５ 突出部 ４０ 半導体チップ ５０ 導電性ワイヤ ６０ 接着層 ７０ 樹脂封止部 ８０ ソルダーボール
フロントページの続き (31)優先権主張番号 １９９８／Ｐ３６８９８ (32)優先日 平成10年９月８日(1998．9．8) (33)優先権主張国 韓国（ＫＲ）
Claims (12)
- 【請求項１】 上面中央部に実装された半導体チップ
と、前記樹脂基板の上下面に所定の回路パターンをな
し、少なくとも一つのグラウンド用トレースが含まれた
多数の導電性トレースと、前記樹脂基板の上下面の前記
回路パターンを電気的に連結する多数の導電性ビアホー
ルと、前記上下面の回路パターン上にコーティングさ
れ、前記多数の導電性トレースの相互間を絶縁及び保護
するソルダーマスクと、前記グラウンド用トレースと電
気的に連結され、モールディング時、モールドと当接し
て静電荷の蓄積を回避するためのグラウンド部とから構
成される、半導体チップが実装されたボールグリッドア
レイ半導体パッケージ用静電荷除去型印刷回路基板を提
供する段階と、 前記印刷回路基板載置用凹部を有する一モールドと、モ
ールディング樹脂が流入されるランナーを有し、ランナ
ーに連通され、前記半導体チップを受容し、前記モール
ドと係合されてモールディング領域を限定するキャビテ
ィを形成する凹部を有するほかのモールドとの間に前記
印刷回路基板を位置させることにより、前記モールドの
いずれか一つと前記印刷回路基板のグラウンド部をグラ
ウンディングさせる段階と、 グラウンディングされた前記印刷回路基板の半導体チッ
プが実装された面とランナーに連通される凹部とにより
限定されるキャビティ内に前記ランナーを通じて溶融モ
ールディング樹脂を注入させる段階と、 前記注入されたモールディング樹脂を硬化させる段階
と、前記上部モールドと下部モールドを分離し、モール
ディングされた半導体パッケージを取り出す段階とから
構成されることを特徴とするボールグリッドアレイ半導
体パッケージの静電荷除去型モールディング方法。 - 【請求項２】 前記多数の導電性ビアホールは前記グラ
ウンド用トレースと電気的に連結された少なくとも一つ
のグラウンド用ビアホールを含み、前記グラウンド用ビ
アホールを前記グラウンド部と電気的に連結させること
を特徴とする請求項１記載のボールグリッドアレイ半導
体パッケージの静電荷除去型モールディング方法。 - 【請求項３】 前記印刷回路基板が前記回路パターンに
隣接した外側に複数のシンギュレーション用ホールをさ
らに含み、前記グラウンド部を前記複数のシンギュレー
ション用ホールを連結する四角仮想ラインであるシンギ
ュレーションラインの外側に位置させることを特徴とす
る請求項１記載のボールグリッドアレイ半導体パッケー
ジの静電荷除去型モールディング方法。 - 【請求項４】 前記グラウンド部を前記印刷回路基板の
半導体チップ搭載部の反対面に位置させ、前記ソルダー
マスク上に平板状に露出させることを特徴とする請求項
３記載のボールグリッドアレイ半導体パッケージの静電
荷除去型モールディング方法。 - 【請求項５】 前記グラウンド部を前記印刷回路基板の
一側面に位置させ、ソルダーマスク上に露出させること
を特徴とする請求項１記載のボールグリッドアレイ半導
体パッケージの静電荷除去型モールディング方法。 - 【請求項６】 前記印刷回路基板の上面の一側コーナー
部に導電性金属で形成され、グラウンド連結されたモー
ルドランナーゲートを形成させ、前記グラウンド部を前
記モールドランナーゲートに前記グラウンドビアホール
及び／又はグラウンドトレースにより電気的に連結させ
ることを特徴とする請求項１記載のボールグリッドアレ
イ半導体パッケージの静電荷除去型モールディング方
法。 - 【請求項７】 前記突出部を前記ランナー及びモールド
の外周縁に接する下面に前記ランナーを介在して相互対
向する一対で形成させることを特徴とする請求項１記載
のボールグリッドアレイ半導体パッケージの静電荷除去
型モールディング方法。 - 【請求項８】 前記グラウンド部の高さを少なくとも前
記ソルダーマスクの高さ以上に露出させることを特徴と
する請求項１記載のボールグリッドアレイ半導体パッケ
ージの静電荷除去型モールディング方法。 - 【請求項９】 前記印刷回路基板が前記回路パターンに
隣接した外側に形成される複数のツーリングホールをさ
らに含み、前記両モールドのいずれか一つには相互係合
を確かにするためのツーリングピンを形成させ、前記ツ
ーリングピンの前記ツーリングホールへの挿支時、前記
ツーリングピンにグラウンディングできるように、前記
グラウンド部を構成する前記複数のツーリングホールの
少なくとも一つを前記グラウンド用トレースと電気的に
連結させることを特徴とする請求項１記載のボールグリ
ッドアレイ半導体パッケージの静電荷除去型モールディ
ング方法。 - 【請求項１０】 前記グラウンド部を前記印刷回路基板
の半導体チップ搭載部の反対面に位置させ、スポット形
にソルダーマスク上に露出させることを特徴とする請求
項２記載のボールグリッドアレイ半導体パッケージの静
電荷除去型モールディング方法。 - 【請求項１１】 グラウンド用トレースが“Ｖ”字形に
分岐され、その分岐部には、前記グラウンド用トレース
の厚さ及び／又は幅より小さいほかのグラウンド用トレ
ースの一端が接続され、その他端はグラウンド用ビアホ
ールに接続され、前記分岐部の中央にグラウンド部をス
ポット形に形成させることを特徴とする請求項１記載の
ボールグリッドアレイ半導体パッケージの静電荷除去型
モールディング方法。 - 【請求項１２】 前記グラウンド部の表面に導電性金属
鍍金層を形成させることを特徴とする請求項１記載のボ
ールグリッドアレイ半導体パッケージの静電荷除去型モ
ールディング方法。
Applications Claiming Priority (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980019303A KR100331071B1 (ko) | 1998-05-27 | 1998-05-27 | 반도체 패키지용 인쇄회로기판의 몰딩 방법 |
| KR1019980019304A KR100331072B1 (ko) | 1998-05-27 | 1998-05-27 | 인쇄회로기판 |
| KR1019980036898A KR100324939B1 (ko) | 1998-09-08 | 1998-09-08 | 정전기방지를위한반도체패키지용인쇄회로기판 |
| KR1998/P36898 | 1998-09-08 | ||
| KR1998/P36897 | 1998-09-08 | ||
| KR1019980036897A KR100298689B1 (ko) | 1998-09-08 | 1998-09-08 | 정전기방지를위한반도체패키지용인쇄회로기판 |
| KR1998/P19303 | 1998-09-08 | ||
| KR1998/P19304 | 1998-09-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11354559A JPH11354559A (ja) | 1999-12-24 |
| JP3020201B2 true JP3020201B2 (ja) | 2000-03-15 |
Family
ID=27483285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10334667A Expired - Fee Related JP3020201B2 (ja) | 1998-05-27 | 1998-11-25 | ボールグリッドアレイ半導体パッケージのモールディング方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6214645B1 (ja) |
| JP (1) | JP3020201B2 (ja) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6111324A (en) * | 1998-02-05 | 2000-08-29 | Asat, Limited | Integrated carrier ring/stiffener and method for manufacturing a flexible integrated circuit package |
| JP3544895B2 (ja) * | 1999-07-30 | 2004-07-21 | シャープ株式会社 | 樹脂封止型半導体装置及びその製造方法 |
| US6566741B2 (en) * | 1999-10-21 | 2003-05-20 | Intel Corporation | Grounding of package substrates |
| US6404660B1 (en) * | 1999-12-23 | 2002-06-11 | Rambus, Inc. | Semiconductor package with a controlled impedance bus and method of forming same |
| JP4532807B2 (ja) * | 2000-04-12 | 2010-08-25 | シチズンホールディングス株式会社 | メッキ用共通電極線 |
| US6576496B1 (en) * | 2000-08-21 | 2003-06-10 | Micron Technology, Inc. | Method and apparatus for encapsulating a multi-chip substrate array |
| JP2002092575A (ja) * | 2000-09-19 | 2002-03-29 | Mitsubishi Electric Corp | 小型カードとその製造方法 |
| AU2005200943B2 (en) * | 2000-10-20 | 2005-09-01 | Silverbrook Research Pty Ltd | Integrated Circuit and Carrier Assembly |
| US6507099B1 (en) * | 2000-10-20 | 2003-01-14 | Silverbrook Research Pty Ltd | Multi-chip integrated circuit carrier |
| US7221043B1 (en) * | 2000-10-20 | 2007-05-22 | Silverbrook Research Pty Ltd | Integrated circuit carrier with recesses |
| AU2004202249B2 (en) * | 2000-10-20 | 2005-06-09 | Silverbrook Research Pty Ltd | Method of mounting an integrated circuit |
| US6889304B2 (en) | 2001-02-28 | 2005-05-03 | Rambus Inc. | Memory device supporting a dynamically configurable core organization |
| TW479334B (en) * | 2001-03-06 | 2002-03-11 | Siliconware Precision Industries Co Ltd | Electroplated circuit process in the ball grid array chip package structure |
| US20030205828A9 (en) * | 2001-04-05 | 2003-11-06 | Larry Kinsman | Circuit substrates, semiconductor packages, and ball grid arrays |
| US6617680B2 (en) | 2001-08-22 | 2003-09-09 | Siliconware Precision Industries Co., Ltd. | Chip carrier, semiconductor package and fabricating method thereof |
| CN1314108C (zh) * | 2002-06-28 | 2007-05-02 | 矽品精密工业股份有限公司 | 半导体芯片承载件,半导体封装件及半导体封装方法 |
| US6984545B2 (en) * | 2002-07-22 | 2006-01-10 | Micron Technology, Inc. | Methods of encapsulating selected locations of a semiconductor die assembly using a thick solder mask |
| CN1327520C (zh) * | 2002-09-16 | 2007-07-18 | 日月光半导体制造股份有限公司 | 具有静电放电防护的封装基板 |
| CN100426477C (zh) * | 2004-01-09 | 2008-10-15 | 威宇科技测试封装有限公司 | 扁平塑封球栅阵列封装所用的载板的制造方法及其载板 |
| JP5037071B2 (ja) * | 2006-08-29 | 2012-09-26 | 新光電気工業株式会社 | 樹脂封止型半導体装置の製造方法 |
| JP2009194267A (ja) * | 2008-02-18 | 2009-08-27 | Panasonic Corp | 半導体装置、その製造方法、およびそれを用いた電子機器 |
| JP5247668B2 (ja) * | 2009-12-09 | 2013-07-24 | ルネサスエレクトロニクス株式会社 | 半導体パッケージ製造装置及び半導体パッケージの製造方法 |
| KR101605172B1 (ko) * | 2015-04-07 | 2016-03-22 | 삼성전자주식회사 | 패키지 기판 및 그 제조방법 |
| KR102479999B1 (ko) | 2015-09-11 | 2022-12-22 | 삼성전자주식회사 | 패키지 기판 |
| CN110677990B (zh) * | 2019-09-09 | 2020-12-11 | 无锡江南计算技术研究所 | 一种基于双面盲孔印制板工艺的存储结构 |
| KR102391364B1 (ko) * | 2019-12-27 | 2022-04-26 | 셰난 서키츠 씨오., 엘티디. | 사전 제작 기판 및 인쇄 회로 기판 |
| CN111010815B (zh) * | 2019-12-27 | 2021-11-09 | 安捷利（番禺）电子实业有限公司 | 一种半导体芯片埋入式线路板及其加工方法、加工装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5635671A (en) | 1994-03-16 | 1997-06-03 | Amkor Electronics, Inc. | Mold runner removal from a substrate-based packaged electronic device |
| JP2679681B2 (ja) * | 1995-04-28 | 1997-11-19 | 日本電気株式会社 | 半導体装置、半導体装置用パッケージ及びその製造方法 |
| US5859475A (en) * | 1996-04-24 | 1999-01-12 | Amkor Technology, Inc. | Carrier strip and molded flex circuit ball grid array |
-
1998
- 1998-11-25 JP JP10334667A patent/JP3020201B2/ja not_active Expired - Fee Related
-
1999
- 1999-01-29 US US09/240,423 patent/US6214645B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11354559A (ja) | 1999-12-24 |
| US6214645B1 (en) | 2001-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3020201B2 (ja) | ボールグリッドアレイ半導体パッケージのモールディング方法 | |
| JP2997746B2 (ja) | 印刷回路基板 | |
| US7586183B2 (en) | Multilevel semiconductor module and method for fabricating the same | |
| KR100734816B1 (ko) | 전자 소자 캐리어를 위한 최적화된 덮개의 장착 | |
| US20140252613A1 (en) | Semiconductor device | |
| US10096562B2 (en) | Power module package | |
| KR20000048471A (ko) | 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지 | |
| JPH088283A (ja) | 基板利用パッケージ封入電子デバイスおよびその製造方法 | |
| CN100527412C (zh) | 电子电路模块及其制造方法 | |
| CN101383301A (zh) | 形成倒装芯片突起载体式封装的方法 | |
| US5382546A (en) | Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same | |
| KR100274854B1 (ko) | 반도체장치 및 반도체장치용 리이드프레임 | |
| JPH08306855A (ja) | 半導体パッケージ、リードフレーム、回路基板、半導体パッケージモールディング用金型及び電子回路盤並にリードフレームの製造方法 | |
| US20160007463A1 (en) | Electronic device module and method of manufacturing the same | |
| KR20010090492A (ko) | 반도체 장치 기판 및 반도체 장치의 제조 방법 | |
| KR100357880B1 (ko) | 반도체 패키지용 인쇄회로기판 | |
| KR100388289B1 (ko) | 볼 그리드 어레이 반도체 패키지용 정전 제거형 인쇄회로기판 | |
| KR100352121B1 (ko) | 인쇄회로기판 | |
| JP2001344587A (ja) | プリント配線基板およびそれを用いたｉｃカード用モジュールならびにその製造方法 | |
| KR100324939B1 (ko) | 정전기방지를위한반도체패키지용인쇄회로기판 | |
| JP3570400B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP4030363B2 (ja) | 半導体装置 | |
| KR100357879B1 (ko) | 반도체 패키지용 인쇄회로기판 | |
| KR100559512B1 (ko) | 반도체 패키지용 인쇄회로기판 및 금형 | |
| KR20070098037A (ko) | 패키지용 인쇄회로기판 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090114 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100114 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |