CN1327520C - 具有静电放电防护的封装基板 - Google Patents
具有静电放电防护的封装基板 Download PDFInfo
- Publication number
- CN1327520C CN1327520C CNB021431744A CN02143174A CN1327520C CN 1327520 C CN1327520 C CN 1327520C CN B021431744 A CNB021431744 A CN B021431744A CN 02143174 A CN02143174 A CN 02143174A CN 1327520 C CN1327520 C CN 1327520C
- Authority
- CN
- China
- Prior art keywords
- packaging
- base plate
- copper mesh
- mesh layers
- electrically connected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title abstract 6
- 238000004806 packaging method and process Methods 0.000 claims abstract description 77
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 55
- 229910052802 copper Inorganic materials 0.000 claims abstract description 55
- 239000010949 copper Substances 0.000 claims abstract description 55
- 238000005538 encapsulation Methods 0.000 claims description 13
- 238000001746 injection moulding Methods 0.000 claims description 13
- 230000001681 protective effect Effects 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 238000007789 sealing Methods 0.000 claims description 7
- 238000012797 qualification Methods 0.000 abstract description 4
- 238000012858 packaging process Methods 0.000 abstract 1
- 230000003068 static effect Effects 0.000 description 10
- 230000006378 damage Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
Images
Landscapes
- Packaging Frangible Articles (AREA)
- Packaging Of Annular Or Rod-Shaped Articles, Wearing Apparel, Cassettes, Or The Like (AREA)
Abstract
本发明公开了一种具有静电放电防护的封装基板，该封装基板放置于一封装模具内，该封装模具设有多个活动式顶针，用以在封装后将该封装基板顶出该封装模具。该封装基板的第一铜网层及第二铜网层以定位孔电连接。该封装基板的底层具有多个凹槽，设置于该活动式顶针的相对位置，该等凹槽贯穿至该第二铜网层，以使该等活动式顶针与该第二铜网层电连接，静电电荷将由该第二铜网层引导至该等活动式顶针，并引导出静电电荷至该封装模具。本发明可使封装中的芯片可免于静电放电的破坏，以提高封装产品的合格率。
Description
技术领域
本发明涉及一种封装基板，具体地说，本发明涉及一种具有静电放电防护的封装基板。
背景技术
集成电路的工作电压通常为5伏特或更小，当集成电路承受较高的电压时，通常会损坏该集成电路。对于因为摩擦、感应、接触等产生的静电，目前现有的芯片中，仅有少数会在其内部加入静电保护电路的设计，以防护静电对芯片的损害。大多数的芯片并没有该静电保护电路的设计。
另外，在芯片封装或封胶的过程中，由于在注入封胶至芯片的程序中，封胶与封装基板或其它介质摩擦、感应、接触时，或是封装基板与封装模具离模时，都可能产生静电，该静电放电的破坏将使芯片失效损坏，而造成封装产品失败。
因此，有必要提供一种创新的且富有进步性的封装基板，以解决上述问题。
发明内容
本发明提出的技术方案是：一种具有静电放电防护的封装基板，其放置于一封装模具内，该封装模具设有多个活动式顶针，用以在封装后将该封装基板顶出该封装模具，该封装基板包括：一顶层及一底层；至少一芯片座，用以承载欲封装的芯片；至少一注模口，设置于该封装基板的顶层，所述注模口由该封装基板的边缘连接至所述芯片座，用以引导封胶注入所述芯片座；一第一铜网层，设置于该封装基板的顶层下的周边，该第一铜网层在该封装基板的周边与各注模口电连接；一第二铜网层，设置于该封装基板的底层上的周边；一介质层，形成于该第一铜网层与该第二铜网层之间；及多个定位孔，设置于该封装基板的外围，贯穿该顶层及底层，该第一铜网层及第二铜网层与所述定位孔形成电连接；其中该底层具有多个凹槽，设置于所述活动式顶针的相对位置，所述凹槽贯穿至该第二铜网层，以使所述活动式顶针与该第二铜网层电连接，静电电荷将由所述活动式顶针引导至该封装模具。
换言之，本发明提供的一种具有静电放电防护的封装基板，该封装基板放置于一封装模具内，该封装模具设有多个活动式顶针，用以在封装后将该封装基板顶出该封装模具。该封装基板的第一铜网层及第二铜网层利用定位孔实现电连接。该封装基板的底层具有多个凹槽，设置于所述活动式顶针的相对位置，所述凹槽贯穿至该第二铜网层，以使所述活动式顶针与该第二铜网层电连接，静电电荷将由该第二铜网层引导至该活动式顶针，并引导出静电电荷。本发明可使封装中的芯片可免于静电放电的破坏，以提高封装产品的合格率。
因此，利用本发明的封装基板，在封装过程中所产生的静电可安全地传导出封装基板外，以防护封装中的芯片免于静电电荷的损害。
附图说明
图1为本发明第一实施例的封装基板的立体示意图；
图2为本发明第一实施例的封装基板的剖面示意图；
图3为本发明第一实施例的封装基板的动作示意图；
图4为本发明第二实施例的封装基板的剖面示意图及；
图5为本发明第二实施例的封装基板的动作示意图。
【图号说明】
1：第一实施例的封装基板 11：芯片座
12：注模口 13：顶层
14：第一铜网层 15：介质层
16：第二铜网层 17：底层
171、172：凹槽 18：定位孔
2：封装模具 21：凹槽
211、212：活动式顶针 213：定位柱
3：第二实施例的封装基板 31：注模口
32：顶层 33：第一铜网层
34：介质层 35：第二铜网层
36：底层 361、362：凹槽
363、364：金属层 37：定位孔
4：封装模具 411、412：活动式顶针
具体实施方式
参考图1、图2及图3，本发明第一实施例的具有静电放电防护的封装基板1放置于一封装模具2内，该封装模具2设有与该封装基板1呈相应接合形状的一凹槽21。该凹槽21用以容纳该封装基板1。该凹槽21具有多个活动式顶针211、212，用以在封装后将该封装基板1顶出该封装模具2。
该封装基板1包括：五个芯片座11、五个注模口12、一顶层13、一第一铜网层14、一介质层15、一第二铜网层16、一底层17及多个定位孔18。芯片座11用以承载欲封装的芯片。每一注模口12由该封装基板1的边缘连接至各芯片座11，用以引导封胶注入各芯片座11。所述注模口12设置于该封装基板1的顶层13。
第一铜网层14设置于该封装基板1的顶层13下的周边，该第一铜网层14在该封装基板1的周边与各注模口12电连接。第二铜网层16设置于该封装基板1的底层17上的周边。介质层15形成于该第一铜网层14与该第二铜网层16之间。
多个定位孔18设置于该封装基板1的周边，贯穿该封装基板1的顶层13及底层17，所述定位孔18用以套设于所述定位柱213，使该封装基板1定位于该模具2的凹槽21内。所述定位孔18的内缘具有导电的涂层或导电材料，使得该第一铜网层14及第二铜网层16与所述定位孔18形成电连接。
如图3所示，该底层17具有多个凹槽171、172等，设置于所述活动式顶针211、212的相对位置。所述凹槽171、172贯穿至该第二铜网层16，使该第二铜网层16外露。当所述活动式顶针211、212将该封装基板1顶出该封装模具2时，所述活动式顶针211、212伸入所述凹槽171、172内，并使所述活动式顶针211、212与该第二铜网层16电连接。
当芯片封装或封胶完后，该封装基板1与封装模具2离模时，由于所述活动式顶针211、212将该封装基板1顶出该封装模具2，所述活动式顶针211、212一直与该第二铜网层16保持电连接。若在离模过程中产生静电时，则静电电荷可由该第一铜网层14、定位孔18及该第二铜网层16引导至该活动式顶针211、212，并由该封装模具2引导出静电电荷。
因此，利用本发明的封装基板1，可将封装后离模过程中所产生的静电安全地导引出封装基板1外，而至该封装模具2，以使封装后的芯片可免于静电放电的破坏，以提高封装的合格率。
参考图4，本发明第二实施例的具有静电放电防护的封装基板3与第一实施例的封装基板1均具有：芯片座(图未示出)、注模口31、一顶层32、一第一铜网层33、一介质层34、一第二铜网层35、一底层36及多个定位孔37。其在空间上的设置位置与第一实施例的封装基板1大致相同。
本发明第二实施例的封装基板3的底层36具有多个凹槽361、362，设置于封装模具4的活动式顶针411、412的相对位置。各所述凹槽361、362分别具有一金属层363、364，设置于该第二铜网层35下，并与该第二铜网层35电连接。
参考图5，当所述活动式顶针411、412将该封装基板3顶出该封装模具4时，所述活动式顶针411、412伸入所述凹槽361、362内。并且所述活动式顶针411、412与该金属层363、364接触并电连接。
同样地，当该封装基板3与封装模具4离模时，所述活动式顶针411、412一直与该金属层363、364保持接触及电连接。若在离模过程中产生静电时，则静电电荷可由该第一铜网层33、定位孔37、该第二铜网层35及所述金属层363、364引导至该活动式顶针411、412，并由该封装模具4引导出静电电荷。
因此，利用本发明第二实施例的封装基板3，也可将封装后离模过程中所产生的静电安全地导引出封装基板3外，以使封装后的芯片可免于静电放电的破坏，以提高封装的合格率。
上述实施例仅为说明本发明的原理及其功效，而并非是对本发明的限制。因此，本领域熟练技术人员可在不违背本发明的精神的情况下，对上述实施例进行修改及变化。本发明的保护范围应以权利要求书所划定的范围为准。
Claims (2)
1.一种具有静电放电防护的封装基板，其特征在于：其放置于一封装模具内，该封装模具设有多个活动式顶针，用以在封装后将该封装基板项出该封装模具，该封装基板包括：
一顶层及一底层；
至少一芯片座，用以承载欲封装的芯片；
至少一注模口，设置于该封装基板的顶层，所述注模口由该封装基板的边缘连接至所述芯片座，用以引导封胶注入所述芯片座；
一第一铜网层，设置于该封装基板的项层下的周边，该第一铜网层在该封装基板的周边与各注模口电连接；
一第二铜网层，设置于该封装基板的底层上的周边；
一介质层，形成于该第一铜网层与该第二铜网层之间；及
多个定位孔，设置于该封装基板的外围，贯穿该顶层及底层，该第一铜网层及第二铜网层与所述定位孔形成电连接；
其中该底层具有多个凹槽，设置于所述活动式顶针的相对位置，所述凹槽贯穿至该第二铜网层，以使所述活动式顶针与该第二铜网层电连接，静电电荷将由所述活动式顶针引导至该封装模具。
2.如权利要求1所述的封装基板，其特征在于：各所述凹槽分别具有一金属层，设置于该第二铜网层下，并与该第二铜网层电连接，所述金属层与所述活动式顶针接触并电连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB021431744A CN1327520C (zh) | 2002-09-16 | 2002-09-16 | 具有静电放电防护的封装基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB021431744A CN1327520C (zh) | 2002-09-16 | 2002-09-16 | 具有静电放电防护的封装基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1484306A CN1484306A (zh) | 2004-03-24 |
| CN1327520C true CN1327520C (zh) | 2007-07-18 |
Family
ID=34148205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB021431744A Expired - Fee Related CN1327520C (zh) | 2002-09-16 | 2002-09-16 | 具有静电放电防护的封装基板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1327520C (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100372116C (zh) * | 2004-09-22 | 2008-02-27 | 日月光半导体制造股份有限公司 | 接触式传感器封装构造及其制造方法 |
| CN100499102C (zh) * | 2007-01-18 | 2009-06-10 | 南茂科技股份有限公司 | 增强静电消散能力的半导体封装基板 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59225550A (ja) * | 1983-06-07 | 1984-12-18 | Fujitsu Ltd | 半導体装置 |
| US5635671A (en) * | 1994-03-16 | 1997-06-03 | Amkor Electronics, Inc. | Mold runner removal from a substrate-based packaged electronic device |
| US5712570A (en) * | 1994-09-27 | 1998-01-27 | Anam Industrial Co., Ltd. | Method for checking a wire bond of a semiconductor package |
| US6214645B1 (en) * | 1998-05-27 | 2001-04-10 | Anam Semiconductor, Inc. | Method of molding ball grid array semiconductor packages |
-
2002
- 2002-09-16 CN CNB021431744A patent/CN1327520C/zh not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59225550A (ja) * | 1983-06-07 | 1984-12-18 | Fujitsu Ltd | 半導体装置 |
| US5635671A (en) * | 1994-03-16 | 1997-06-03 | Amkor Electronics, Inc. | Mold runner removal from a substrate-based packaged electronic device |
| US5712570A (en) * | 1994-09-27 | 1998-01-27 | Anam Industrial Co., Ltd. | Method for checking a wire bond of a semiconductor package |
| US6214645B1 (en) * | 1998-05-27 | 2001-04-10 | Anam Semiconductor, Inc. | Method of molding ball grid array semiconductor packages |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1484306A (zh) | 2004-03-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5381042A (en) | Packaged integrated circuit including heat slug having an exposed surface | |
| US6139304A (en) | Mold for injection molding encapsulation over small device on substrate | |
| KR100199261B1 (ko) | 반도체장치 및 그 제조방법 그리고 그것에 사용되는 성형장치 | |
| CN100424865C (zh) | 具有受保护的有源模片区域的半导体设备及方法 | |
| MY128160A (en) | Integrated core microelectronic package | |
| US7629679B2 (en) | Semiconductor package, memory card including the same, and mold for fabricating the memory card | |
| KR19990023662A (ko) | 패키징된 집적회로의 패널을 형성하는 방법 및 장치 | |
| CN113276359B (zh) | 注塑模具及注塑方法 | |
| JP2008004570A (ja) | 樹脂封止型半導体装置の製造方法、樹脂封止型半導体装置の製造装置、および樹脂封止型半導体装置 | |
| CN102270631A (zh) | 发光装置 | |
| CN1327520C (zh) | 具有静电放电防护的封装基板 | |
| US20020185305A1 (en) | Packaging substrate with electrostatic discharge protection | |
| KR100223075B1 (ko) | 생산성이 양호한 반도체 칩을 밀봉하기 위하여 사용되는 몰딩다이와 반도체 칩을 장착하기 위하여사용되는 리드 프레임 | |
| EP2371510B1 (en) | LED encapsulation method | |
| CN1327513C (zh) | 具有静电放电防护的封装基板 | |
| CN100337325C (zh) | 具有静电放电防护的封装基板 | |
| US20030091673A1 (en) | Packaging substrate with electrostatic discharge protection | |
| US7091590B2 (en) | Multiple stacked-chip packaging structure | |
| CN1479359A (zh) | 具有静电放电防护的封装模具 | |
| TW504813B (en) | Packaging board having electrostatic discharge protection | |
| KR100934104B1 (ko) | 반도체 패키지 성형 금형 및 이를 이용한 반도체 패키지제조 방법 | |
| TW200612345A (en) | Structure of memory card and producing method thereof | |
| CN216849925U (zh) | Idf型to-263引线框架结构 | |
| US11705547B2 (en) | Manufacturing method of light emitting diode module | |
| CN100541782C (zh) | 具有堆叠平台之封装结构及其封装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: RI YUE GUANG SEMICONDUCTOR (SHANGHAI)CO., LTD. Free format text: FORMER OWNER: RIYEGUANG SEMICONDUCTOR MANUFACTURING CO., LTD. Effective date: 20081010 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20081010 Address after: A6-2 block, Zhangjiang hi tech park, Shanghai, China Patentee after: Advanced Semiconductor (Shanghai) Co., Ltd. Address before: Taiwan, China Patentee before: Riyueguang Semiconductor Manufacturing Co., Ltd. |
|
| C56 | Change in the name or address of the patentee |
Owner name: ADVANCED SEMICONDUCTOR (SHANGHAI) CO., LTD. Free format text: FORMER NAME: ADVANCED SEMICONDUCTOR ENGINEERING (SHANGHAI) INC. |
|
| CP03 | Change of name, title or address |
Address after: Two hundred and one thousand two hundred and three A6-2 block of Zhangjiang hi tech park, Shanghai Patentee after: Advanced Semiconductor (Shanghai) Co., Ltd. Address before: 201203 Shanghai Zhangjiang hi tech park A6-2 block Patentee before: Advanced Semiconductor (Shanghai), Inc. |
|
| C56 | Change in the name or address of the patentee | ||
| CP02 | Change in the address of a patent holder |
Address after: 201203 Shanghai Jinke Road, Pudong New Area Zhangjiang hi tech Park No. 2300 Patentee after: Advanced Semiconductor (Shanghai) Co., Ltd. Address before: 201203 Shanghai Zhangjiang hi tech park A6-2 block Patentee before: Advanced Semiconductor (Shanghai) Co., Ltd. |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20070718 Termination date: 20180916 |