KR100223075B1 - 생산성이 양호한 반도체 칩을 밀봉하기 위하여 사용되는 몰딩다이와 반도체 칩을 장착하기 위하여사용되는 리드 프레임 - Google Patents

생산성이 양호한 반도체 칩을 밀봉하기 위하여 사용되는 몰딩다이와 반도체 칩을 장착하기 위하여사용되는 리드 프레임 Download PDF

Info

Publication number
KR100223075B1
KR100223075B1 KR1019960001703A KR19960001703A KR100223075B1 KR 100223075 B1 KR100223075 B1 KR 100223075B1 KR 1019960001703 A KR1019960001703 A KR 1019960001703A KR 19960001703 A KR19960001703 A KR 19960001703A KR 100223075 B1 KR100223075 B1 KR 100223075B1
Authority
KR
South Korea
Prior art keywords
cavity
cavities
rows
ports
molding die
Prior art date
Application number
KR1019960001703A
Other languages
English (en)
Other versions
KR960030388A (ko
Inventor
요오이찌 쓰노다
Original Assignee
가네꼬 히사시
닛뽕덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가네꼬 히사시, 닛뽕덴끼 가부시끼가이샤 filed Critical 가네꼬 히사시
Publication of KR960030388A publication Critical patent/KR960030388A/ko
Application granted granted Critical
Publication of KR100223075B1 publication Critical patent/KR100223075B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14639—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components
    • B29C45/14655—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components connected to or mounted on a carrier, e.g. lead frame
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/02—Transfer moulding, i.e. transferring the required volume of moulding material by a plunger from a "shot" cavity into a mould cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Abstract

몰딩다이(9)는 리드 프레임상에 장착된 반도체 칩을 수용하는 사각 영역의 4코너부를 각각 차지하는 다수의 캐버티군(9a)과, 사각 영역의 중앙 영역을 차지하는 포트(9h-9j)와, 길이가 균일한 일직선의 러너를 가지며 포트를 4코너부의 캐버티에 연결하는 다수의 러너군(9o)을 가지며, 용융 수지는 4코너부의 캐버티에 동시에 도달하여 비충전이나 부분적인 충전 캐버티가 없는 반도체 장치를 제조한다.

Description

생산성이 양호한 반도체 칩을 밀봉하기 위하여 사용되는 몰딩다이와 반도체 칩을 장착하기 위하여 사용되는 리드 프레임
제1도는 종래의 리드 프레임을 나타내는 평면도.
제2도는 종래의 이송 몰딩 장치에 설치된 이송 몰딩 다이의 내부를 나타내는 평면도.
제3도는 종래의 다른 이송 몰딩 다이의 내부를 나타내는 평면도.
제4도는 종래의 이송 몰딩 다이내에서 용융수지의 흐름을 나타내는 평면도.
제5도는 종래의 복합 이송 몰딩 다이의 내부를 나타내는 평면도.
제6도는 일본국 특개소 57-187945호에 개시된 종래의 리드 프레임을 나타내는 평면도.
제7도는 일본국 특개소 61-276333호에 개시된 종래의 몰딩 다이를 나타내는 평면도.
제8도는 종래의 환형상 리드 프레임을 나타내는 평면도.
제9도는 본 발명에 의한 몰딩 다이의 내부를 나타내는 평면도.
제10도는 몰딩 다이에 이용가능한 리드 프레임의 구조를 나타내는 평면도.
제11도는 리드 프레임에 설치된 아일랜드(island)와 리드를 나타내는 평면도.
제12도는 제9에 나타낸 몰딩 다이내에 형성된 러너(runner)를 통해 분포되는 용융 수지를 나타내는 평면도.
제13도는 본 발명에 의한 몰딩 다이의 내부를 나타내는 평면도.
제14도는 본 발명에 의한 다른 리드 프레임의 구조를 나타내는 평면도.
제15도는 제14도에 나타낸 몰딩 다이내에 형성된 러너를 통해 분포된 용융 수지를 나타내는 평면도.
제16도는 본 발명에 의한 또 다른 리드 프레임의 구조를 나타내는 평면도.
제17도는 본 발명에 의한 또 다른 리드 프레임의 구조를 나타내는 평면도.
* 도면의 주요부분에 대한 부호의 설명
9 : 몰딩 다이 9a : 캐버티
9b,9c,9d : 캐버티군 9e,9f,9g : 사각 영역
9h,9i,9j : 포트 9k, 9m,9n : 러너군
9ea,9fa,9ga : 중앙 서브 영역 9o : 러너
10 : 리드 프레임 10a : 리드 패드 구조
10b : 프레임 10c : 지지봉
10d : 위치결정 구멍 10aa : 아일랜드
10ab : 리드 11 : 반도체칩
[발명의 상세한 설명]
본 발명은 플라스틱 패키지내에 반도체 칩을 밀봉하는 데 사용되는 몰딩 다이와 몰딩 공정에 사용되는 리드 프레임에 관한 것으로 특히, 반도체 칩을 밀봉하는 데 사용되는 몰딩 다이와 몰딩 다이에 사용되는 리드 프레임에 관한 것이다.
리드 프레임의 일반적인 예를 도면 제1도에 나타내었으며, 참조번호 1은 종래의 리드 프레임을 나타낸다. 종래의 리드 프레임(1)은 프레임(1a), 매트릭스로 배열된 리드 패드 구조(1b)와 리드 패드 구조(1b)와 프레임(1a)을 연결하는 지지봉(1c)를 포함한다. 위치결정구멍(1d)은 프레임(1a)내에 설치되며, 각각의 리드 패드 구조(1b)는 아일랜드와 리드를 포함한다. 리드 패드 구조(1b)의 매트릭스는 프레임(1a)의 중앙 영역으로부터 벗어나 있으며, 오른쪽 하부에 비어 있는 광영역이 있다. 비어 있는 광영역은 컬(cull)과 러너(runner)에 할당되고 컬은 몰딩 단계와 결합하여 설명한다.
종래의 조립공정에 있어서 반도체 칩(도면 표시 생략)은 각각의 리드 패드 구조(1b)의 아일랜드상에 장착되고 리드는 도전 배선을 통해 반도체 칩의 전극에 연결되어 있다.
몰딩 단계에서 종래의 리드 프레임(1)의 아일랜드상에 장착된 반도체 칩은 제2도에 나타낸 이송 몰딩 다이(2)를 갖춘 이송 몰딩 장치로 이송된다. 이송 몰딩 다이(2)는 매트릭스로 배열된 캐버티(cavity)(2a)의 어레이와, 포트(2b)와 캐버티(2a)를 포트(2b)에 연결하는 러너(2c,2d)를 가진다. 제2도에 도시하지는 않았지만 플런저(plunger)가 포트(2b)내에서 상호 이동하여 포트(2b)로부터 러너(2c,2d)를 통해 캐버티(2a)로 합성 수지를 공급한다. 캐버티(2a)의 어레이는 리드 패드 구조(1b)의 매트릭스에 대응하며 리드 프레임(1)상에 장착된 반도체 칩을 캐버티(2a)에 배치한다.
이송 몰딩 다이(2)는 밀폐되며, 리드 프레임(1)상의 반도체 칩은 캐버티(2a)내에 수용된다. 용융 수지가 포트(2b)에 주입되며 플런저(도면 표시 생략)에 의해 가압된다. 용융수지는 러너(2c,2d)를 통해 캐버티로 흘러 리드 프레임상의 반도체 칩을 밀봉한다.
합성수지를 응고시킨후에 반도체 장치, 즉, 합성수지로 밀봉된 리드 프레임상의 반도체 칩을 이송 몰딩다이(2)로부터 꺼낸다.
제3도는 다른 이송 몰딩 다이(3)를 나타내는 것으로 두번째 종래 기술의 이송 몰딩 다이(3)는 또한 캐버티(3a)의 어레이와 러너(3b,3c)와 포트(3d)를 갖는다. 두번째 종래기술의 이송 몰딩 다이(3)는 러너의 배열에 있어서 첫번째 종래기술의 이송몰딩다이(2)와 다르다. 즉, 러너(2d)는 캐버티(2a)를 러너(2c)에 직렬로 연결한다. 그러나 러너(3c)는 캐버티(3a)를 러너(3d)에 병렬로 연결한다.
종래의 몰딩 기술은 생산성이 낮고 생산 수율이 낮고 생산 비용이 비싼 문제점이 있다. 이것은 제4도에 나타낸 바와 같이 용융 수지(4)가 러너(2c/3d)로부터 러너((2d/3c)를 통해 캐버티(2a/3a)로 분기되기 때문이다. 포트(2b.3d)로부터 캐버티(2a/3a)까지의 거리는 캐버티(2a/3a)의 위치에 따라 다르고 가장 먼 캐버티(2a/3a)를 충전하는 시간과 가장 가까운 캐버티(2a/3a)를 충전하는 시간 사이에 시간 지연이 발생한다. 모든 캐버티(2a/3a)를 용융 수지를 충전하는 데 걸리는 시간이 길므로 생산성이 떨어진다.
또한 가장 먼 캐버티(2a/3a)와 가장 가까운 캐버티(2a/3a)간의 이송 압력이 다르며 가장 먼 캐버티(2a/3a)는 충전되지 않을 수도 있다. 이것은 낮은 생산 수율을 초래한다.
용융 수지가 러너(2c/2d 또는 3b/3c)를 통해 캐버티(2a/3a)로 흘러 캐버티(2a/3a)내에서 뿐만 아니라 러너(2c/2d 또는 3b/3c)와 포트(2b/3d)에 할당된 빈 공간상에서도 응고된다. 공간상에서 응고되는 합성 수지는 불필요한 것으로 낭비가 된다. 이러한 이유로 종래의 몰딩 기술은 반도체 장치의 생산 비용이 증가한다.
제5도에 나타낸 바와 같이 포트 (5a)가 다수개이면, 각 포트(5a)는 러너(5b)와 서브 러너(5c)를 통해 캐버티(5d)에 연결되어 생산성이 개선될 수 있다. 그러나 포트(5a)에 인접한 캐버티(5d)와 포트(5a)로부터 멀리 떨어진 캐버티(5d)사이의 이송 압력은 여전히 다르므로 포트(5a)로부터 멀리 떨어진 캐버티에 비충전이 발생한다.
다수의 포트(5a)와 러너(5b/5c)는 합성 수지를 여전히 낭비하여 반도체 장치의 생산 비용을 증가시킨다.
일본국 특개소 57-187945호는 제6도에 나타낸 리드 프레임(6)을 개시하며, 리드 패드 구조(6a)는 2행 이상으로 배열되어 있다. 리드 프레임(6)을 사용해도 생산성은 약간 증가하지만 종래의 몰딩 기술은 여전히 생산 수율은 낮고 생산 비용은 높은 문제점이 있다.
일본국 특개소 61-0276333호는 제7도에 나타낸 몰딩 다이(7)를 개시한다. 종래의 몰딩 다이(7)는 원주상에 배열된 캐버티(7a)와, 포트(7c)로부터 캐버티(7a)까지 방사상으로 연장된 러너(7b)를 갖는다. 용융 수지는 동시에 캐버티(7a)를 충전한다. 이러한 이유로, 이송 속도는 비교적 높고 비충전이 거의 발생하지 않는다.
그러나 용융 수지는 중앙 포트(7c)로부터 공급되고 포트(7c)의 단면은 크다. 이러한 이유로 많은 양의 합성 수지가 컬부분과 러너(7b)에 잔존하여 생산 비용이 감소되지 않는다.
또한 종래의 몰딩 다이(7)는 제8도에 나타낸 환형상 리드 프레임(8)을 필요로 한다. 환형상 리드 프레임(8)은 외주 프레임(8a)과, 내부 프레임(8b)과 외주 프레임(8a)과 내주 프레임(8b)사이를 연결하는 다수의 리드 패드 구조(8c)를 포함한다. 리드 패드 구조(8c)는 적게 배열되며 내주 프레임(8b)의 내부에는 리드 패드 구조(8c)가 없다. 이때문에 종래의 몰딩 다이(7)는 생산성이 낮아 적합하지 않다.
그러므로 본 발명의 중요한 목적은 높은 생산성, 높은 생산 수율과 낮은 생산 비용을 성취하는 몰딩 장치를 제공하는 것이다.
본 발명의 다른 중요한 목적은 몰딩 장치에 사용될 수 있는 리드 프레임을 제공하는 것이다.
상술한 목적을 달성하기 위하여 본 발명은 관련된 포트로부터 균일하게 이격된 러너군을 통해 관련된 캐버티군에 용융 수지를 공급하는 것을 제안한다.
본 발명의 한 형태에 의하면 리드 프레임상에 각각 장착되어 열과 행으로 배열된 반도체 칩을 수용하는 주표면에 개구된 다수의 캐버티로서 다수의 캐버티는 2열의 캐버티를 각각 갖는 다수의 캐버티군으로 분할되는 다수의 캐버티와, 주표면에 개구되고 각각 다수의 캐버티군과 결합되는 다수의 포트로서, 각 다수의 포트가 다수의 캐버티군의 결합된 하나의 캐버티로부터 균일하게 이격된 다수의 포트와, 주표면에 개구되고 각각 다수의 캐버티군과 다수의 포트와 결합된 다수의 러너군으로서 각 다수의 러너군은 다수의 캐버티군의 결합된 하나의 캐버티와 다수의 포트의 결합된 하나 사이에 결합된 다수의 일직선의 러너를 가짐으로써 다수의 포트의 결합된 하나로부터 다수의 캐버티군의 상기의 결합된 하나의 캐버티에 용융 수지를 안내하는 다수의 러너군을 구비하는 주표면을 갖는 몰딩 다이를 제공한다.
본 발명의 다른 형태에 의하면 몰딩 다이에 사용되는 리드 프레임으로서 몰딩 다이는 열과 행으로 배열된 다수의 캐버티와 용융 수지를 가압하는 다수의 포트와 다수의 포트로부터 다수의 캐버티로 상기 용융 수지를 안내하는 다수의 일직선의 러너를 가지며, 리드 프레임이 열과 행에 배열된 다수의 리드 패드 구조로서 각각의 리드 패드 구조가 반도체 칩을 장착하는 아일랜드와 반도체 칩의 전극에 전기적으로 연결되는 리드를 갖는 다수의 리드 패드 구조와, 다수의 리드 패드 구조를 함께 집적하고 리드 패드 구조의 2열 사이에 연장된 적어도 하나의 지지부재를 가짐으로써 연결하는 연결 수단을 구비하며 적어도 하나의 지지부재가 2열내의 캐버티에 각각 할당된 다수의 영역을 가지며 포트의 하나가 캐버티로부터 균일하게 이격되고 러너가 포트의 상기 하나와 캐버티 사이를 일직선으로 연결하는 리드 프레임을 제공한다.
다음은 첨부된 도면을 참조하여 본 발명에 의한 몰딩 장치와 리드 프레임의 특징과 이점에 대하여 상세히 설명한다.
[제1 실시예]
제9도를 참조하면 본 발명을 실시하는 몰딩 다이(9)는 행과 열로 배열된 다수의 캐버티(9a)를 가진다. 인접하는 2행의 4개의 모든 캐버티(9a)는 다수의 캐버티군(9b,9c,9d)을 형성하고 다수의 캐버티군(9b-9d)은 각각 사각 영역(9e,9f,9g)을 차지한다. 각 군의 4개의 캐버티(9a)는 사각 영역(9e/9f/9g)의 4코너부에 위치한다.
다수의 포트(9h,9i,9j)는 사각 영역(9e,9f,9g)의 중앙 서브 영역(9ea,9fa,9ga)에 형성되고 플런저(도면 표시 생략)는 포트(9h-9j)내에서 상호 이동한다. 다수의 러너군(9k,9m,9n)은 중앙 서브 영역(9ea-9ga)으로 방사상으로 연장되고 각각 포트(9h-9j)로부터 캐버티군(9b-9d)까지 일직선으로 연결되어 있다. 즉 예를 들어 러너군(9k)은 포트(9h)로부터 4개의 캐버티(9a)로 방사상으로 연장된 4개의 러너(9o)로 설치되어 있으며 포트(9h)로부터 캐버티(9a)중의 하나로의 거리는 다른 캐버티(9a)까지의 거리와 같다. 그러므로 거리는 최소화된다. 다른 러너군(9m,9n)은 러너군(9k)과 마찬가지로 배열된다.
각각의 포트(9h-9j)는 용융 수지를 관련된 4개의 캐버티(9a)에만 공급하고 플런저의 이동은 종래의 이송 몰딩 다이보다 매우 적다.
이때문에 포트(9h/9i/9j)의 단면은 비교적 작다.
러너(9o)를 짧게 하고 포트(9h-9j)를 얇게 함으로써 전체의 중앙 서브 영역(9ea/9fa/9ga)은 단일 포트(2b/3d)와 러너(2c+2d/3b+3c)에 할당된 영역 뿐만 아니라 다수의 포트(5a)와 러너(5b+5c)보다 매우 좁게 된다. 이것은 몰딩 다이(9)의 체적을 작게 한다.
포트(9h-9j)를 얇게 하고 러너(9o)를 짧게 함으로써 컬과 러너(9o)에 잔존하는 다른 수지를 감소시키고 몰딩다이(9)는 반도체 장치의 생산 비용을 감소시킨다.
제10도는 몰딩 다이(9)에 사용될 수 있는 리드 프레임(10)을 나타낸다. 리드프레임(10)은 행과 열로 배열된 다수의 리드 패드 구조(10a)를 포함하며 리드 패드 구조(10a)의 배열은 캐버티(9a)의 배열에 대응한다. 그러므로 리드 프레임(10)이 이송 몰딩 다이(9)에 정확하게 수용되면, 리드 패드 구조(10a)는 각각 캐버티(9a)내에 배치된다. 제11도에 나타낸 바와 같이 리드 패드 구조(10a)는 반도체 칩(11)을 장착하는 아일랜드(10aa)와 본딩 배선(도면 표시 생략)에 의해 반도체 칩(11)상의 전극에 접속가능한 리드(10ab)를 갖는다.
제10도에 의하면 리드 프레임(10)은 프레임(10b)과 리드 패드 구조를 지지하는 지지봉(10c)을 추가로 포함하며 위치결정 구멍(10d)은 프레임(10b)내에 형성된다. 12개의 리드 패드 구조(10a)는 2행으로 배열되며 2행 사이의 지지봉(10c)의 폭을 부분적으로 증가시켜 간격이 넓은 광영역을 형성한다. 7개의 모든 광영역(10e)은 포트(9h)와 방사상으로 연장된 러너에 할당된 중앙 서브 영역(9ea/9fa/9ga)에 대응한다. 광영역(10e)은 관련된 중앙 서브 영역(9ea/9fa/9ga)과 거의 같다. 광영역(10e)은 종래의 리드 프레임(1)의 지지봉(1c)의 광영역보다 약간 넓으며 협소한 추가 영역은 포트(2b)와 러너(2c)에 할당된 비어 있는 광영역을 상쇄한다. 이때문에 리드 패드 구조(10a)는 종래의 리드 프레임(1)보다 높은 밀도로 프레임(10b)내에 패킹된다.
리드 프레임(10)은 종래의 환형상 리드 프레임(8)보다 우월하다.
상세히 말하면 포트(7c)는 두꺼우므로 종래의 환형상 리드 프레임(8)에는 비어 있는 내부 광영역이 필수적이다. 이것은 환형상의 외부 영역만이 리드 패드 구조(8c)를 위하여 사용될 수 있는 것을 의미하며, 종래의 리드 패드 구조(8c)는 내주 프레임(8b)과 외주 프레임(8c)사이에 낮은 밀도로 패킹된다. 반면에 광영역(10e)은 포트(9h-9j)와 러너(9o)에 의해 점령되며, 지지봉으로서 제공된다. 종래의 리드 프레임(1)과 비교하여 알 수 있듯이 지지봉(1c)은 리드 프레임에 필수적인 것이며, 본 발명자는 중앙 서브 영역(9ea/9fa/9ga)과 중첩되는 방식으로 지지봉을 변경하였다. 지지봉의 추가의 영역은 종래의 환형상 리드 프레임(8)의 비어 있는 내부 영역보다 매우 작고, 본 발명의 리드 프레임(10)은 종래의 환형상 리드 프레임(8)보다 높은 밀도로 리드 패드 구조(10a)를 패킹한다.
조립 공정에 있어서, 반도체 칩(11)은 아일랜드(10aa)상에 장착되어 본딩되고, 본딩 배선(도면 표시 생략)은 반도체 칩(11)상의 전극을 리드(11ab)에 전기적으로 연결한다. 리드 프레임(10)은 몰딩 다이(9)로 운반되어 몰딩 다이(9)내에 수용된다. 즉 리드 패드 구조(10a)가 각각 캐버티(9a)에 배치되어 몰딩 다이(9)가 밀폐된다.
용융 수지가 포트(9h-9j)에 공급되고, 플런저(도면 표시 생략)는 포트(9h-9j)내의 용융 수지를 가압한다. 용융 수지는 러너(9o)를 통해 흘러 캐버티(9a)에 동시에 충전된다. 이상 설명한 바와 같이 캐버티(9a)는 포트(9h/9i/9h)로부터 균일하게 이격되어 있고 쉽게 구별하기 위해 제12도에 해칭되어 있는 용융 수지는 러너(9o)에 분포되고, 동시에 캐버티(9a)에 도달한다. 그러므로 충전 단계에서 시간 지연이 발생하지 않으며, 이송 속도가 개선된다. 또한 방사상으로 연장된 러너(9o)는 용융 수지의 흐름에 대하여 균일한 마찰을 제공하고 용융 수지는 캐버티(9a)내에서 균일하게 가압된다. 이때문에 비충전은 거의 일어나지 않으며 몰딩 다이(9)는 반도체 장치의 생산 수율을 개선한다.
합성수지를 응고한 후에 리드 프레임(10)을 몰딩 다이(9)로부터 꺼내어 반도체 장치는 서로 분리된다. 컬과 잔여의 수지가 작아지므로 생산 비용이 감소한다.
이 경우 광영역(10e)과 지지봉(10c)은 결합하여 지지부재를 형성하고 프레임(10b)과 지지봉(10c)은 전체로서 연결 수단을 구성한다.
[제 2실시예]
제13도는 본 발명을 실시하는 또다른 몰딩 다이(12)를 나타낸다. 다수의 캐버티(12a)는 몰딩다이(12)의 내부 표면(12b)에 개구되어 행과 열로 배열되어 있다. 제1행과 제3행의 캐버티는 제2행의 캐버티(12a)중의 하나와 함께 캐버티군을 형성하고, 포트(12c)는 각각의 캐버티군에 설치된다. 제13도에 나타내지 않았지만 플런저는 포트(12c)에 삽입되어 관련된 포트(12c)내에서 상호 이동할 수 있다. 각각의 포트(12c)는 관련된 캐버티군의 캐버티로부터 균일하게 이격된다.
다수의 러너군은 각각 캐버티군과 관련되고 각각의 러너군은 3개의 러너(12d,12e,12f)를 포함한다. 러너(12d,12e)는 관련된 포트(12c)를 같은 행의 캐버티(12a)에 연결하고 러너(12f)는 관련된 포트(12c)와 다른 행의 캐버티(12a)사이를 연결한다. 러너(12d,12e,12f)는 일직선으로 연장되며, 서로 길이가 같다.
제14도에 의하면 본 발명을 실시하는 리드 프레임(13)은 행과 열로 배열된 리드 패드 구조(13a)를 구비한다. 이 경우 3행과 6열은 리드 패드 구조(13a)의 어레이에 결합되고 다이(12)를 이용한 플라스틱 몰딩에 사용된다.
리드 프레임(13)은 또한 위치결정 구멍(13c)과 지지봉(13d)과 함께 형성된 프레임(13b)을 구비하며 프레임(13b)과 지지봉(13d)은 리드 패드 구조(13a)에 연결되어 그들을 지지한다. 지지봉(13d)의 폭이 부분적으로 증가되어 광영역(13e)을 형성한다.
각각의 광영역(13e)은 포트(12c)중의 하나와 관련된 러너군(12d/12e/12f)에 할당된다. 즉, 리드 프레임(13)이 몰딩 다이(12)내에 구속되면, 리드 패드 구조(13a)는 각각 캐버티(12a)내에 배치되고, 포트(12c)와 러너군(12d/12e/12f)은 광영역(13e)을 차지한다.
제15도에 해당된 용융 수지는 포트(12c)로 부터 러너(12d/12e/12f)를 통해 균일하게 분포되고 다이(9)의 용융 수지와 마찬가지로 관련된 캐버티(12a)에 동시에 도달한다. 리드 프레임(13)과 몰딩 다이(12)는 제1실시예의 모든 이점을 성취한다.
[제3실시예]
제16도는 본 발명을 실시하는 리드 프레임(14)을 나타낸다.
리드 프레임(14)은 중공(14a)을 제외하고는 리드 프레임(10)과 유사하므로 제1실시예에 대응하는 리드 프레임(14)의 다른 부분은 같은 참조 번호를 부여하고 상세한 설명은 하지 않는다.
중공(14a)은 각각 광영역(10e)내에 형성되고 스루홀(14b)과 스루홀(14b)로부터 연장된 슬릿(14c)은 결합하여 각각의 중공(14a)을 형성한다. 스루홀(14b)과 슬릿(14c)은 각각 포트(9h/9i/9j)와 러너(9o)에 대응되고, 중공(14a)은 광영역(10e)으로부터 컬과 잔여의 합성 수지를 쉽게 제거할 수 있게 한다.
리드 프레임(14)은 몰딩 다이(9)에 이용되며, 제1실시예의 모든 이점을 성취한다.
[제4실시예]
제17도는 본 발명을 실시하는 리드 프레임(15)을 나타낸다.
리드 프레임(15)은 중공(15a)을 제외하고는 리드 프레임(13)과 유사하므로 제2실시예에 대응하는 리드 프레임(15)의 다른 부분은 같은 참조 번호를 부여하고 상세한 설명은 하지 않는다.
중공(15a)은 각각 광영역(13e)내에 형성되며 스루홀(15b)와 스루홀(15b)로부터 연장된 슬릿(15c)은 결합하여 각각의 중공(15a)을 형성한다. 스루홀(15b)과 슬릿(15c)은 각각 포트(12c)와 러너(12d/12e/12f)에 대응되고, 중공(15a)은 광영역(13e)으로부터 컬과 잔여의 합성 수지를 쉽게 제거할 수 있게 한다.
리드 프레임(15)은 몰딩 다이(12)에 사용되며, 제2실시예의 모든 이점을 성취한다.
앞에서 서술한 바와 같이 포트와 관련된 러너는 지지봉의 광영역에 할당되고 길이가 동일한 일직선의 러너는 종래의 지지봉의 광영역에 첨가되는 추가의 영역을 최소화시킨다. 이때문에 용융 수지는 캐버티에 동시 도달하고 몰딩 다이와 리드 프레임은 생산성, 생산 수율과 생산 비용을 개선한다.
이상, 본 발명의 특수한 실시예에 대하여 설명하였지만 본 기술에 숙련된자가 본 발명의 범위를 벗어나지 않는 한도내에서 다양한 변경과 수정이 가능하다.
예를 들어 캐비티/리드 패드 구조의 행이 3이상일 수도 있다.
캐버티/리드 패드 구조의 행이 짝수이면 제9도와 제10도의 레이아웃이 반복된다. 반면에 캐버티/리드 패드 구조의 행이 홀수이면 제9도와 제10도의 레이아웃이 제13도와 제14도의 레이아웃과 결합된다.
본 발명은 주입형 몰딩 다이와 그에 사용되는 리드 프레임에 적용될 수 있다.

Claims (5)

  1. 리드 프레임(10)상에 각각 장착되고 행과 열로 배열된 반도체 칩(11)을 수용하는 주표면에 개구된 다수의 캐버티(9a;12a)로서, 상기 다수의 캐버티는 2행의 캐버티를 각각 갖는 다수의 캐버티군으로 분할되는 다수의 캐버티와,
    상기 주표면에 개구되고 각각 상기 다수의 캐버티군과 관련된 다수의 포트(9h-9j,12c)와;
    상기 주표면에 개구되고 각각 상기 다수의 캐버티군과 상기 다수의 포트와 관련된 다수의 러너군(9o;12d/12e/12f)을 구비하는 주표면(12b)을 갖는 몰딩 다이(9;12)에 있어서,
    상기 다수의 포트(9h-9j;12c)의 각각은 상기 다수의 캐버티군중의 관련된 하나의 캐버티군의 상기 캐버티(9a;12a)로부터 균일하게 이격되고,
    상기 다수의 러너군의 각각은, 상기 다수의 캐버티군중의 관련된 하나의 캐버티군의 상기 캐버티와 상기 다수의 포트중의 관련된 하나의 포트사이에 연결된 다수의 일직선의 러너(9o;12d/12e/12f)를 가짐으로써 상기 다수의 포트중의 상기 관련된 하나의 포트로부터 상기 다수의 캐버티군중의 관련된 하나의 캐버티군의 상기 캐버티로 용융 수지를 안내하는 것을 특징으로 하는 몰딩 다이.
  2. 제1항에 있어서, 캐버티(9a)의 상기 행이 짝수이고, 상기 2행중의 한행으로부터 선택된 2개의 캐버티와 다음 행으로부터 선택된 다른 2개의 캐버티가 결합하여 상기 다수의 캐버티군의 각각을 형성하는 것을 특징으로 하는 몰딩 다이.
  3. 제1항에 있어서, 캐버티(12a)의 상기 행이 홀수이고, 상기 2행중의 한행으로부터 선택된 2개의 캐버티와 다음 행으로부터 선택된 1개의 캐버티가 결합하여 상기 다수의 캐버티군의 각각을 형성하는 것을 특징으로 하는 몰딩 다이.
  4. 몰딩 다이(9;12)에 사용되는 리드 프레임(10;13;14;15)으로서 상기 몰딩 다이(9:12)는 행과 열로 배열된 다수의 캐버티(9a;12a)와 용융 수지를 가압하는 다수의 포트(9h-9j:12c)와 상기 다수의 포트로부터 상기 다수의 캐버티로 상기 용융 수지를 안내하는 다수의 러너(9o:12d-12f)를 가지며,
    상기 리드 프레임이,
    행과 열로 배열되고 반도체 칩(11)을 장착하는 아일랜드(10aa)와 상기 반도체 칩의 전극에 전기적으로 연결되는 리드(10ab)를 갖는 다수의 리드 패드 구조(10a,13a)와,
    상기 다수의 리드 패드 구조를 함께 결합하는 연결 수단(10b/10c:13b/13d)을 구비하는 리드 프레임에 있어서,
    상기 연결 수단은 리드 패드 구조(10a;13a)의 상기 2행 사이에 연장된 하나이상의 지지부재(10c;13d)를 가짐으로써 연결되고,
    상기 하나이상의 지지부재(10c;13d)가 상기 2행의 캐버티(9a:13a)에 각각 할당된 다수의 영역(10e;13e)을 가지며 상기 포트(9h-9j;12c)중의 하나의 포트가 상기 캐버티로부터 균일하게 이격되고, 러너(9o;12d-12f)가 상기 포트중의 하나의 포트와 상기 캐버티 사이를 일직선으로 연결하는 것을 특징으로 하는 리드 프레임.
  5. 제4항에 있어서 상기 리드프레임이 상기 몰딩 다이에 결합될때 상기 다수의 영역(10e,13e)의 각각은 상기 포트와 중첩되는 스루홀(14b;15b)과 상기 러너와 중첩되는 슬릿(14c;15c)을 갖는 것을 특징으로 하는 리드 프레임.
KR1019960001703A 1995-01-27 1996-01-26 생산성이 양호한 반도체 칩을 밀봉하기 위하여 사용되는 몰딩다이와 반도체 칩을 장착하기 위하여사용되는 리드 프레임 KR100223075B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-31405 1995-01-27
JP7031405A JP2701766B2 (ja) 1995-01-27 1995-01-27 半導体装置用リ−ドフレ−ム及びこれを用いるモ−ルド装置

Publications (2)

Publication Number Publication Date
KR960030388A KR960030388A (ko) 1996-08-17
KR100223075B1 true KR100223075B1 (ko) 1999-10-15

Family

ID=12330355

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960001703A KR100223075B1 (ko) 1995-01-27 1996-01-26 생산성이 양호한 반도체 칩을 밀봉하기 위하여 사용되는 몰딩다이와 반도체 칩을 장착하기 위하여사용되는 리드 프레임

Country Status (4)

Country Link
US (1) US5741530A (ko)
JP (1) JP2701766B2 (ko)
KR (1) KR100223075B1 (ko)
CN (1) CN1079991C (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100224649B1 (ko) * 1997-03-25 1999-10-15 윤종용 방사형 런너를 갖는 반도체 성형 금형
US6173490B1 (en) * 1997-08-20 2001-01-16 National Semiconductor Corporation Method for forming a panel of packaged integrated circuits
KR100401147B1 (ko) * 2001-01-03 2003-10-10 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 부재와 이것을 이용한 반도체패키지 제조방법
US7731766B2 (en) * 2004-03-15 2010-06-08 Samsung Sdi Co., Ltd. Molding a battery
US7927087B2 (en) * 2005-02-07 2011-04-19 Asm Technology Singapore Pte Ltd Method and apparatus for molding with reduced cull formation
US7597275B2 (en) * 2005-07-25 2009-10-06 Isothermal Systems Research, Inc. Methods and apparatus for atomization of a liquid
JP4882570B2 (ja) * 2006-07-20 2012-02-22 パナソニック株式会社 モジュールの製造方法と、それにより製造したモジュール
US7927923B2 (en) * 2006-09-25 2011-04-19 Micron Technology, Inc. Method and apparatus for directing molding compound flow and resulting semiconductor device packages
US8058098B2 (en) * 2007-03-12 2011-11-15 Infineon Technologies Ag Method and apparatus for fabricating a plurality of semiconductor devices
CN102054716B (zh) * 2010-10-26 2013-03-27 日月光封装测试(上海)有限公司 导线架条的封胶方法与封胶结构
CN106182581A (zh) * 2016-07-25 2016-12-07 胡小庆 一种电子芯片的制备方法及电子芯片
CN109990093A (zh) 2017-12-29 2019-07-09 台达电子工业股份有限公司 防水垫圈结构及其垫圈成型模具
CN109927219A (zh) * 2019-04-15 2019-06-25 四川汇宇生物技术有限公司 一种温控明胶加工设备
US11621181B2 (en) * 2020-05-05 2023-04-04 Asmpt Singapore Pte. Ltd. Dual-sided molding for encapsulating electronic devices
CN115050720B (zh) * 2022-08-15 2023-01-06 华羿微电子股份有限公司 一种顶部散热功率器件引线框架

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57187945A (en) * 1981-05-13 1982-11-18 Nec Home Electronics Ltd Manufacture of semiconductor device
JPS61276333A (ja) * 1985-05-31 1986-12-06 Toshiba Corp 半導体装置の製造方法とこれに用いる樹脂モ−ルド装置
US5123826A (en) * 1990-02-13 1992-06-23 Motorola, Inc. Molding pot having configured bottom
JPH04147814A (ja) * 1990-10-11 1992-05-21 Daiichi Seiko Kk 樹脂封入成形用金型
JP2564707B2 (ja) * 1991-01-09 1996-12-18 ローム株式会社 電子部品用リードフレームにおけるモールド部のマルチ式成形方法及び成形装置
GB2252746B (en) * 1991-01-17 1995-07-12 Towa Corp A method of molding resin to seal an electronic part on a lead frame and apparatus therefor
NL193526C (nl) * 1991-02-26 2000-01-04 Boschman Tech Bv Inrichting voor het omhullen van elektronische onderdelen met een kunststof.
JPH06106567A (ja) * 1992-09-29 1994-04-19 Sanyo Silicon Denshi Kk 樹脂封止用成形装置
JPH07135230A (ja) * 1993-11-09 1995-05-23 Hitachi Ltd 電子装置の樹脂封止方法およびそれに用いるリードフレーム

Also Published As

Publication number Publication date
CN1079991C (zh) 2002-02-27
US5741530A (en) 1998-04-21
CN1138212A (zh) 1996-12-18
JP2701766B2 (ja) 1998-01-21
KR960030388A (ko) 1996-08-17
JPH08213416A (ja) 1996-08-20

Similar Documents

Publication Publication Date Title
KR100223075B1 (ko) 생산성이 양호한 반도체 칩을 밀봉하기 위하여 사용되는 몰딩다이와 반도체 칩을 장착하기 위하여사용되는 리드 프레임
US4900501A (en) Method and apparatus for encapsulating semi-conductors
KR100238845B1 (ko) 전자부품용 리드프레임에 있어서의 몰드부의 다중 성형방법
KR950000513B1 (ko) 반도체수지밀봉용 금형기구
JPH1174296A (ja) 半導体パッケージを製作する方法
KR100241175B1 (ko) 돌출부가 형성된 컬-블록을 갖는 트랜스퍼 몰딩 장치
CN101364568B (zh) 镜头模块的制造方法及以该方法所制成的镜头模块
US5645864A (en) Resin encapsulating molding die for manufacturing a semiconductor device
US20090174055A1 (en) Leadless Semiconductor Packages
US5175007A (en) Mold assembly with separate encapsulating cavities
US3763300A (en) Method of encapsulating articles
US5672550A (en) Method of encapsulating semiconductor devices using a lead frame with resin tablets arranged on lead frame
US5714799A (en) Resin-sealed type semiconductor device having an unoccupied second die pad
JPH05175396A (ja) リードフレーム及びモールド方法
JPH0342495B2 (ko)
JP2978855B2 (ja) リードフレーム及びこのリードフレームを用いる半導体装置及びこの半導体装置の製造装置
JPS60187031A (ja) トランスフアモ−ルド金型
JPS63143824A (ja) 成形金型
JPS62150834A (ja) 半導体装置樹脂成形方法および樹脂成形装置
JP2665668B2 (ja) 電子部品の樹脂封止成形方法及びその樹脂封止成形用金型
JPH08191083A (ja) 半導体装置の製造方法
JPH0356647B2 (ko)
KR200167859Y1 (ko) 멀티칩 모듈 몰딩장치
JP2000158493A (ja) 射出成形装置および方法
JPH01216815A (ja) 被封止部品のトランスファ樹脂封止成形方法とこれに用いられる樹脂封止成形用金型装置及びフィルムキャリア

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120621

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130621

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee