KR200167859Y1 - 멀티칩 모듈 몰딩장치 - Google Patents

멀티칩 모듈 몰딩장치 Download PDF

Info

Publication number
KR200167859Y1
KR200167859Y1 KR2019950019707U KR19950019707U KR200167859Y1 KR 200167859 Y1 KR200167859 Y1 KR 200167859Y1 KR 2019950019707 U KR2019950019707 U KR 2019950019707U KR 19950019707 U KR19950019707 U KR 19950019707U KR 200167859 Y1 KR200167859 Y1 KR 200167859Y1
Authority
KR
South Korea
Prior art keywords
mold
lead frame
molding apparatus
chip module
lead
Prior art date
Application number
KR2019950019707U
Other languages
English (en)
Other versions
KR970007229U (ko
Inventor
고경희
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR2019950019707U priority Critical patent/KR200167859Y1/ko
Publication of KR970007229U publication Critical patent/KR970007229U/ko
Application granted granted Critical
Publication of KR200167859Y1 publication Critical patent/KR200167859Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 고안은 반도체 몰딩장치에서, 다수의 칩이 탑재된 제1리드프레임이 안착되는 하부금형, 제1리드프레임의 외부 리드부를 차단시키고 제1리드프레임과 일정공간을 둔 상부에 제2리드프레임 부위의 상부 몰딩형상을 제공하는 상부금형을 포함하여 구성한 멀티칩 모듈 몰딩 장치와, 이로부터 수득되는 LOC형 리드프레임에 다이어태치 및 와이어본딩된 제1 및 제2리드프레임 2층구조를 이룬 멀티칩 모듈을 제공하려는 것으로 상하부금형 사이에 중간금형을 안치시킴에 의해 2층 구조의 리드프레임을 놓고 몰딩 가능케 한다.

Description

멀티칩 모듈 몰딩장치
제1도는 일반적인 패키지 몰딩 금형 단면도.
제2도는 본 고안의 단면도.
제3도는 제2도의 A-A선 확대 단면도.
* 도면의 주요부분에 대한 부호의 설명
5' : 멀티칩 11 : 제1리드프레임
11' : 외부 리드부 12 : 제2리드프레임
13 : 하부금형 14 : 상부금형
20 : 중간금형 21 : 중간하부금형
22 : 중간상부금형 23 : 플로우공
24 : 캐비티 25 : 로킹홈
26 : 로킹돌기
본 고안은 멀티칩 모듈 장치에 관한 것으로, 특히 멀티칩상의 제1 및 2리드프레임을 상하에 위치시켜 함께 몰딩을 가능케한 몰딩장치에 관한 것이다.
일반적으로 반도체 몰딩장치는 리드프레임에 다이어태치 및 와이어본딩을 완료한 다음 몰드금형을 포함하는 몰딩장치에 안착시키고, 몰드수지를 용융시켜 패키지를 제조하는 장치이다.
이때의 몰드금형은 제1도와 같이 상부금형(1)과 하부금형(2)에 의해 캐비티(3)를 이루게하고, 상하부금형(1, 2)의 사이에 와이어본딩된 리드프레임을 안착시키고, 캐비티(3)에 칩(5)이 오게하여 몰드수지를 용융시켜 플로우공(6)을 통해 케이트(7)를 지나 캐비티(3)에 안내되도록 이루어진다.
그런데 몰드금형은 캐비티(3)내의 공기 대신 몰드수지로 채워지도록 하는 것으로, 공기의 배출이 용이하여야하고, 외부리드(8) 부위로 몰드수지가 삐져 나와서는 않되는 고정밀 제품이 요구된다.
때문에 멀티칩 상의 하이브리드 IC등은 몰드금형에서 몰딩하기가 용이하지않고, 복수의 리드프레임을 함께 몰딩하기는 더더욱 어려운 문제점이 있다.
본 고안은 이러한 문제점을 해결코자 하는 것으로, 복수의 리드프레임을 하나의 몰드물로 몰딩 가능케하는 몰딩장치를 제공함을 특징으로 한다.
즉, 본 고안은 반도체 몰딩장치에서, 다수의 칩이 탑재된 제1리드프레임이 안착되는 하부금형, 제1리드프레임의 외부리드부를 차단시키고 제1리드프레임과 일정공간을 둔 상부에 제2리드프레임 부위의 상부 몰딩형상을 제공하는 상부금형을 포함하여 구성한 것이다.
상기 중간금형은 제1 및 제2리드프레임 사이의 몰드수지 측면을 제공하고, 중간 하부금형과 중간 상부금형으로 분리되어 플로우공을 형성토록 이루어진 것이다.
상기 상부 및 하부금형의 캐비티공이 없는 부분은 로킹홈 및 로킹돌기로 상호 로킹된다.
이하 도면을 참조하여 상세히 설명한다.
제2도는 본 고안의 단면도이고, 제3도는 제2도의 A-A 단면도로, 다수의 칩이 탑재된 제1리드프레임(11)이 안착되는 하부금형(13), 제1리드프레임(11)과 제2리드프레임(12)을 안착시키는 중간금형(20), 제2리드프레임(12) 부위의 상부 몰딩형상을 제공하는 상부금형(14)을 포함하여 구성한다.
상기 중간금형(20)은 제1 및 제2리드프레임(11, 12) 사이의 몰드수지 측면을 제공하고, 중간 하부금형(21)과 중간 상부금형(22)으로 분리되어 플로우공(23)을 형성토록 이루어진다.
상기 중간 상부 및 하부금형(22, 21)의 캐비티(24)가 없는 접면 로킹홈(25) 및 로킹돌기(26)로 상호 로킹되도록 이루어진다.
이와 같이 구성된 본 고안의 몰딩과정을 설명하면 다음과 같다.
우선, 하부금형(13)에 제1리드프레임(11)(멀티칩(5')이 와이어본딩된 상태의 것)을 안치시키고, 중간 하부금형(21)이 제1리드프레임(11)의 외부 리드부(11')를 누르도록 안치시키며, 중간 하부금형(21)위에 중간 상부금형(22)이 플로우공(23)을 형성토록 맞춘다.
이 경우 제3도와 같이 중간 하부금형(21)과 중간 상부금형(22)은 로킹돌기(26)와 로킹홈(25)에 의해 긴밀히 결착되어 몰드수지의 누출을 막고, 플로우공(23)을 통하여 몰드수지가 제공되도록 한다.
물론 몰드수지를 공급할때에는 중간금형(20)위에 제2리드프레임(12)을 안치시킨후 상부금형(14)을 덮은 다음에 공급한다. 본 고안에서 하부금형(13), 중간금형(20) 및 상부금형(14)에 의한 캐비티(3)는 패키지의 몰드 형상을 특정지으며 크랙등을 방지할 수 있는 범위 내에서 형성함이 요구된다.
이러한 멀티칩 모듈은 제1 및 제2리드프레임(11, 12)이 상하에 나란히 배열된 구조이므로 2개의 모듈을 하나의 모듈화 할 수 있어 집적도가 높아지고, 각 리드프레임(11, 12)에 리드온칩 형태로 칩(5')은 어태치 시키므로 모듈의 높이는 단일 모듈과 차이가 없게 된다.
이 경우 외부리드(11')가 2층 구조로 되어있어 포밍시 대응소켓에 따라 여러 형태로 포밍가능하여 모듈을 범용화시킬수 있는 잇점이 있다.

Claims (3)

  1. 반도체 몰딩장치에서, 다수의 칩이 탑재된 제1리드프레임(11)이 안착되는 하부금형(13), 제1리드프레임(11)의 외부 리드부(11')를 차단시키고 제1리드프레임(11)과 일정공간을 둔 삼부에 제2리드프레임(12)을 안착시키는 중간금형(20), 제2리드프레임(12) 부위의 상부 몰딩형상을 제공하는 상부금형(14)을 포함하여 구성한 것을 특징으로하는 멀티칩 모듈 몰딩 장치.
  2. 제1항에 있어서, 중간금형(20)은 제1 및 제2리드프레임(11, 12) 사이의 몰드수지 측면을 제공하고, 중간 하부금형(21)과 중간 상부금형(22)으로 분리되어 플로우공(23)을 형성토록 이루어진 것을 특징으로하는 멀티칩 모듈 몰딩 장치.
  3. 제2항에 있어서, 상부 및 하부금형(22, 23)의 캐비티공(24)이 없는 부분은 로킹홈(25) 및 로킹돌기(26)로 상호 로킹되는 것을 특징으로하는 멀티칩 모듈 몰딩 장치.
KR2019950019707U 1995-07-31 1995-07-31 멀티칩 모듈 몰딩장치 KR200167859Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019950019707U KR200167859Y1 (ko) 1995-07-31 1995-07-31 멀티칩 모듈 몰딩장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019950019707U KR200167859Y1 (ko) 1995-07-31 1995-07-31 멀티칩 모듈 몰딩장치

Publications (2)

Publication Number Publication Date
KR970007229U KR970007229U (ko) 1997-02-21
KR200167859Y1 true KR200167859Y1 (ko) 2000-02-01

Family

ID=19419889

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019950019707U KR200167859Y1 (ko) 1995-07-31 1995-07-31 멀티칩 모듈 몰딩장치

Country Status (1)

Country Link
KR (1) KR200167859Y1 (ko)

Also Published As

Publication number Publication date
KR970007229U (ko) 1997-02-21

Similar Documents

Publication Publication Date Title
US5147815A (en) Method for fabricating a multichip semiconductor device having two interdigitated leadframes
EP0813236B1 (en) Method for encapsulating an integrated semi-conductor circuit
US5926380A (en) Lead frame lattice and integrated package fabrication method applied thereto
US6558980B2 (en) Plastic molded type semiconductor device and fabrication process thereof
US6239487B1 (en) Lead frame with heat spreader and semiconductor package therewith
US20040080037A1 (en) Image sensor device
JP2004063767A (ja) 半導体装置
US6054338A (en) Low cost ball grid array device and method of manufacture thereof
US6030858A (en) Stacked bottom lead package in semiconductor devices and fabricating method thereof
US5926695A (en) Lead frame incorporating material flow diverters
US5623163A (en) Leadframe for semiconductor devices
US5932923A (en) Semiconductor device packages having dummy block leads and tie bars with extended portions to prevent formation of air traps in the encapsulate
US5853771A (en) Molding die set and mold package
KR200167859Y1 (ko) 멀티칩 모듈 몰딩장치
US6561782B1 (en) Gate for molding device
US6858474B1 (en) Wire bond package and packaging method
US5811132A (en) Mold for semiconductor packages
US20030124770A1 (en) Plastic molded type semiconductor device and fabrication process thereof
KR100387451B1 (ko) 반도체 장치 및 그 제조방법
JP3710942B2 (ja) 半導体装置の製造方法
KR20070035725A (ko) 2단 게이트 구조를 갖는 몰딩용 다이
US7022551B2 (en) Quad flat flip chip packaging process and leadframe therefor
JP3212527B2 (ja) 光照射窓を有するｂｇａ型中空半導体パッケージ
JPH0669366A (ja) 半導体装置実装体及び実装方法
JPH05326587A (ja) 樹脂封止型半導体装置の樹脂封止方法及びその装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20091028

Year of fee payment: 11

EXPY Expiration of term