JP3212527B2 - 光照射窓を有するbga型中空半導体パッケージ - Google Patents

光照射窓を有するbga型中空半導体パッケージ

Info

Publication number
JP3212527B2
JP3212527B2 JP2422297A JP2422297A JP3212527B2 JP 3212527 B2 JP3212527 B2 JP 3212527B2 JP 2422297 A JP2422297 A JP 2422297A JP 2422297 A JP2422297 A JP 2422297A JP 3212527 B2 JP3212527 B2 JP 3212527B2
Authority
JP
Japan
Prior art keywords
package
plastic
light irradiation
bonding area
molding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2422297A
Other languages
English (en)
Other versions
JPH10209330A (ja
Inventor
淳二 平野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apic Yamada Corp
Original Assignee
Apic Yamada Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apic Yamada Corp filed Critical Apic Yamada Corp
Priority to JP2422297A priority Critical patent/JP3212527B2/ja
Publication of JPH10209330A publication Critical patent/JPH10209330A/ja
Application granted granted Critical
Publication of JP3212527B2 publication Critical patent/JP3212527B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はCCD、EPROM
等のような光照射窓を有する中空半導体パッケージに関
する。
【0002】
【従来の技術】従来、CCD、EPROM等のような外
部から光を透明な窓を通して半導体素子に照射する中空
半導体パッケージは図3、4に示すような構造を有し、
金属製のリードフレーム10に対し、半導体素子12を
パッケージする中空形状のパッケージ部14をプラスチ
ックモールドにより成形して一体に結合している。この
リードフレーム10はセクション毎、その中央部にダイ
サポート(半導体素子設置箇所)16を中心にして、そ
の周辺に多数のインナーリード18の先端部20を配設
して、中央部の一面側に半導体素子接続用のボンディン
グエリア22を形成し、周辺部に多数のアウターリード
24を配設したものである。そして、製作時にはリード
フレーム10に中空形状のパッケージ部14を備え付け
た後、ダイサポート16の接合面にICチップ等の半導
体素子12を接合し、その素子12の各電極と対応する
各インナーリード18の先端部20とをワイヤ26でボ
ンディングする。その後、パッケージ部14の開口部2
8にガラス等の透明板30を取り付けて窓を形成し、半
導体素子ボンディングエリア22の付近を封止する。な
お、32はダイサポート16より左右に伸びるピンチリ
ードである。
【0003】しかも、上記パッケージ部14の成形時に
は、図5に示すように第1、第2の成形型34、36を
上下に配置して備え付けたパッケージ成形用モールド装
置を用い、その両成形型34、36のパーティングライ
ン面の所定位置にリードフレーム10を配置し、その第
1成形型34のキャビティ部38と第2成形型36のキ
ャビティ部40との内部にそれぞれ溶融プラスチック材
料を注入充填する。すると、そのリードフレーム10の
上面側に半導体素子ボンディングエリア22付近の外周
をリング状に被って突出する筒状の第1プラスチック成
形体42を固着し、下面側にその第1プラスチック成形
体42の外周内に含まれる全領域と相対する領域の全面
を被って突出するブロック状の第2プラスチック成形体
44を固着して、その両プラスチック成形体42、44
により半導体素子ボンディングエリア22付近を露出し
た中空形状のパッケージ部14を形成できる。
【0004】
【発明が解決しようとする課題】しかしながら、このよ
うなパッケージ部14の成形時にプラスチック注入を行
なうと、キャビティ部40に注入した溶融プラスチック
がダイサポート16と各インナーリード18の先端部2
0間にある隙間を通り、矢印方向に流れて第1成形型3
4と半導体素子ボンディングエリア22間に侵入し易
い。又、キャビティ部38に注入した溶融プラスチック
も第1成形型34と各インナーリード18間にできる隙
間を通り、矢印方向に流れて侵入し易いため、ダイサポ
ート16と各インナーリード18の先端部20の付近が
上下にばたつき、半導体素子ボンディングエリア22に
プラスチックのバリができ易い。何故なら、パッケージ
部14の成形精度を高めるにはプラスチック注入圧力を
非常に大きくしなければならないが、その注入圧力に比
べて半導体素子ボンディングエリア22を第1成形型3
4に密着する力が弱いからである。そして、半導体素子
ボンディングエリア22にバリが発生すると、ダイサポ
ート16に対する半導体素子12の接合とその素子12
と各インナーリード18との接続を良好に行なうことが
できなくなり、断線事故を招き易い。それ故、負担の大
きなバリ取り工程を必要とする。
【0005】しかも、リードフレーム10の両面に第
1、第2プラスチック成形体42、44を備え付けてパ
ッケージ部14を構成すると、パッケージ部14が大き
くなる。しかし、ビデオカメラやデジタルカメラに用い
られるCCDのような中空半導体パッケージでは特に携
帯性の観点から軽量化と小型化が求められている。又、
このような中空半導体パッケージは1枚の金属製リード
フレーム10を用い、そのパッケージ部14の側面を他
との接続用のリード突出箇所とし、その二方向の側面或
いは4方向の側面にアウターリード24を突出し、それ
等をガルウイング形状に折り曲げる等して使用するた
め、アウターリード24を極細化しても接続用のアウタ
ーリード24を多設し難いという問題もある。
【0006】本発明はこのような従来の問題点に着目し
てなされたものであり、プラスチック成形時に半導体素
子ボンディングエリアにプラスチックのバリを発生し難
くし、軽量化と小型化が容易で、他との接続用リードの
多設化が可能な光照射窓を有するBGA型中空半導体パ
ッケージを提供することを目的とする。
【0007】
【課題を解決するための手段】上記目的を達成するため
に、本発明による光照射窓を有するBGA型中空半導体
パッケージでは多数の配線パターンを層状に設けたプラ
スチック基板の片面に、それ等の配線パターンと接続す
る半導体素子をボンディングエリアに接合し、そのボン
ディングエリア付近の外周をリング状に被って突出する
筒状のプラスチック成形体からなるパッケージ部を設置
し、他面にそれ等の配線パターンと接続する多数のボー
ル状の接続用リードを格子状に配設する。そして、その
パッケージ部を多数の配線パターンを層状に設けたプラ
スチック基板の片面に樹脂封止金型を用いて成形し、そ
の成形時に樹脂封止金型の一方の成形型で多数の配線パ
ターンを層状に設けたプラスチック基板を支え、他方の
成形型にボンディングエリアを密着させてパッケージす
る。
【0008】
【発明の実施の形態】以下、添付図面に基づいて、本発
明の実施の形態を説明する。図1は本発明を適用した光
照射窓を有するBGA型中空半導体パッケージの縦断面
図、図2はそのパッケージ部成形時におけるパッケージ
成形用モールド装置の樹脂封止金型内におけるプリント
基板の配置状態を示す要部縦断面図である。このパッケ
ージ成形用モールド装置には樹脂封止金型として上側に
プラスチック成形用のキャビティ部48を有する第1成
形型50を用い、下側にプラスチック成形用のキャビテ
ィ部のない第2成形型52を用いる。そして、両成形型
50、52のパーティングライン面の所定位置にプリン
ト基板54を配置する。それ故に、第1成形型50には
その下面にプリント基板54のほぼ上半分が嵌まる配置
用の凹所56を設け、第2成形型52にはその上面にプ
リント基板54のほぼ下半分が嵌まる配置用の凹所58
を設ける。なお、プラスチック成形用キャビティ部48
は配置用凹所56の天井面の所定箇所に開けたリング状
の穴により空間同士が互いに連通するように設ける。
【0009】このプリント基板54はガラスを含むエポ
キシ樹脂等のプラスチックからなるプラスチック基板6
0の上下面に、銅、銀合金めっき等により多数の配線パ
ターン62をそれぞれ層状に形成し、それ等の上下面に
ある配線パターン62間を内部めっきしたスルホール6
4で適宜接続し、更に同一面に存在する配線パターン6
2間を半田等の金属層66で適宜接続したものである。
このように、プラスチック基板60に配線パターン62
を多層形成すると、各配線パターン62を細かくするこ
とによりリード数を増加し易くなる。そして、プリント
基板54の上面中央部を半導体素子ボンディングエリア
68にし、下面に他との接続に用いる多数の接続用リー
ド(図示なし)を格子状に配置して臨ませる。なお、各
接続用リードを被う半田ボールはパッケージ部成形後に
付着する。
【0010】このような第1、第2成形型50、52を
用いると、金型を閉じた時に第2成形型52のプリント
基板接触面たる配置用凹所58の底面で下側からプリン
ト基板54の全体を良好に支えて、第1成形型50のプ
リント基板接触面たる配置用凹所56の天井面にプリン
ト基板54の半導体素子ボンディングエリア68を強く
密着させて固定できる。それ故、第1成形型50のゲー
ト70から溶融した熱硬化性プラスチック例えばエポキ
シ樹脂を圧力を非常に大きくしてキャビティ部48に注
入しても、その溶融プラスチックが半導体素子ボンディ
ングエリア68に侵入することがない。しかも、第2成
形型52にはプラスチック成形用のキャビティ部がな
く、プラスチック注入を行なうこともないため、当然第
2成形型52から半導体素子ボンディングエリア68に
プラスチックの侵入がない。
【0011】その後、金型を開くと片側成形した成形
品、即ちプリント基板54の上面側に半導体素子ボンデ
ィングエリア68付近の外周をリング状に被って突出す
る筒状のプラスチック成形体からなるパッケージ部を固
着した成形品が得られる。そして、この成形品の半導体
素子ボンディングエリア68にはプラスチックバリの発
生がない。それ故、バリ除去工程が不要となる。そこ
で、図1に示すように成形品の上面側ではダイサポート
72の接合面にICチップ等の半導体素子74を接合
し、その素子74の各電極と対応する各配線パターン6
2の先端部とをワイヤ76でボンディングし、それ等の
露出している半導体素子ボンディングエリア68の付近
をパッケージ部78の開口部にガラス板等のキャップ8
0を嵌めて封止をする。又、下面側では各接続用リード
を半田ボール82でそれぞれ被い、それ等の多数ボール
82を格子状に配置する。
【0012】すると、光照射窓を有するBGA型中空半
導体パッケージ84が完成する。このように、プリント
基板54の上面のみにプラスチック成形体からなるパッ
ケージ部78を設け、それを中空状にすると、プラスチ
ック量が少なくて済むため製品を軽量化し小型化でき
て、製品も安価になる。又、プリント基板54の広い面
積を有する下面に多数のボール82を格子状に配置する
ため、接続用リードの多設化も容易である。その上、回
収しても再利用できない熱硬化性プラスチックの使用量
が減るため、ごみの減量化にもなる。
【0013】
【発明の効果】以上説明した本願請求項1に係る発明に
よれば、パッケージ部を多数の配線パターンを層状に設
けたプラスチック基板の片面に樹脂封止金型を用いて成
形し、その成形時に樹脂封止金型の一方の成形型で多数
の配線パターンを層状に設けたプラスチック基板を良好
に支えて、他方の成形型に半導体素子ボンディングエリ
アを強く密着させて固定できる。それ故、パッケージ部
成形用のキャビティ部に注入する溶融プラスチックの注
入圧力を非常に大きくしても、プラスチックが半導体素
子ボンディングエリアに侵入せず、そのボンディングエ
リアにプラスチックのバリが発生しない。又、プラスチ
ック基板の片面のみにパッケージ部を設け、それを中空
状にすると、プラスチック量が少なくて済むため、製品
を軽量化、小型化し、安価にできる。又、プラスチック
基板の広い面積を有する他面に多数のボール状の接続用
リードを格子状に配置するため、接続用リードの多設化
も容易である。
【図面の簡単な説明】
【図1】本発明を適用した光照射窓を有するBGA型中
空半導体パッケージの縦断面図である。
【図2】同光照射窓を有するBGA型中空半導体パッケ
ージのパッケージ部成形時におけるパッケージ成形用モ
ールド装置の樹脂封止金型内におけるプリント基板の配
置状態を示す要部縦断面図である。
【図3】従来の光照射窓を有する中空半導体パッケージ
の1例を示す平面図である。
【図4】図3のA−A断面図である。
【図5】同光照射窓を有する中空半導体パッケージのパ
ッケージ部成形時におけるパッケージ成形用モールド装
置の樹脂封止金型内におけるリードフレームの配置状態
を示す要部縦断面図である。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 多数の配線パターンを層状に設けたプラ
    スチック基板の片面に、それ等の配線パターンと接続す
    る半導体素子をボンディングエリアに接合し、そのボン
    ディングエリア付近の外周をリング状に被って突出する
    筒状のプラスチック成形体からなるパッケージ部を設置
    し、他面にそれ等の配線パターンと接続する多数のボー
    ル状の接続用リードを格子状に配設した光照射窓を有す
    るBGA型中空半導体パッケージにおいて、上記パッケ
    ージ部を多数の配線パターンを層状に設けたプラスチッ
    ク基板の片面に樹脂封止金型を用いて成形し、その成形
    時に樹脂封止金型の一方の成形型で多数の配線パターン
    を層状に設けたプラスチック基板を支え、他方の成形型
    にボンディングエリアを密着させてパッケージすること
    を特徴とする光照射窓を有するBGA型中空半導体パッ
    ケージ。
JP2422297A 1997-01-22 1997-01-22 光照射窓を有するbga型中空半導体パッケージ Expired - Lifetime JP3212527B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2422297A JP3212527B2 (ja) 1997-01-22 1997-01-22 光照射窓を有するbga型中空半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2422297A JP3212527B2 (ja) 1997-01-22 1997-01-22 光照射窓を有するbga型中空半導体パッケージ

Publications (2)

Publication Number Publication Date
JPH10209330A JPH10209330A (ja) 1998-08-07
JP3212527B2 true JP3212527B2 (ja) 2001-09-25

Family

ID=12132260

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2422297A Expired - Lifetime JP3212527B2 (ja) 1997-01-22 1997-01-22 光照射窓を有するbga型中空半導体パッケージ

Country Status (1)

Country Link
JP (1) JP3212527B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102003170B1 (ko) * 2018-12-12 2019-07-23 김대용 반려동물용 운동 장치
KR102003167B1 (ko) * 2017-09-22 2019-07-23 김대용 반려동물용 운동 장치

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5768745B2 (ja) * 2012-03-08 2015-08-26 日立化成株式会社 感光性樹脂組成物からなる接着剤

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102003167B1 (ko) * 2017-09-22 2019-07-23 김대용 반려동물용 운동 장치
KR102205967B1 (ko) * 2017-09-22 2021-01-21 김대용 반려동물용 운동 장치
KR102003170B1 (ko) * 2018-12-12 2019-07-23 김대용 반려동물용 운동 장치

Also Published As

Publication number Publication date
JPH10209330A (ja) 1998-08-07

Similar Documents

Publication Publication Date Title
JP3155741B2 (ja) Cspのbga構造を備えた半導体パッケージ
US6696752B2 (en) Encapsulated semiconductor device with flash-proof structure
US7112048B2 (en) BOC BGA package for die with I-shaped bond pad layout
US5474958A (en) Method for making semiconductor device having no die supporting surface
KR100280762B1 (ko) 노출 후부를 갖는 열적 강화된 반도체 장치 및 그 제조방법
US8685794B2 (en) Lead frame land grid array with routing connector trace under unit
US20010045640A1 (en) Resin-molded semiconductor device and method for manufacturing the same
US20030148557A1 (en) BOC BGA package for die with I-shaped bond pad layout
KR19980068001A (ko) 반도체 패키지의 제조방법
JPH10284525A (ja) 半導体装置の製造方法
US20050161755A1 (en) Semiconductor package with photosensitive chip and fabrication method thereof
JP2005244035A (ja) 半導体装置の実装方法、並びに半導体装置
KR19990068199A (ko) 프레임 형상의 몰드부를 갖는 반도체 장치용 패키지 및 그 제조 방법
JP3482888B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP3542297B2 (ja) 半導体装置用パッケージおよびその製造方法
JP3212527B2 (ja) 光照射窓を有するbga型中空半導体パッケージ
JPH0936155A (ja) 半導体装置の製造方法
JP4058182B2 (ja) 樹脂封止方法
CN100463132C (zh) 晶片封装结构及其制造方法
JPH09162342A (ja) 半導体装置及びその製造方法
JP2555931B2 (ja) 半導体装置の製造方法
KR100406499B1 (ko) 반도체패키지의 몰딩장비 및 이를 이용한 몰딩방법
JP4035240B2 (ja) チップサイズパッケージの樹脂封止方法及び樹脂封止装置
JP2503053B2 (ja) Icモジュ―ルの製造方法
JP2005081695A (ja) 樹脂成形用金型

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250