JPH10209330A - Ｂｇａ型中空半導体パッケージ - Google Patents
Ｂｇａ型中空半導体パッケージInfo
- Publication number
- JPH10209330A JPH10209330A JP2422297A JP2422297A JPH10209330A JP H10209330 A JPH10209330 A JP H10209330A JP 2422297 A JP2422297 A JP 2422297A JP 2422297 A JP2422297 A JP 2422297A JP H10209330 A JPH10209330 A JP H10209330A
- Authority
- JP
- Japan
- Prior art keywords
- package
- plastic
- semiconductor element
- molding
- bonding area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
(57)【要約】
【課題】 プラスチック成形時に半導体素子ボンディン
グエリアにプラスチックバリを発生し難くし、軽量化と
小型化を容易にし、他との接続用リードの多設化を可能
にする。 【解決手段】 多数の配線パターン６２を層状に設けた
プラスチック基板６０の片面に、それ等の配線パターン
６２と接続する半導体素子７４をパッケージするプラス
チック成形体からなるパッケージ部７８を設置し、他面
にそれ等の配線パターン６２と接続する多数のボール状
の接続用リード８２を格子状に配設する。そして、その
パッケージ部７８を半導体素子ボンディングエリア６８
付近の外周をリング状に被って突出する筒状体にする。
グエリアにプラスチックバリを発生し難くし、軽量化と
小型化を容易にし、他との接続用リードの多設化を可能
にする。 【解決手段】 多数の配線パターン６２を層状に設けた
プラスチック基板６０の片面に、それ等の配線パターン
６２と接続する半導体素子７４をパッケージするプラス
チック成形体からなるパッケージ部７８を設置し、他面
にそれ等の配線パターン６２と接続する多数のボール状
の接続用リード８２を格子状に配設する。そして、その
パッケージ部７８を半導体素子ボンディングエリア６８
付近の外周をリング状に被って突出する筒状体にする。
Description
【０００１】
【発明の属する技術分野】本発明はＣＣＤ、ＥＰＲＯＭ
等のような光照射窓を有する中空半導体パッケージに関
する。
等のような光照射窓を有する中空半導体パッケージに関
する。
【０００２】
【従来の技術】従来、ＣＣＤ、ＥＰＲＯＭ等のような外
部から光を透明な窓を通して半導体素子に照射する中空
半導体パッケージは図３、４に示すような構造を有し、
金属製のリードフレーム１０に対し、半導体素子１２を
パッケージする中空形状のパッケージ部１４をプラスチ
ックモールドにより成形して一体に結合している。この
リードフレーム１０はセクション毎、その中央部にダイ
サポート（半導体素子設置箇所）１６を中心にして、そ
の周辺に多数のインナーリード１８の先端部２０を配設
して、中央部の一面側に半導体素子接続用のボンディン
グエリア２２を形成し、周辺部に多数のアウターリード
２４を配設したものである。そして、製作時にはリード
フレーム１０に中空形状のパッケージ部１４を備え付け
た後、ダイサポート１６の接合面にＩＣチップ等の半導
体素子１２を接合し、その素子１２の各電極と対応する
各インナーリード１８の先端部２０とをワイヤ２６でボ
ンディングする。その後、パッケージ部１４の開口部２
８にガラス等の透明板３０を取り付けて窓を形成し、半
導体素子ボンディングエリア２２の付近を封止する。な
お、３２はダイサポート１６より左右に伸びるピンチリ
ードである。
部から光を透明な窓を通して半導体素子に照射する中空
半導体パッケージは図３、４に示すような構造を有し、
金属製のリードフレーム１０に対し、半導体素子１２を
パッケージする中空形状のパッケージ部１４をプラスチ
ックモールドにより成形して一体に結合している。この
リードフレーム１０はセクション毎、その中央部にダイ
サポート（半導体素子設置箇所）１６を中心にして、そ
の周辺に多数のインナーリード１８の先端部２０を配設
して、中央部の一面側に半導体素子接続用のボンディン
グエリア２２を形成し、周辺部に多数のアウターリード
２４を配設したものである。そして、製作時にはリード
フレーム１０に中空形状のパッケージ部１４を備え付け
た後、ダイサポート１６の接合面にＩＣチップ等の半導
体素子１２を接合し、その素子１２の各電極と対応する
各インナーリード１８の先端部２０とをワイヤ２６でボ
ンディングする。その後、パッケージ部１４の開口部２
８にガラス等の透明板３０を取り付けて窓を形成し、半
導体素子ボンディングエリア２２の付近を封止する。な
お、３２はダイサポート１６より左右に伸びるピンチリ
ードである。
【０００３】しかも、上記パッケージ部１４の成形時に
は、図５に示すように第１、第２の成形型３４、３６を
上下に配置して備え付けたパッケージ成形用モールド装
置を用い、その両成形型３４、３６のパーティングライ
ン面の所定位置にリードフレーム１０を配置し、その第
１成形型３４のキャビティ部３８と第２成形型３６のキ
ャビティ部４０との内部にそれぞれ溶融プラスチック材
料を注入充填する。すると、そのリードフレーム１０の
上面側に半導体素子ボンディングエリア２２付近の外周
をリング状に被って突出する筒状の第１プラスチック成
形体４２を固着し、下面側にその第１プラスチック成形
体４２の外周内に含まれる全領域と相対する領域の全面
を被って突出するブロック状の第２プラスチック成形体
４４を固着して、その両プラスチック成形体４２、４４
により半導体素子ボンディングエリア２２付近を露出し
た中空形状のパッケージ部１４を形成できる。
は、図５に示すように第１、第２の成形型３４、３６を
上下に配置して備え付けたパッケージ成形用モールド装
置を用い、その両成形型３４、３６のパーティングライ
ン面の所定位置にリードフレーム１０を配置し、その第
１成形型３４のキャビティ部３８と第２成形型３６のキ
ャビティ部４０との内部にそれぞれ溶融プラスチック材
料を注入充填する。すると、そのリードフレーム１０の
上面側に半導体素子ボンディングエリア２２付近の外周
をリング状に被って突出する筒状の第１プラスチック成
形体４２を固着し、下面側にその第１プラスチック成形
体４２の外周内に含まれる全領域と相対する領域の全面
を被って突出するブロック状の第２プラスチック成形体
４４を固着して、その両プラスチック成形体４２、４４
により半導体素子ボンディングエリア２２付近を露出し
た中空形状のパッケージ部１４を形成できる。
【０００４】
【発明が解決しようとする課題】しかしながら、このよ
うなパッケージ部１４の成形時にプラスチック注入を行
なうと、キャビティ部４０に注入した溶融プラスチック
がダイサポート１６と各インナーリード１８の先端部２
０間にある隙間を通り、矢印方向に流れて第１成形型３
４と半導体素子ボンディングエリア２２間に侵入し易
い。又、キャビティ部３８に注入した溶融プラスチック
も第１成形型３４と各インナーリード１８間にできる隙
間を通り、矢印方向に流れて侵入し易いため、ダイサポ
ート１６と各インナーリード１８の先端部２０の付近が
上下にばたつき、半導体素子ボンディングエリア２２に
プラスチックのバリができ易い。何故なら、パッケージ
部１４の成形精度を高めるにはプラスチック注入圧力を
非常に大きくしなければならないが、その注入圧力に比
べて半導体素子ボンディングエリア２２を第１成形型３
４に密着する力が弱いからである。そして、半導体素子
ボンディングエリア２２にバリが発生すると、ダイサポ
ート１６に対する半導体素子１２の接合とその素子１２
と各インナーリード１８との接続を良好に行なうことが
できなくなり、断線事故を招き易い。それ故、負担の大
きなバリ取り工程を必要とする。
うなパッケージ部１４の成形時にプラスチック注入を行
なうと、キャビティ部４０に注入した溶融プラスチック
がダイサポート１６と各インナーリード１８の先端部２
０間にある隙間を通り、矢印方向に流れて第１成形型３
４と半導体素子ボンディングエリア２２間に侵入し易
い。又、キャビティ部３８に注入した溶融プラスチック
も第１成形型３４と各インナーリード１８間にできる隙
間を通り、矢印方向に流れて侵入し易いため、ダイサポ
ート１６と各インナーリード１８の先端部２０の付近が
上下にばたつき、半導体素子ボンディングエリア２２に
プラスチックのバリができ易い。何故なら、パッケージ
部１４の成形精度を高めるにはプラスチック注入圧力を
非常に大きくしなければならないが、その注入圧力に比
べて半導体素子ボンディングエリア２２を第１成形型３
４に密着する力が弱いからである。そして、半導体素子
ボンディングエリア２２にバリが発生すると、ダイサポ
ート１６に対する半導体素子１２の接合とその素子１２
と各インナーリード１８との接続を良好に行なうことが
できなくなり、断線事故を招き易い。それ故、負担の大
きなバリ取り工程を必要とする。
【０００５】しかも、リードフレーム１０の両面に第
１、第２プラスチック成形体４２、４４を備え付けてパ
ッケージ部１４を構成すると、パッケージ部１４が大き
くなる。しかし、ビデオカメラやデジタルカメラに用い
られるＣＣＤのような中空半導体パッケージでは特に携
帯性の観点から軽量化と小型化が求められている。又、
このような中空半導体パッケージは１枚の金属製リード
フレーム１０を用い、そのパッケージ部１４の側面を他
との接続用のリード突出箇所とし、その二方向の側面或
いは４方向の側面にアウターリード２４を突出し、それ
等をガルウイング形状に折り曲げる等して使用するた
め、アウターリード２４を極細化しても接続用のアウタ
ーリード２４を多設し難いという問題もある。
１、第２プラスチック成形体４２、４４を備え付けてパ
ッケージ部１４を構成すると、パッケージ部１４が大き
くなる。しかし、ビデオカメラやデジタルカメラに用い
られるＣＣＤのような中空半導体パッケージでは特に携
帯性の観点から軽量化と小型化が求められている。又、
このような中空半導体パッケージは１枚の金属製リード
フレーム１０を用い、そのパッケージ部１４の側面を他
との接続用のリード突出箇所とし、その二方向の側面或
いは４方向の側面にアウターリード２４を突出し、それ
等をガルウイング形状に折り曲げる等して使用するた
め、アウターリード２４を極細化しても接続用のアウタ
ーリード２４を多設し難いという問題もある。
【０００６】本発明はこのような従来の問題点に着目し
てなされたものであり、プラスチック成形時に半導体素
子ボンディングエリアにプラスチックのバリを発生し難
くし、軽量化と小型化が容易で、他との接続用リードの
多設化が可能なＢＧＡ型中空半導体パッケージを提供す
ることを目的とする。
てなされたものであり、プラスチック成形時に半導体素
子ボンディングエリアにプラスチックのバリを発生し難
くし、軽量化と小型化が容易で、他との接続用リードの
多設化が可能なＢＧＡ型中空半導体パッケージを提供す
ることを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明によるＢＧＡ型中空半導体パッケージでは多
数の配線パターンを層状に設けたプラスチック基板の片
面に、それ等の配線パターンと接続する半導体素子をパ
ッケージするプラスチック成形体からなるパッケージ部
を設置し、他面にそれ等の配線パターンと接続する多数
のボール状の接続用リードを格子状に配設する。そし
て、そのパッケージ部を半導体素子ボンディングエリア
付近の外周をリング状に被って突出する筒状体にする。
に、本発明によるＢＧＡ型中空半導体パッケージでは多
数の配線パターンを層状に設けたプラスチック基板の片
面に、それ等の配線パターンと接続する半導体素子をパ
ッケージするプラスチック成形体からなるパッケージ部
を設置し、他面にそれ等の配線パターンと接続する多数
のボール状の接続用リードを格子状に配設する。そし
て、そのパッケージ部を半導体素子ボンディングエリア
付近の外周をリング状に被って突出する筒状体にする。
【０００８】
【発明の実施の形態】以下、添付図面に基づいて、本発
明の実施の形態を説明する。図１は本発明を適用したＢ
ＧＡ型中空半導体パッケージの縦断面図、図２はそのパ
ッケージ部成形時におけるパッケージ成形用モールド装
置の金型内におけるプリント基板の配置状態を示す要部
縦断面図である。このパッケージ成形用モールド装置に
は金型として上側にプラスチック成形用のキャビティ部
４８を有する第１成形型５０を用い、下側にプラスチッ
ク成形用キャビティ部のない第２成形型５２を用いる。
そして、両成形型５０、５２のパーティングライン面の
所定位置にプリント基板５４を配置する。それ故に、第
１成形型５０にはその下面にプリント基板５４のほぼ上
半分が嵌まる配置用の凹所５６を設け、第２成形型５２
にはその上面にプリント基板５４のほぼ下半分が嵌まる
配置用の凹所５８を設ける。なお、プラスチック成形用
キャビティ部４８は配置用凹所５６の天井面の所定箇所
に開けたリング状の穴により空間同士が互いに連通する
ように設ける。
明の実施の形態を説明する。図１は本発明を適用したＢ
ＧＡ型中空半導体パッケージの縦断面図、図２はそのパ
ッケージ部成形時におけるパッケージ成形用モールド装
置の金型内におけるプリント基板の配置状態を示す要部
縦断面図である。このパッケージ成形用モールド装置に
は金型として上側にプラスチック成形用のキャビティ部
４８を有する第１成形型５０を用い、下側にプラスチッ
ク成形用キャビティ部のない第２成形型５２を用いる。
そして、両成形型５０、５２のパーティングライン面の
所定位置にプリント基板５４を配置する。それ故に、第
１成形型５０にはその下面にプリント基板５４のほぼ上
半分が嵌まる配置用の凹所５６を設け、第２成形型５２
にはその上面にプリント基板５４のほぼ下半分が嵌まる
配置用の凹所５８を設ける。なお、プラスチック成形用
キャビティ部４８は配置用凹所５６の天井面の所定箇所
に開けたリング状の穴により空間同士が互いに連通する
ように設ける。
【０００９】このプリント基板５４はガラスを含むエポ
キシ樹脂等のプラスチックからなるプラスチック基板６
０の上下面に、銅、銀合金めっき等により多数の配線パ
ターン６２をそれぞれ層状に形成し、それ等の上下面に
ある配線パターン６２間を内部めっきしたスルホール６
４で適宜接続し、更に同一面に存在する配線パターン６
２間を半田等の金属層６６で適宜接続したものである。
このように、プラスチック基板６０に配線パターン６２
を多層形成すると、各配線パターン６２を細かくするこ
とによりリード数を増加し易くなる。そして、プリント
基板５４の上面中央部を半導体素子ボンディングエリア
６８にし、下面に他との接続に用いる多数の接続用リー
ド（図示なし）を格子状に配置して臨ませる。なお、各
接続用リードを被う半田ボールはパッケージ部成形後に
付着する。
キシ樹脂等のプラスチックからなるプラスチック基板６
０の上下面に、銅、銀合金めっき等により多数の配線パ
ターン６２をそれぞれ層状に形成し、それ等の上下面に
ある配線パターン６２間を内部めっきしたスルホール６
４で適宜接続し、更に同一面に存在する配線パターン６
２間を半田等の金属層６６で適宜接続したものである。
このように、プラスチック基板６０に配線パターン６２
を多層形成すると、各配線パターン６２を細かくするこ
とによりリード数を増加し易くなる。そして、プリント
基板５４の上面中央部を半導体素子ボンディングエリア
６８にし、下面に他との接続に用いる多数の接続用リー
ド（図示なし）を格子状に配置して臨ませる。なお、各
接続用リードを被う半田ボールはパッケージ部成形後に
付着する。
【００１０】このような第１、第２成形型５０、５２を
用いると、金型を閉じた時に第２成形型５２のプリント
基板接触面たる配置用凹所５８の底面で下側からプリン
ト基板５４の全体を良好に支えて、第１成形型５０のプ
リント基板接触面たる配置用凹所５６の天井面にプリン
ト基板５４の半導体素子ボンディングエリア６８を強く
密着させて固定できる。それ故、第１成形型５０のゲー
ト７０から溶融した熱硬化性プラスチック例えばエポキ
シ樹脂を圧力を非常に大きくしてキャビティ部４８に注
入しても、その溶融プラスチックが半導体素子ボンディ
ングエリア６８に侵入することがない。しかも、第２成
形型５２にはプラスチック成形用のキャビティ部がな
く、プラスチック注入を行なうこともないため、当然第
２成形型５２から半導体素子ボンディングエリア６８に
プラスチックの侵入がない。
用いると、金型を閉じた時に第２成形型５２のプリント
基板接触面たる配置用凹所５８の底面で下側からプリン
ト基板５４の全体を良好に支えて、第１成形型５０のプ
リント基板接触面たる配置用凹所５６の天井面にプリン
ト基板５４の半導体素子ボンディングエリア６８を強く
密着させて固定できる。それ故、第１成形型５０のゲー
ト７０から溶融した熱硬化性プラスチック例えばエポキ
シ樹脂を圧力を非常に大きくしてキャビティ部４８に注
入しても、その溶融プラスチックが半導体素子ボンディ
ングエリア６８に侵入することがない。しかも、第２成
形型５２にはプラスチック成形用のキャビティ部がな
く、プラスチック注入を行なうこともないため、当然第
２成形型５２から半導体素子ボンディングエリア６８に
プラスチックの侵入がない。
【００１１】その後、金型を開くと片側成形した成形
品、即ちプリント基板５４の上面側に半導体素子ボンデ
ィングエリア６８付近の外周をリング状に被って突出す
る筒状のプラスチック成形体からなるパッケージ部を固
着した成形品が得られる。そして、この成形品の半導体
素子ボンディングエリア６８にはプラスチックバリの発
生がない。それ故、バリ除去工程が不要となる。そこ
で、図１に示すように成形品の上面側ではダイサポート
７２の接合面にＩＣチップ等の半導体素子７４を接合
し、その素子７４の各電極と対応する各配線パターン６
２の先端部とをワイヤ７６でボンディングし、それ等の
露出している半導体素子ボンディングエリア６８の付近
をパッケージ部７８の開口部にガラス板等のキャップ８
０を嵌めて封止をする。又、下面側では各接続用リード
を半田ボール８２でそれぞれ被い、それ等の多数ボール
８２を格子状に配置する。
品、即ちプリント基板５４の上面側に半導体素子ボンデ
ィングエリア６８付近の外周をリング状に被って突出す
る筒状のプラスチック成形体からなるパッケージ部を固
着した成形品が得られる。そして、この成形品の半導体
素子ボンディングエリア６８にはプラスチックバリの発
生がない。それ故、バリ除去工程が不要となる。そこ
で、図１に示すように成形品の上面側ではダイサポート
７２の接合面にＩＣチップ等の半導体素子７４を接合
し、その素子７４の各電極と対応する各配線パターン６
２の先端部とをワイヤ７６でボンディングし、それ等の
露出している半導体素子ボンディングエリア６８の付近
をパッケージ部７８の開口部にガラス板等のキャップ８
０を嵌めて封止をする。又、下面側では各接続用リード
を半田ボール８２でそれぞれ被い、それ等の多数ボール
８２を格子状に配置する。
【００１２】すると、中空状のパッケージ部７８を有す
るＢＧＡ型半導体パッケージ８４が完成する。このよう
に、プリント基板５４の上面のみにプラスチック成形体
からなるパッケージ部７８を設け、それを中空状にする
と、プラスチック量が少なくて済むため製品を軽量化し
小型化できて、製品も安価になる。又、プリント基板５
４の広い面積を有する下面に多数のボール８２を格子状
に配置するため、接続用リードの多設化も容易である。
その上、回収しても再使用できない熱硬化性プラスチッ
クの使用量が減るため、ごみの減量化にもなる。
るＢＧＡ型半導体パッケージ８４が完成する。このよう
に、プリント基板５４の上面のみにプラスチック成形体
からなるパッケージ部７８を設け、それを中空状にする
と、プラスチック量が少なくて済むため製品を軽量化し
小型化できて、製品も安価になる。又、プリント基板５
４の広い面積を有する下面に多数のボール８２を格子状
に配置するため、接続用リードの多設化も容易である。
その上、回収しても再使用できない熱硬化性プラスチッ
クの使用量が減るため、ごみの減量化にもなる。
【００１３】
【発明の効果】以上説明した本発明によれば、パッケー
ジ部の成形時に一方の成形型で多数の配線パターンを層
状に設けたプラスチック基板を良好に支えて、他方の成
形型に半導体素子ボンディングエリアを強く密着させて
固定できる。それ故、パッケージ部成形用のキャビティ
部に注入する溶融プラスチックの注入圧力を非常に大き
くしても、プラスチックが半導体素子ボンディングエリ
アに侵入せず、そのボンディングエリアにプラスチック
のバリが発生しない。又、プラスチック基板の片面のみ
にパッケージ部を設け、それを中空状にするとプラスチ
ック量が少なくて済むため、製品を軽量化、小型化し、
安価にできる。又、プラスチック基板の広い面積を有す
る他面に多数のボール状の接続用リードを格子状に配置
するため、接続用リードの多設化も容易である。
ジ部の成形時に一方の成形型で多数の配線パターンを層
状に設けたプラスチック基板を良好に支えて、他方の成
形型に半導体素子ボンディングエリアを強く密着させて
固定できる。それ故、パッケージ部成形用のキャビティ
部に注入する溶融プラスチックの注入圧力を非常に大き
くしても、プラスチックが半導体素子ボンディングエリ
アに侵入せず、そのボンディングエリアにプラスチック
のバリが発生しない。又、プラスチック基板の片面のみ
にパッケージ部を設け、それを中空状にするとプラスチ
ック量が少なくて済むため、製品を軽量化、小型化し、
安価にできる。又、プラスチック基板の広い面積を有す
る他面に多数のボール状の接続用リードを格子状に配置
するため、接続用リードの多設化も容易である。
【図１】本発明を適用したＢＧＡ型中空半導体パッケー
ジの縦断面図である。
ジの縦断面図である。
【図２】同ＢＧＡ型中空半導体パッケージのパッケージ
部成形時におけるパッケージ成形用モールド装置の金型
内におけるプリント基板の配置状態を示す要部縦断面図
である。
部成形時におけるパッケージ成形用モールド装置の金型
内におけるプリント基板の配置状態を示す要部縦断面図
である。
【図３】中空半導体パッケージの１例を示す平面図であ
る。
る。
【図４】図３のＡ−Ａ断面図である。
【図５】同中空半導体パッケージのパッケージ部成形時
における従来のパッケージ成形用モールド装置の金型内
におけるリードフレームの配置状態を示す要部縦断面図
である。
における従来のパッケージ成形用モールド装置の金型内
におけるリードフレームの配置状態を示す要部縦断面図
である。
【符号の説明】 ４８…キャビティ部 ５０、５２…第１、第２成形型
５４…プリント基板 ５６、５８…配置用凹所 ６０…プラスチック基板 ６
２…配線パターン ６４…スルホール ６６…半田層
６８…半導体素子ボンディングエリア ７２…ダイサポ
ート７４…半導体素子 ７６…ワイヤ ７８…パッケー
ジ部 ８０…キャップ ８２…半田ボール ８４…ＢＧ
Ａ型中空半導体パッケージ
５４…プリント基板 ５６、５８…配置用凹所 ６０…プラスチック基板 ６
２…配線パターン ６４…スルホール ６６…半田層
６８…半導体素子ボンディングエリア ７２…ダイサポ
ート７４…半導体素子 ７６…ワイヤ ７８…パッケー
ジ部 ８０…キャップ ８２…半田ボール ８４…ＢＧ
Ａ型中空半導体パッケージ
Claims (1)
- 【請求項１】 多数の配線パターンを層状に設けたプラ
スチック基板の片面に、それ等の配線パターンと接続す
る半導体素子をパッケージするプラスチック成形体から
なるパッケージ部を設置し、他面にそれ等の配線パター
ンと接続する多数のボール状の接続用リードを格子状に
配設したＢＧＡ型半導体パッケージにおいて、上記パッ
ケージ部を半導体素子ボンディングエリア付近の外周を
リング状に被って突出する筒状体にすることを特徴とす
るＢＧＡ型中空半導体パッケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2422297A JP3212527B2 (ja) | 1997-01-22 | 1997-01-22 | 光照射窓を有するｂｇａ型中空半導体パッケージ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2422297A JP3212527B2 (ja) | 1997-01-22 | 1997-01-22 | 光照射窓を有するｂｇａ型中空半導体パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10209330A true JPH10209330A (ja) | 1998-08-07 |
| JP3212527B2 JP3212527B2 (ja) | 2001-09-25 |
Family
ID=12132260
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2422297A Expired - Lifetime JP3212527B2 (ja) | 1997-01-22 | 1997-01-22 | 光照射窓を有するｂｇａ型中空半導体パッケージ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3212527B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012149264A (ja) * | 2012-03-08 | 2012-08-09 | Hitachi Chemical Co Ltd | 感光性樹脂組成物からなる接着剤及びこれを用いた中空パッケージ構造 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190034047A (ko) * | 2017-09-22 | 2019-04-01 | 김대용 | 반려동물용 운동 장치 |
| KR102003170B1 (ko) * | 2018-12-12 | 2019-07-23 | 김대용 | 반려동물용 운동 장치 |
-
1997
- 1997-01-22 JP JP2422297A patent/JP3212527B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012149264A (ja) * | 2012-03-08 | 2012-08-09 | Hitachi Chemical Co Ltd | 感光性樹脂組成物からなる接着剤及びこれを用いた中空パッケージ構造 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3212527B2 (ja) | 2001-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3155741B2 (ja) | Ｃｓｐのｂｇａ構造を備えた半導体パッケージ | |
| EP0813236B1 (en) | Method for encapsulating an integrated semi-conductor circuit | |
| US5474958A (en) | Method for making semiconductor device having no die supporting surface | |
| US7112048B2 (en) | BOC BGA package for die with I-shaped bond pad layout | |
| US6696752B2 (en) | Encapsulated semiconductor device with flash-proof structure | |
| KR100280762B1 (ko) | 노출 후부를 갖는 열적 강화된 반도체 장치 및 그 제조방법 | |
| US6870274B2 (en) | Flash-preventing window ball grid array semiconductor package, method for fabricating the same, and chip carrier used in the semiconductor package | |
| JP2003174124A (ja) | 半導体装置の外部電極形成方法 | |
| US5981873A (en) | Printed circuit board for ball grid array semiconductor package | |
| US7005720B2 (en) | Semiconductor package with photosensitive chip and fabrication method thereof | |
| JPH10284525A (ja) | 半導体装置の製造方法 | |
| JP2005244035A (ja) | 半導体装置の実装方法、並びに半導体装置 | |
| KR19990068199A (ko) | 프레임 형상의 몰드부를 갖는 반도체 장치용 패키지 및 그 제조 방법 | |
| JP3542297B2 (ja) | 半導体装置用パッケージおよびその製造方法 | |
| JP3482888B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| US6372553B1 (en) | Disposable mold runner gate for substrate based electronic packages | |
| JP3212527B2 (ja) | 光照射窓を有するｂｇａ型中空半導体パッケージ | |
| JPH0936155A (ja) | 半導体装置の製造方法 | |
| JP2000164759A (ja) | プラスチック半導体パッケージ並びにその製造方法及びプラスチック半導体パッケージ用成形品 | |
| JP2555931B2 (ja) | 半導体装置の製造方法 | |
| JP2000174046A (ja) | 樹脂封止方法 | |
| KR100406499B1 (ko) | 반도체패키지의 몰딩장비 및 이를 이용한 몰딩방법 | |
| JP2008252005A (ja) | バリ取り方法および半導体装置の製造方法 | |
| JPH02163953A (ja) | 半導体装置 | |
| JP2522304B2 (ja) | 半導体素子収納パッケ−ジの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |