JP2000164759A - プラスチック半導体パッケージ並びにその製造方法及びプラスチック半導体パッケージ用成形品 - Google Patents

プラスチック半導体パッケージ並びにその製造方法及びプラスチック半導体パッケージ用成形品

Info

Publication number
JP2000164759A
JP2000164759A JP33832998A JP33832998A JP2000164759A JP 2000164759 A JP2000164759 A JP 2000164759A JP 33832998 A JP33832998 A JP 33832998A JP 33832998 A JP33832998 A JP 33832998A JP 2000164759 A JP2000164759 A JP 2000164759A
Authority
JP
Japan
Prior art keywords
die pad
recess
pad area
resin
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33832998A
Other languages
English (en)
Inventor
Hirohito Tanaka
浩仁 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Apic Yamada Corp
Original Assignee
Apic Yamada Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Apic Yamada Corp filed Critical Apic Yamada Corp
Priority to JP33832998A priority Critical patent/JP2000164759A/ja
Publication of JP2000164759A publication Critical patent/JP2000164759A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)

Abstract

(57)【要約】 【課題】リードフレームやサブストレート基板の不使用
により不要廃棄物を削減し、樹脂境界面にクラックが発
生せず、クラックの発生に起因する吸湿性の悪化等の問
題がなく信頼性に優れた、小型、軽量化が可能で安価な
ものにする。 【解決手段】 モールド成形し、一面中央部にダイパッ
ドエリア用凹所1を設けた樹脂製パッケージ筐体2のそ
の凹所付近の表面に立体的にメッキ配線3を施し、ダイ
パッドエリアに半導体素子10を搭載し、半導体素子1
0の電極とメッキ配線3の内部接続部とを接続し、接続
箇所付近を少なくとも樹脂封止して、メッキ配線3の外
部接続部14を露出する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はモールド成形し、一
面中央部にダイパッドエリア用凹所を設けた樹脂製パッ
ケージ筐体を用いるプラスチック半導体パッケージ並び
にその製造方法及びプラスチック半導体パッケージ用成
形品に関する。
【0002】
【従来の技術】従来、半導体パッケージを製作する場
合、DIP、QFP、PLCC等の各タイプにはリード
フレームを使用し、BGA、CSP等の各タイプにはサ
ブストレート基板やテープ基板を使用している。そし
て、リードフレームを用いる場合には、図15に示す各
工程を経て半導体パッケージを製作する。その際、先ず
半導体回路を形成した半導体ウェーハをダイシングして
得たチップ、ペレット等の半導体素子を用意する。な
お、ダイシングにはスライサー装置を用いる。又、帯状
金属板から金型を用いて打ち抜いて得たリードフレーム
を用意する。次に、そのリードフレームの各セクション
のダイパッドエリアに半導体素子を接合するダイボンデ
ィングを行なう。又、半導体素子の各電極と対応する外
部接続用端子の内部接続部とをワイヤーでそれぞれ接続
するワイヤーボンディングを行なう。なお、ワイヤーボ
ンディングにはワイヤーボンダー装置を用いる。
【0003】次に、接続箇所等の酸化を防止するため、
半導体素子等を樹脂封止しパッケージを成形するモール
ディングとして例えばトランスファーモールド法を行な
う。なお、モールディングにはモールド金型装置を用い
る。次に、樹脂の化学的安定化即ちキュアを行なう。次
に、トリム・フォーム金型装置を用いて成形品のレジ
ン、ダムバーカットによりトリム、フォームを行なう。
次に、成形品の連続体を各セクション毎に個別切断即ち
シンギュレーションし分離して、各個の半導体パッケー
ジを製作する。なお、シンギュレーションにはシンギュ
レーション金型装置を用いる。最後に、テスター装置を
用いて各半導体パッケージの良否のテストを行なう。
【0004】又、サブストレート基板、テープ基板を用
いる場合には、図16、17に示す各工程を経て半導体
パッケージを製作する。その際、先ず半導体ウェーハを
同様にダイシングして得たチップ等の半導体素子を用意
する。又、プラスチック、繊維強化プラスチック等の絶
縁性基板にメッキ配線を施して得たサブストレート基板
を用意する。次に、そのサブストレート基板の各セクシ
ョンにダイボンディングを行ない、更にワイヤーボンデ
ィング等を行なう。しかし、このようなワイヤーボンデ
ィングに代えてC4 、ESC、ACF等のフリップチッ
プボンディングを行い、TABタイプのBGAパッケー
ジではTABボンディングを行なう。なお、ワイヤーボ
ンディング、フリップチップボンディング、TABボン
ディング等には対応する各種ボンダー装置を使用する。
【0005】次に、樹脂封止してパッケージを成形する
モールディングとして例えばトランスファーモールド、
ポッティングモールド等を行なう。なお、トランスファ
ーモールドにはモールド金型装置を用い、ポッティング
モールドにはポッティング装置を用いる。次に、樹脂を
化学的に安定化するキュアを行なう。次に、用意したハ
ンダボールを用い、そのハンダボールを各パッケージの
外部接続用端子の外部接続部に接合するボールマウンテ
ィングを行なう。なお、ボールマウンティングにはボー
ル搭載装置を用いる。次に、ハンダボールを溶かしてサ
ブストレート基板に接合するためリフローを行なう。次
に、成形品の連続体をシンギュレーション金型装置を用
いて各セクション毎にシンギュレーションすると、各個
の半導体パッケージが得られる。最後に、テスター装置
を用いて各半導体パッケージの良否のテストを行なう。
【0006】
【発明が解決しようとする課題】しかしながら、リード
フレームやサブストレート基板を使用して半導体パッケ
ージを製作する場合、モールディングするプラスチック
材料の製品となるパッケージ部の面積率が低く、カル、
ランナー部の面積率が高い。それ故、面積率で約80%
が不要となり廃棄される。又、リードフレームを使用す
る場合は、個片切断後のリード成形時にリードとパッケ
ージ間にマイクロクラックが入り易いし、これが元でパ
ッケージが吸湿した場合に、リフロー工程等で破裂する
場合がある。一方、サブストレート基板の場合はレジス
ト膜が塗布されているため、樹脂同士の接合に比べ吸湿
性が悪くなってレジスト膜とパッケージの間から湿気が
入り易い。更に、リードフレームを使用すると半導体素
子の熱により、リードフレームと樹脂の熱膨張差による
界面クラックが発生し易くなる。これはサブストレート
基板の場合も同様に発生し易い。又、リードフレーム、
サブストレート基板等を使用する場合に、最終的な半導
体パッケージの完成に至ると、それまで必要としていた
枠体等が不要となるため、リード及びパッケージに必要
とされる部分はほんの少しの部分で済み、他は不要とな
る。
【0007】又、リードフレームやサブストレート基板
を使用すると、半導体パッケージを小型、軽量化し難い
等の問題もある。しかし、最近ではリードフレーム使用
による半導体パッケージをチップサイズ化して小型、軽
量化したQFN、SON等の各タイプが提示されてい
る。そして、このようなチップサイズパッケージ(CS
P)では従来ポッティングモールド法によって樹脂封止
を行なっている場合が多い。しかし、ポッティングモー
ルド法による樹脂封止には後述するような多くの欠点が
あり、通常のトランスファーモールド法による表面端子
露出型パッケージの樹脂封止には外部接続用端子の外部
接続部に樹脂ばりが発生し易いという問題がある。そこ
で、本出願人は先に特開平10−34699号公報によ
りSON半導体パッケージに関し、困難性の大きな樹脂
ばり除去を回避するため、リード露出用フィルム使用に
よるトランスファーモールド法によって樹脂封止する方
法を開示した。しかし、リード露出用フィルム使用によ
るトランスファーモールド法にはフィルムの廃棄又は再
利用の問題がある。なお、フィルムの再利用可能回数は
最大約3回である。
【0008】本発明はこのような従来の問題点に着目し
てなされたものであり、リードフレームやサブストレー
ト基板の不使用により不要廃棄物を削減し、樹脂境界面
にクラックが発生せず、クラックの発生に起因する吸湿
性の悪化等の問題がなく信頼性に優れた、小型、軽量化
が可能で安価なプラスチック半導体パッケージ並びにそ
の製造方法及びプラスチック半導体パッケージ用成形品
を提供することを目的とする。
【0009】
【課題を解決するための手段】上記目的を達成するため
に、本発明によるプラスチック半導体パッケージはモー
ルド成形し、その一面の中央部にダイパッドエリア用凹
所を設けた樹脂製パッケージ筐体のその凹所付近の表面
所定箇所に立体的にメッキ配線をそれぞれ施し、そのダ
イパッドエリアに半導体素子を搭載し、その半導体素子
の各電極と対応するメッキ配線の内部接続部とをそれぞ
れ接続し、その各接続箇所付近を少なくとも樹脂封止し
て、その各メッキ配線の外部接続部をそれぞれ露出して
構成する。
【0010】又、本発明によるプラスチック半導体パッ
ケージの製造方法では一面の中央部にダイパッドエリア
用凹所を設けた樹脂製パッケージ筐体の単体をモールド
成形し、その樹脂製パッケージ筐体のダイパッドエリア
用凹所付近の表面所定箇所にメッキを施して立体的に配
線をそれぞれ形成し、そのダイパッドエリアに半導体素
子を搭載し、その半導体素子の各電極と対応するメッキ
配線の内部接続部とをそれぞれ接続し、その各接続箇所
付近を少なくとも樹脂封止して、その各メッキ配線の外
部接続部をそれぞれ露出するという工程を踏む。
【0011】又、本発明によるプラスチック半導体パッ
ケージの他の製造方法では一面の中央部にダイパッドエ
リア用凹所を設けた樹脂製パッケージ筐体を多数、その
凹所形成面を全て同一方向に向け一列或いはマトリック
ス状に配列して一体にモールド成形し、その各樹脂製パ
ッケージ筐体のダイパッドエリア用凹所付近の表面所定
箇所に立体的にメッキ配線をそれぞれ施し、その各ダイ
パッドエリアに半導体素子をそれぞれ搭載し、その各半
導体素子の各電極と対応するメッキ配線の内部接続部と
をそれぞれ接続し、その各接続箇所付近を少なくとも樹
脂封止して、その各メッキ配線の外部接続部をそれぞれ
露出し、一体のモールド成形品から各単体に分離すると
いう工程を踏む。
【0012】そして、上記各製造方法において、樹脂製
パッケージ筐体のダイパッドエリア用凹所形成面にその
凹所形成面を端から横切ってダイパッドエリア用凹所に
達するランナー溝を設けておくと好ましくなる。
【0013】又、本発明によるプラスチック半導体パッ
ケージ用成形品はモールド成形し、その一面の中央部に
ダイパッドエリア用凹所を設けた樹脂製パッケージ筐体
のその凹所付近の表面所定箇所に立体的にメッキ配線を
それぞれ施して構成する。
【0014】又、本発明による他のプラスチック半導体
パッケージ用成形品は一列或いはマトリックス状に配列
して一体にモールド成形し、その同一方向に向く多数面
の各中央部にダイパッドエリア用凹所をそれぞれ設けた
多数の樹脂製パッケージ筐体のその各凹所付近の表面所
定箇所に立体的にメッキ配線をそれぞれ施して構成す
る。
【0015】そして、上記各プラスチック半導体パッケ
ージ用成形品のそのダイパッドエリア用凹所形成面にそ
の凹所形成面を端から横切ってダイパッドエリア用凹所
に達するランナー溝を設けると好ましくなる。
【0016】
【発明の実施の形態】以下、添付の図1〜14を参照し
て、本発明の実施の形態を説明する。図1は本発明を適
用しポッティングモールド樹脂封止法を採用した単一プ
ラスチック半導体パッケージの各製造工程によって製作
した製品の斜視図、図2は同プラスチック半導体パッケ
ージの各製造工程を示すフローチャートである。このプ
ラスチック半導体パッケージは製作に際し、リードフレ
ーム、サブストレート基板等を使用せずにモールド金型
装置を用いる。そして、熱硬化性樹脂例えばエポキシ樹
脂を用いたトランスファーモールド法によって、先ず図
1のに示すような上面中央部にダイパッドエリア用凹
所1を設けた樹脂製パッケージ筐体2を製作する。その
際、パッケージ筐体2を例えば上面の各辺が下面の対応
する各辺より少し大きな方形平板状に成形し、そのダイ
パッドエリア用凹所1の空間形状をパッケージ筐体2の
形状を相似的に縮小した大きさにする。なお、ダイパッ
ドエリア用凹所1の底面中央部がダイパッドエリア、そ
の周囲がボンディングエリアとなる。
【0017】次に,に示すようにパッケージ筐体2の
ダイパッドエリア用凹所1付近の表面所定箇所にそれぞ
れメッキを施し、表面より若干突出させて立体的に配線
3を形成する。この立体メッキ配線3はパッケージ筐体
2の4方にそれぞれ複数本例えば5本ずつ等間隔にして
平行に配置し、いずれもパッケージ筐体2の上面からダ
イパッドエリア用凹所1のワイヤーボンディングエリア
に掛けて設ける。なお、立体メッキ配線3は必要に応じ
て平行以外の配置にしてもよく、等間隔でなくてもよ
く、2方向配線でもよい。
【0018】このようなメッキ配線3の形成法として、
例えば3次元立体マスク法(3Dマスク法)を採用する
と、図3、4の各工程を経てパッケージ筐体2にメッキ
配線3を施すことができる。その際、図3のに示す樹
脂製パッケージ筐体2の表面を先ず化学処理する。次
に、に示すようにパッケージ筐体2の上表面全体に無
電解Cuメッキを施し、Cuメッキ層4を形成する。次
に、に示すようにCuメッキ層4の上にフォトレジス
ト膜5を形成する。次に、に示すようにフォトレジス
ト膜5の至近距離上方を3Dマスク6で覆って露光マス
キングをし、その上方から矢印方向に露光を照射する。
その際、光源と露光面の距離を考慮して3Dマスク6に
設けるスリットの幅を変え、通常スリットの幅を一定に
して細くすべき所を、近い露光面に対してはスリットの
幅を太く、遠い露光面に対してはスリットの幅を細く
し、露光面が傾斜面になっている場合には、スリットの
幅を次第に変えテーパを持たせて形成することにより、
ダイパッドエリア用凹所1の周壁が傾斜面になっても一
発露光が可能となる。
【0019】すると、に示すように露光によりフォト
レジスト膜5を部分除去し、配線形成箇所を露出でき
る。そこで、図4のに示すようにフォトレジスト膜5
をマスクにし、Cuメッキを施してフォトレジスト膜5
の部分除去箇所をCuメッキ層7で埋め、更にNi−A
uメッキを施し、そのCuメッキ層7上にNi−Cuメ
ッキ層8を形成する。なお、Ni−Auメッキに替えて
Ni−Pd−Auメッキを施してもよい。次に、に示
すようにエッチングレジスト膜9を施してNi−Cuメ
ッキ層8上に定着させる。次に、に示すようにエッチ
ングによりフォトレジスト膜5を除去する。次に、に
示すように更にエッチングにより配線形成箇所の無電解
Cuメッキ層4を残し、不要な部分を除去する。最後
に、〇10に示すように表面仕上げをし、残存エッチング
レジスト膜9を除去すると、立体メッキ配線3が完成す
る。
【0020】そこで、半導体回路を形成した半導体ウェ
ーハをスライサー装置によってダイシングして得たチッ
プ等の半導体素子10を用意する。そして、図1のに
示すようにその半導体素子10を先ずメッキ配線3を施
したパッケージ筐体2のダイパッドエリアに接合して搭
載する。すると、半導体素子10が凹所1の底面中央部
に直接接合されることになる。次に、ワイヤーボンダー
装置を用いて半導体素子10の各電極と対応するメッキ
配線3の内部接続部とをワイヤー11を用いてそれぞれ
接続する。なお、フリップチップボンディングも可能で
ある。
【0021】次に、に示すように半導体10とワイヤ
ー11とメッキ配線3の内部接続部付近とを熱硬化性樹
脂例えばエポキシ樹脂を用いたポッティングモールド法
により樹脂封止する。その際、ディスペンス装置のディ
スペンサー12より溶融樹脂を垂らしてダイパッドエリ
ア用凹所1を順次樹脂13で埋めて行く。すると、に
示すようにダイパッドエリア用凹所1を全て樹脂13で
埋め、その樹脂13を硬化させると各メッキ配線3の外
部接続部14をそれぞれ露出したプラスチック半導体パ
ッケージ15が得られる。そこで、このプラスチック半
導体パッケージ15の筐体2と凹所1内の樹脂13等を
化学的に安定化するキュアをし、テストをして良否の判
定を行なう。
【0022】このようにして、プラスチック半導体パッ
ケージ15を完成すると、リードフレームやサブストレ
ート基板を使用せずダイパッドエリア用凹所1を設けた
樹脂製パッケージ筐体2を使用するため、従来のQFP
タイプの半導体パッケージと比べて実装面積で約40%
の小型化と重さで約30%の軽量化が可能となる。又、
パッケージ筐体2のダイパットエリア用凹所1の底面中
央部に半導体素子10を直接接合し、その半導体素子1
0等を樹脂封止してその凹所1を樹脂13で埋めるた
め、半導体素子10の発生熱が周囲の樹脂13等に均等
に良好に伝達して行く。それ故、各メッキ配線3と樹脂
13等との熱膨張差が少なくなって信頼性が向上する。
特に、高発熱ICパッケージとして使用しても、樹脂界
面にクラックが発生せず、クラックに起因する吸湿性の
悪化等の問題が生じない。なお、熱硬化性樹脂に代えて
耐熱性の熱可塑性樹脂例えばポリアリルスルフォン又は
PPSを使用できる。
【0023】又、このような樹脂製パッケージ筐体2を
用いると、そのパッケージ筐体2を成形するモールド金
型を半導体パッケージのタイプ別に製作して備えておけ
ばよく、リードフレーム等がメッキ配線に替わるため、
当然リードフレーム等の金型、装置設計制作費が不要と
なる。又、ダムバーカット工程がなくなるので、トリ
ム、フォーム金型とその装置設計制作費等も大部分不要
となる。又、設計製作時間を大幅に短縮できる。それ
故、設備投資を削減でき、製品を安価に製造できる。
【0024】上記実施の形態では樹脂封止にディスペン
サー12を用いたポッティングモールド法を採用した
が、上下の金型で挟んで樹脂を注入するトランスファモ
ールド法を採用することもできる。その際には樹脂製パ
ッケージ筐体16の成形時、図5のに示すようにダイ
パッドエリア用凹所1成形面の4隅付近にそれぞれ端か
ら横切ってその凹所1に達する樹脂封止用のランナー溝
17を4本設ける。なお、このようなランナー溝は立体
メッキ配線形成の妨げとならない箇所なら他の箇所にし
ても良い。すると、トランスファモールド法によって樹
脂封止を良好に行なうことができ、樹脂封止用のモール
ド金型を汎用化或いは簡略化して、モールド金型、装置
の設計製作費の大部分を不要にし、設計製作時間を大幅
に短縮できる。又、トランスファモールド法によればポ
ッティング法による封止よりも短時間で成形可能とな
り、使用する樹脂も低コスト化が可能等の利点がある。
更に、環境問題に関してもランナー溝17がパッケージ
の一部となるため不要廃棄物はポッティング法に比べて
若干の増加で済み、従来工程のような大量廃棄物は生成
されない。そして、に示すように同様に立体メッキ配
線3を施す。
【0025】次に、に示すように同様に半導体素子1
0をパッケージ筐体16のダイパッドエリアに接合搭載
し、その半導体素子10の各電極と対応するメッキ配線
3の内部接続部とをワイヤー11でそれぞれボンディン
グ等する。次に、トランスファモールド法により4本の
ランナー溝17を通し、ダイパッドエリア用凹所1内に
樹脂注入して、に示すように半導体素子10等を樹脂
封止する。すると、に示すようにその凹所1と各ラン
ナー溝17の内部を全て樹脂13で埋め、その樹脂13
を硬化させて、各メッキ配線3の外部接続部14をそれ
ぞれ露出したプラスチック半導体パッケージ18が得ら
れる。そこで、同様にそのプラスチック半導体パッケー
ジ18に対しても、キュアとテスト等を行なう。
【0026】又、上記実施の形態では単一成形した樹脂
製パッケージ筐体2、16に対し、後工程を順次施して
プラスチック半導体パッケージ15、18を完成させる
場合について説明したが、多数の樹脂製パッケージ筐体
2を1列或いはマトリックス状に配列して一体にモール
ド成形することもできる。その際には、図6、7に示す
ようにポッティング封止法を採用する樹脂製パッケージ
筐体2を例えば6個を一列或いは36個を6行6列に配
列した結合状態のまま、各ダイパッドエリア用凹所1付
近の上表面所定箇所に立体メッキ配線3をそれぞれ施
す。なお、結合状態は簡単に分離することができるよう
に、部分的に又はごく薄くパッケージ間がつながってい
ればよい。そして、やはり結合状態のまま各ダイパッド
エリアに同様に半導体素子10をそれぞれ接合搭載し、
ワイヤーボンディング等する。又、各半導体素子10等
をポッティングモールド法によって同様にそれぞれ樹脂
封止する。更にキュアした後、シンギュレーション装置
を用いて個片にカットし分離して、各プラスチック半導
体パッケージをそれぞれ得る。最後に、各プラスチック
半導体パッケージに対してテストを実施する。
【0027】又、トランスファモールド法による樹脂封
止用の樹脂製パッケージ筐体16を一列或いはマトリッ
クス状に配列した結合状態のまま、各ダイパットエリア
用凹所1付近の表面所定箇所に立体メッキ配線3をそれ
ぞれ施し、同様に結合状態のまま後工程を行なうことも
できる。その際、樹脂封止工程はトランスファーモール
ド法により各ランナー溝17に樹脂13を通すことによ
って一度に行なう。すると、図8に示すように各樹脂製
パッケージ筐体16のランナー溝17と各ダイパットエ
リア用凹所1が全て樹脂13で埋まる。そこで全体をキ
ュア後、個片にカットして単体のプラスチック半導体パ
ッケージ18に分離し、最後に良否のテストを実施す
る。このようにして、多数の樹脂製パッケージ筐体2、
16を一列或いはマトリックス状に配列して一体にモー
ルド成形した後、結合状態のまま後工程を行なって多数
のプラスチック半導体パッケージ15、18製作用の成
形品連続体を形成すると、カット後に個別のテストをす
るだけでよく、生産性が約4倍に向上する。
【0028】又、上記実施の形態で説明したモールド成
形し、その一面の中央部にダイパッドエリア用凹所1を
設けた樹脂製パッケージ筐体2のその凹所1付近の表面
所定箇所に立体的にメッキ配線3をそれぞれ施した成形
品や、マトリックス状に配列して一体にモールド成形
し、その同一方向に向く多数面の各中央部にダイパッド
エリア用凹所1をそれぞれ設けた多数の樹脂製パッケー
ジ筐体2のその各凹所1付近の表面所定箇所に立体的に
メッキ配線3をそれぞれ施した成形品、或いはそれ等の
各成形品のダイパッドエリア用凹所1の形成面にその凹
所形成面を端から横切ってダイパッドエリア用凹所1に
達するランナー溝17を設けた成形品等はプラスチック
半導体パッケージ用成形品として組立メーカーに提供
し、組立メーカーがその後の工程を行なうこともでき
る。
【0029】その際、部品メーカーがEIAJ・JED
EC規格に基づく各種のサイズ、端子数のプラスチック
半導体パッケージ用成形品を製作し、組立メーカーは使
用するチップ等の半導体素子のサイズ、端子数に合った
成形品を購入すればよい。すると、既存の組立装置にて
新製品の製造が可能になる。それ故、組立メーカーでは
従来必要としたモールド金型、装置、トリム・フォーム
金型、装置等の設計製作費が大部分不要となり、それ等
の設計製作時間を大幅に短縮できる。そして、プラスチ
ック半導体パッケージを短時間で組み立てることができ
る。従って、設備投資を削減でき、製品が安価になる。
【0030】上記実施の形態ではモールド成形し、その
一面の中央部にダイパッドエリア用凹所1を設けた不透
明な樹脂製パッケージ筐体2、16を用いたプラスチッ
ク半導体パッケージ15、18の製作について説明した
が、同様の形状を有する透明な樹脂製パッケージ筐体を
用いて受発光部を有するプラスチック半導体パッケージ
を製作することもできる。その際、半導体素子として例
えばCCDICチップを用い、そのチップ搭載にフリッ
プチップ接続の一種であるスタッドバンプ接続を採用す
ると、図9に示すようなプラスチック半導体パッケージ
19が得られる。このプラスチック半導体パッケージ1
9を構成する透明な樹脂製パッケージ筐体20も同様に
モールド成形し、その一面の中央部にダイパッドエリア
用凹所1を設けたものであり、やはりその凹所1付近の
表面所定箇所に立体的にメッキ配線3をそれぞれ施す。
なお、この図では各メッキ配線3に対する半田ボールの
搭載例を示した。
【0031】しかし、スタッドバンプ接続のため、半導
体素子たるCCDICチップ10にはそのチップ上にス
タッドバンプを形成し、樹脂製パッケージ筐体20には
そのメッキ配線3の内部接続部にAg−Pdバンプを形
成してそのバンプ上に封止用樹脂を塗布する。すると、
樹脂製パッケージ筐体20の各Ag−PdバンプにIC
チップ10の対応するスタッドバンプをそれぞれ接続す
ることにより、その凹所1内のダイパッドエリアにCC
DICチップ10を搭載し、それ等の各接続箇所21を
それぞれ樹脂封止できる。そして、キュアやテスト等を
行なって使用する。尤も、更にCCDICチップ10等
を樹脂封止してもよい。なお、22はCCDICチップ
10のセンサー部であり、23は各メッキ配線3の外部
接続部に設けたハンダボールである。
【0032】又、上記実施の形態ではダイパッドエリア
用凹所1を形成する一面をその凹所1の箇所以外全面平
らにし、或いは更にランナー溝17を設けた樹脂製パッ
ケージ筐体2、16について説明したが、更にその面に
種々の凹凸例えば図10に示すようにダイパッドエリア
用凹所1の周囲に方形リング状に突条24を設けて、そ
の上に各メッキ配線3の外部接続部14をそれぞれ施し
た樹脂製パッケージ筐体25を用いることもできる。
【0033】又、上記実施の形態ではモールド成形し、
その一面の中央部にダイパッドエリア用凹所1を設けた
透明な樹脂製パッケージ筐体20を用いたプラスチック
半導体パッケージ19の製作について説明したが、その
変形例として図11に示すプラスチック半導体パッケー
ジ26のようにその樹脂製パッケージ筐体27の中央部
に方形状の貫通孔28を設けても良い。なお、その貫通
孔28にはガラスの蓋をすることができる。又、図12
に示すプラスチック半導体パッケージ29のようにその
半導体素子10の外側面に放熱板30を接合し、その半
導体素子10の側面付近を樹脂封止して、放熱板30の
外側面を露出させても良い。
【0034】又、図13に示すソケット挿入型プラスチ
ック半導体パッケージ31のようにその樹脂製パッケー
ジ筐体32の側面まで各メッキ配線3を延ばしてもよ
い。なお、半導体素子10はその側面と外側面付近を樹
脂封止する。又、図14に示すプラスチック半導体パッ
ケージ33のようにメッキ配線3を更に延ばして、樹脂
製パッケージ筐体34の裏側面まで達するようにしても
よい。但し、このプラスチック半導体パッケージ33は
ダイパッドエリアに凹所を設けない樹脂製パッケージ筐
体34を採用したものへの適用例として示した。因み
に、樹脂製パッケージ筐体34の両側面はいずれも中央
を尖らせ、断面が三角形となるように成形してもよい。
【0035】
【発明の効果】以上説明した本発明によれば、請求項1
記載の発明ではモールド成形し、その一面の中央部にダ
イパッドエリア用凹所を設けた樹脂製パッケージ筐体の
その凹所付近の表面所定箇所に立体的にメッキ配線をそ
れぞれ施すことにより、リードフレームやサブストレー
ト基板を使用する必要がなくなる。それ故、リードフレ
ームやサブストレート基板の多量の廃棄物が発生せず、
不要廃棄物を削減できる。
【0036】そして、その樹脂製パッケージ筐体の一面
中央部に設けた凹所内のダイパッドエリアに半導体素子
を搭載し、その半導体素子の各電極と対応するメッキ配
線の内部接続部とをそれぞれ接続し、その各接続箇所付
近を少なくとも樹脂封止し、その各メッキ配線の外部接
続部をそれぞれ露出しておくと、各メッキ配線との樹脂
境界面にクラックが発生せず、クラックの発生に起因す
る吸湿性の悪化等の問題がなくなり、信頼性が向上す
る。又、小型、軽量化が可能に成る。従って、製品が安
価になる。
【0037】又、請求項2記載の発明では一面の中央部
にダイパッドエリア用凹所を設けた樹脂製パッケージ筐
体の単体をモールド成形した後、その単一の樹脂製パッ
ケージ筐体に対し、そのダイパッドエリア用凹所付近の
表面所定箇所にメッキをそれぞれ施して立体的に配線を
形成する等の所定の各工程を順次踏むことによって、プ
ラスチック半導体パッケージを簡単に製造することがで
きる。その際、リードフレームやサブストレート基板を
使用しないので、それ自体の設計製作時間と費用が不要
になり、更にリードフレーム等の金型、装置設計製作
費、トリム・フォーム金型、装置設計製作費等の大部分
が不要となって設計製作時間も短縮できる。それ故、設
備投資を削減でき、製品が安価になる。
【0038】又、請求項3記載の発明では一面の中央部
にダイパッドエリア用凹所を設けた樹脂製パッケージ筐
体を多数、その凹所形面を全て同一方向に向け一列或い
はマトリックス状に配列して一体にモールド成形した
後、その連続した多数の樹脂製パッケージ筐体に対し、
その各ダイパッドエリア用凹所付近の表面所定箇所に立
体的にメッキ配線をそれぞれ形成する等の所定の各工程
を順次踏んだ後、一体のモールド成形品を各単体に分離
するため、プラスチック半導体パッケージの生産性が向
上する。
【0039】又、請求項4記載の発明ではダイパッドエ
リア用凹所形成面にその凹所形成面を端から横切ってダ
イパッドエリア用凹所に達するランナー溝を設けるた
め、ポッティングモールド法よりも利点の多いトランス
ファーモールド法によって樹脂封止を行なうことができ
る。そして、樹脂封止用のモールド金型を汎用化或いは
簡略化してモールド金型、装置の設計製作費の大部分を
不要にし、設計製作時間を短縮できる。
【0040】又、請求項5、6、7記載の各発明では部
品メーカーが各発明によるプラスチック半導体パッケー
ジ用成形品をそれぞれ製作すると、組立メーカーが必要
な成形品を購入して既存の組立装置にて新規なプラスチ
ック半導体パッケージを製造できる。それ故、組立メー
カーでは従来必要とした新たなモールド金型、装置、ト
リム・フォーム金型、装置等の設計製作費が大部分不要
となり、設計製作時間を短縮できて、組み立ても短時間
で行なえる。それ故、部品メーカーの設備投資を削減で
き、製品が安価になる。
【図面の簡単な説明】
【図1】本発明を適用しポッティングモールド樹脂封止
法を採用した単一プラスチック半導体パッケージの各製
造工程によって製作した製品の斜視図である。
【図2】同プラスチック半導体パッケージの各製造工程
を示すフローチャートである。
【図3】同プラスチック半導体パッケージの樹脂製パッ
ケージ筐体に対する3Dマスク法によるメッキ配線形成
前半の各工程を示す要部の断面図である。
【図4】同メッキ配線形成後半の各工程を示す要部の断
面図である。
【図5】本発明を適用しトランスファーモールド樹脂封
止法を採用した単一プラスチック半導体パッケージの各
製造工程によって製作した製品の斜視図である。
【図6】本発明のポッティングモールド法による樹脂封
止用の樹脂製パッケージ筐体を一列に配列して一体成形
し、その各ダイパッドエリア用凹所付近の表面にメッキ
配線を施した状態を示す斜視図である。
【図7】同樹脂製パッケージ筐体をマトリックス状に配
列して一体成形し、その各ダイパッドエリア用凹所付近
の表面にメッキ配線を施した状態を示す斜視図である。
【図8】本発明のトランスファーモールド法による樹脂
封止用の樹脂製パッケージ筐体をマトリックス状に配列
して一体成形し、後工程を経てその各ランナー溝とダイ
パッドエリア用凹所を樹脂で埋めて封止した状態を示す
斜視図である。
【図9】本発明を適用し半導体素子にCCDICチップ
を採用したプラスチック半導体パッケージの要部断面図
である。
【図10】本発明によるプラスチック半導体パッケージ
用樹脂製パッケージ筐体の変形例をそのパッケージ筐体
にメッキ配線を施した状態で示す斜視図である。
【図11】本発明を適用し半導体素子にCCDICチッ
プを採用したプラスチック半導体パッケージの樹脂製パ
ッケージ筐体の中央部に貫通孔を設けた変形例を示す要
部断面図である。
【図12】本発明を適用し半導体素子にCCDICチッ
プを採用したプラスチック半導体パッケージの半導体素
子に放熱板を接合した変形例を示す要部断面図である。
【図13】本発明を適用し半導体素子にCCDICチッ
プを採用したプラスチック半導体パッケージの樹脂製パ
ッケージ筐体の側面までメッキ配線を施した変形例を示
す要部断面図である。
【図14】本発明を適用し半導体素子にCCDICチッ
プを採用したプラスチック半導体パッケージとの比較例
として、樹脂製パッケージ筐体の裏側面までメッキ配線
を施した例を示す要部断面図である。
【図15】従来のリードフレームを用いた半導体パッケ
ージの各製造工程を示すフローチャートである。
【図16】従来のサブストレート基板を用いた半導体パ
ッケージの前半の各製造工程を示すフローチャートであ
る。
【図17】同半導体パッケージの後半の各製造工程を示
すフローチャートである。
【符号の説明】
1…ダイパッドエリア用凹所 2、16、20、25、
27、32、34…樹脂製パッケージ筐体 3…メッキ
配線 10…半導体素子 11…ワイヤー 12…ディ
スペンサー 13…樹脂 14…メッキ配線3の外部接
続部 15、18、19、26、29、31、33…プ
ラスチック半導体パッケージ 17…ランナー溝 21
…樹脂封止した接続箇所 28…貫通孔 30…放熱板

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 モールド成形し、その一面の中央部にダ
    イパッドエリア用凹所を設けた樹脂製パッケージ筐体の
    その凹所付近の表面所定箇所に立体的にメッキ配線をそ
    れぞれ施し、そのダイパッドエリアに半導体素子を搭載
    し、その半導体素子の各電極と対応するメッキ配線の内
    部接続部とをそれぞれ接続し、その各接続箇所付近を少
    なくとも樹脂封止して、その各メッキ配線の外部接続部
    をそれぞれ露出することを特徴とするプラスチック半導
    体パッケージ。
  2. 【請求項2】 一面の中央部にダイパッドエリア用凹所
    を設けた樹脂製パッケージ筐体の単体をモールド成形
    し、その樹脂製パッケージ筐体のダイパッドエリア用凹
    所付近の表面所定箇所にメッキを施して立体的に配線を
    それぞれ形成し、そのダイパッドエリアに半導体素子を
    搭載し、その半導体素子の各電極と対応するメッキ配線
    の内部接続部とをそれぞれ接続し、その各接続箇所付近
    を少なくとも樹脂封止して、その各メッキ配線の外部接
    続部をそれぞれ露出することを特徴とするプラスチック
    半導体パッケージの製造方法。
  3. 【請求項3】 一面の中央部にダイパッドエリア用凹所
    を設けた樹脂製パッケージ筐体を多数、その凹所形成面
    を全て同一方向に向け一列或いはマトリックス状に配列
    して一体にモールド成形し、その各樹脂製パッケージ筐
    体のダイパッドエリア用凹所付近の表面所定箇所にメッ
    キを施して立体的に配線をそれぞれ形成し、その各ダイ
    パッドエリアに半導体素子をそれぞれ搭載し、その各半
    導体素子の各電極と対応するメッキ配線の内部接続部と
    をそれぞれ接続し、その各接続箇所付近を少なくとも樹
    脂封止して、その各メッキ配線の外部接続部をそれぞれ
    露出し、一体のモールド成形品から各単体に分離するこ
    とを特徴とするプラスチック半導体パッケージの製造方
    法。
  4. 【請求項4】 ダイパッドエリア用凹所形成面にその凹
    所形成面を端から横切ってダイパッドエリア用凹所に達
    するランナー溝を設けることを特徴とする請求項2又は
    3記載のプラスチック半導体パッケージの製造方法。
  5. 【請求項5】 モールド成形し、その一面の中央部にダ
    イパッドエリア用凹所を設けた樹脂製パッケージ筐体の
    その凹所付近の表面所定箇所に立体的にメッキ配線をそ
    れぞれ施すことを特徴とするプラスチック半導体パッケ
    ージ用成形品。
  6. 【請求項6】 一列或いはマトリックス状に配列して一
    体にモールド成形し、その同一方向に向く多数面の各中
    央部にダイパッドエリア用凹所をそれぞれ設けた多数の
    樹脂製パッケージ筐体のその各凹所付近の表面所定箇所
    に立体的にメッキ配線をそれぞれ施すことを特徴とする
    プラスチック半導体パッケージ用成形品。
  7. 【請求項7】 ダイパッドエリア用凹所形成面にその凹
    所形成面を端から横切ってダイパッドエリア用凹所に達
    するランナー溝を設けることを特徴とする請求項5又は
    6記載のプラスチック半導体パッケージ用成形品。
JP33832998A 1998-11-30 1998-11-30 プラスチック半導体パッケージ並びにその製造方法及びプラスチック半導体パッケージ用成形品 Pending JP2000164759A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33832998A JP2000164759A (ja) 1998-11-30 1998-11-30 プラスチック半導体パッケージ並びにその製造方法及びプラスチック半導体パッケージ用成形品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33832998A JP2000164759A (ja) 1998-11-30 1998-11-30 プラスチック半導体パッケージ並びにその製造方法及びプラスチック半導体パッケージ用成形品

Publications (1)

Publication Number Publication Date
JP2000164759A true JP2000164759A (ja) 2000-06-16

Family

ID=18317131

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33832998A Pending JP2000164759A (ja) 1998-11-30 1998-11-30 プラスチック半導体パッケージ並びにその製造方法及びプラスチック半導体パッケージ用成形品

Country Status (1)

Country Link
JP (1) JP2000164759A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002033410A (ja) * 2000-05-11 2002-01-31 Mitsutoyo Corp 機能デバイスユニット及びその製造方法
JP2006294983A (ja) * 2005-04-13 2006-10-26 Ricoh Co Ltd 三次元成形回路部品及びその製造方法
DE10122705B4 (de) * 2000-05-11 2012-07-26 Mitutoyo Corp. Einrichtung mit funktionalem Bauelement und Verfahren zu seiner Herstellung
JP2018010994A (ja) * 2016-07-14 2018-01-18 ローム株式会社 電子部品およびその製造方法
JP2018046174A (ja) * 2016-09-15 2018-03-22 ローム株式会社 半導体装置およびその製造方法
DE112019006485T5 (de) 2018-12-28 2021-11-04 Nagase & Co., Ltd. Halbleitervorrichtung und Verfahren zu deren Herstellung

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002033410A (ja) * 2000-05-11 2002-01-31 Mitsutoyo Corp 機能デバイスユニット及びその製造方法
JP4555504B2 (ja) * 2000-05-11 2010-10-06 株式会社ミツトヨ 機能デバイスユニット及びその製造方法
DE10122705B4 (de) * 2000-05-11 2012-07-26 Mitutoyo Corp. Einrichtung mit funktionalem Bauelement und Verfahren zu seiner Herstellung
JP2006294983A (ja) * 2005-04-13 2006-10-26 Ricoh Co Ltd 三次元成形回路部品及びその製造方法
JP4590294B2 (ja) * 2005-04-13 2010-12-01 株式会社リコー 三次元成形回路部品の製造方法
JP2018010994A (ja) * 2016-07-14 2018-01-18 ローム株式会社 電子部品およびその製造方法
JP2018046174A (ja) * 2016-09-15 2018-03-22 ローム株式会社 半導体装置およびその製造方法
DE112019006485T5 (de) 2018-12-28 2021-11-04 Nagase & Co., Ltd. Halbleitervorrichtung und Verfahren zu deren Herstellung

Similar Documents

Publication Publication Date Title
US10998288B2 (en) Method of manufacturing a semiconductor device
KR0185512B1 (ko) 칼럼리드구조를갖는패키지및그의제조방법
US7893547B2 (en) Semiconductor package with a support structure and fabrication method thereof
US7476962B2 (en) Stack semiconductor package formed by multiple molding and method of manufacturing the same
US7091581B1 (en) Integrated circuit package and process for fabricating the same
JP4705784B2 (ja) イメージセンサデバイスの製造方法
US6762118B2 (en) Package having array of metal pegs linked by printed circuit lines
US8685794B2 (en) Lead frame land grid array with routing connector trace under unit
KR20060042872A (ko) 반도체장치의 실장 방법
JPH10284525A (ja) 半導体装置の製造方法
US20070077732A1 (en) Semiconductor device and a manufacturing method of the same
JPH07307405A (ja) ソルダボールを用いた半導体パッケージおよびその製造方法
US20060214308A1 (en) Flip-chip semiconductor package and method for fabricating the same
JP2000164759A (ja) プラスチック半導体パッケージ並びにその製造方法及びプラスチック半導体パッケージ用成形品
US7572674B2 (en) Method for manufacturing semiconductor device
US7022551B2 (en) Quad flat flip chip packaging process and leadframe therefor
US20030214019A1 (en) Packaging system for semiconductor devices
KR100520443B1 (ko) 칩스케일패키지및그제조방법
JP4033969B2 (ja) 半導体パッケージ、その製造方法及びウェハキャリア
JP2007095964A (ja) 半導体装置の製造方法
KR20010004610A (ko) 트랜스퍼 몰드형 칩 사이즈 패키지 및 그의 제조 방법
KR100209763B1 (ko) 반도체 패키지의 제조방법
KR100475341B1 (ko) 와이어본딩을이용한칩스케일패키지제조방법및그구조
JPH1092967A (ja) 底面突起状端子配列型集積回路装置及びその製造方法
KR19990000382A (ko) 리드프레임과 이를 이용한 칩스케일패키지 및 그 제조방법