KR100387451B1 - 반도체 장치 및 그 제조방법 - Google Patents

반도체 장치 및 그 제조방법 Download PDF

Info

Publication number
KR100387451B1
KR100387451B1 KR10-2000-0059647A KR20000059647A KR100387451B1 KR 100387451 B1 KR100387451 B1 KR 100387451B1 KR 20000059647 A KR20000059647 A KR 20000059647A KR 100387451 B1 KR100387451 B1 KR 100387451B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
lead frame
electrode
semiconductor device
semiconductor
Prior art date
Application number
KR10-2000-0059647A
Other languages
English (en)
Other versions
KR20010067312A (ko
Inventor
하타우치카즈시
미타라이타다시
Original Assignee
미쓰비시 덴끼 엔지니어링 가부시키가이샤
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시 덴끼 엔지니어링 가부시키가이샤, 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시 덴끼 엔지니어링 가부시키가이샤
Publication of KR20010067312A publication Critical patent/KR20010067312A/ko
Application granted granted Critical
Publication of KR100387451B1 publication Critical patent/KR100387451B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92147—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 반도체 칩의 사이즈나 반도체 칩내의 전극배치를 고려할 필요가 없는 적층 멀티칩형 반도체 장치를 얻음과 동시에, 이 반도체 장치에 적합한 제조방법을 제공하고자 한다. 이러한 본 발명은, 리드 프레임의 다이패드부(2)에, 제 1 반도체 칩(1a)의 표면(접합전극을 갖는 면)측을 접착제(4)에 의해 접합하고, 제 1 반도체 칩(1a)의 이면 상에 제 2 반도체 칩(1b)의 이면을 접착제(5)에 의해 접합함과 동시에, 제 1 반도체 칩(1a)의 표면전극과 리드 프레임의 내부 리드부(3)를 본딩 와이어(6a)에 의해 전기적으로 접합하고, 제 2 반도체 칩(1b)의 표면전극과 리드 프레임의 내부 리드부(3)를 본딩 와이어에 의해 전기적으로 접합한 것이다.

Description

반도체 장치 및 그 제조방법{SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 복수의 반도체 칩을 하나의 패키지에 수납하는 멀티칩형 반도체 장치의 구조, 및 그 제조방법에 관한 것이다.
도 11은 예를 들면 일본국 특개평 1-235363호 공보에 제시된 종래의 적층 멀티칩형의 반도체 장치를 나타낸 단면도로, 도면에서, 101a는 상측 반도체 칩, 101b는 하측 반도체 칩, 102는 탭(tab), 103은 Ag 페이스트(paste) 등의 펠릿(pellet) 고정용 접착제, 104는 펠릿 고정용 비도전성 접착제, 105a 및 105b는 본딩 와이어, 106은 리드(lead) 프레임, 107은 수지(resin) 등의 몰드 봉지용 수지이다.
도 12는, 예를 들면 특개평 4-25166호 공보에 제시된 종래의 적층 멀티칩형 반도체 장치를 나타낸 사시도이다. 이 도면에서, 111a 및 111b는, 제 1 및 제 2의 반도체 칩, 112는 접속 전극, 113은 리드이다.
다음으로, 상기 반도체 장치의 구조에 관하여 상세히 설명한다.
도 11에 있어서, 하측 반도체 칩(101b)이 탭(102) 상에, Ag 페이스트 등의 펠릿 고정용 접착제(103)에 의해 펠릿 고정되어 있다. 그리고, 하측 반도체 칩(101b) 상에, 상측 반도체 칩(101a)이 펠릿 고정용 비도전성 접착제(104)에 의해 펠릿 고정되어 있다. 또한, 상측 및 하측 반도체 칩(101a, 101b)은, 각각 본딩 와이어(105a, 105b)에 의해 리드 프레임(106)에 접속되고, 이들 전체가 수지 등의 몰드 봉지용 수지(107)에 의해 봉지된다.
도 12에 있어서, 반도체 칩 111a 및 111b는, 각각 대향한 2개의 측에 접속전극(112)을 갖고 있고, 이 반도체 칩 111a 및 111b를 서로 직교하도록(즉, 반도체 칩 111a 및 111b의 접속전극(112)은 서로 동일 측에는 존재하지 않음) 배치된다. 그리고, 이 반도체 칩 111a 및 111b는, 서로 접착제 등에 의해 겹쳐서 고정된다. 그리고, 접속전극(112)에 리드(113)를 접속하여 전기적으로 접속한다.
종래의 적층 멀티칩형 반도체 장치는, 이상과 같이 구성되어 있기 때문에, 도 11에서는, 상측 반도체 칩은 하측 반도체 칩보다 충분히 작지 않으면 안되고, 같은 사이즈 레벨의 반도체 칩을 조합하는 것은 불가능하다. 또한, 도 12에서는,제 1 및 제 2 반도체 칩의 접속전극은, 각각 2개의 측에만 존재하고, 또 서로 동일 측에는 존재하지 않도록 배치하는 제약이 있었다. 또한, 상하 또는 제 1 및 제 2의 반도체 칩의 조합을 충분히 고려할 필요가 있었다.
본 발명은, 상기와 같은 문제점을 해소하기 위해 주어진 것으로, 적층하는 반도체 칩의 사이즈나 반도체 칩 내의 전극배치를 고려할 필요가 없는 적층 멀티칩형 반도체 장치를 얻는 것을 목적으로 하고 있고, 또한 이 장치에 적합한 제조방법을 제공하는 것을 목적으로 한다.
도 1은 본 발명의 실시예 1에 의한 반도체 장치를 나타낸 단면도,
도 2는 본 발명의 실시예 1에 의한 반도체 장치의 제조방법을 나타낸 흐름도,
도 3은 본 발명의 실시예 1에 의한 반도체 장치의 제조단계를 나타낸 종단면도,
도 4는 본 발명의 실시예 1에 의한 반도체 장치의 제조단계를 나타낸 종단면도,
도 5는 본 발명의 실시예 2에 의한 반도체 장치의 제조방법을 나타낸 흐름도,
도 6은 본 발명의 실시예 2에 의한 반도체 장치의 제조단계를 나타낸 종단면도,
도 7은 본 발명의 실시예 2에 의한 반도체 장치의 제조방법을 나타낸 흐름도,
도 8은 본 발명의 실시예 3에 의한 반도체 장치를 나타낸 단면도,
도 9는 본 발명의 실시예 4에 의한 반도체 장치를 나타낸 단면도,
도 10은 본 발명의 실시예 5에 의한 반도체 장치를 나타낸 단면도,
도 11은 종래의 반도체 장치를 나타낸 단면도,
도 12는 종래의 반도체 장치를 나타낸 단면도.
*도면의 주요 부분에 대한 부호의 설명*
1a, 1c, 1d : 제 1 반도체 칩 1b, 1e, 1f : 제 2 반도체 칩
2 : 리드 프레임의 다이패드부 3 : 리드 프레임의 내부 리드부
4 : 접착제 5 : 접착제
6a, 6b : 본딩 와이어 7 : 봉지제(몰드 수지)
본 발명의 제 1 국면에 따른 반도체 장치는, 리드 프레임의 다이패드(die-pad)부에 그 표면(접합 전극을 갖는 면)의 일부가 접합된 제 1 반도체 칩과, 제 1 반도체 칩의 이면에 그 이면이 접합된 제 2 반도체 칩을 구비하고, 제 1 반도체 칩 표면의 전극과 리드 프레임의 내부 리드부가 와이어에 의해 전기적으로 접합되고, 제 2 반도체 칩 표면의 전극과 리드 프레임의 내부 리드부가 와이어에 의해 전기적으로 접합된 것을 특징으로 한다.
본 발명의 제 2 국면에 따른 반도체 장치는, 상기 리드 프레임의 다이패드부가 분할되거나 빈 구멍을 갖는 것으로, 이 분할부 또는 빈 구멍의 내부를 통해서 제 1 반도체 칩 표면의 전극으로부터 리드 프레임의 내부 리드부에 와이어가 전기적으로 접합되어 있는 것을 특징으로 한다.
본 발명의 제 3 국면에 따른 반도체 장치는, 상기 리드 프레임의 다이패드부에, 복수개의 제 1 반도체 칩이 접합된 것을 특징으로 한다.
본 발명의 제 4 국면에 따른 반도체 장치는, 제 1 반도체 칩에, 복수개의 제 2 반도체 칩이 접합된 것을 특징으로 한다.
본 발명의 제 5 국면에 따른 반도체 장치의 제조방법은, 리드 프레임의 다이패드부에 제 1 반도체 칩의 표면(접합전극을 갖는 면)측을 접합하는 제 1 다이 본딩 공정과, 제 1 반도체 칩 표면의 전극과 리드 프레임의 내부 리드부를 와이어에 의해 전기적으로 접속하는 제 1 와이어 본딩 공정과, 제 1 반도체 칩과 제 2 반도체 칩의 이면끼리를 접합하는 제 2 다0이 본딩 공정과, 제 2 반도체 칩 표면의 전극과 리드 프레임의 내부 리드부를 와이어에 의해 전기적으로 접속하는 제 2 와이어 본딩 공정으로 이루어진다.
본 발명의 제 6 국면에 따른 반도체 장치의 제조방법은, 리드 프레임의 다이패드부에 제 1 반도체 칩의 표면(접합전극을 갖는 면)측을 접합하는 제 1 다이 본딩 공정과, 제 1 반도체 칩과 제 2 반도체 칩의 이면끼리를 접합하는 제 2 다이 본딩 공정과, 제 1 반도체 칩 표면의 전극과 리드 프레임의 내부 리드부를 와이어에 의해 전기적으로 접속하는 제 1 와이어 본딩 공정과, 제 2 반도체 칩 표면의 전극과 리드 프레임의 내부 리드부를 와이어에 의해 전기적으로 접속하는 제 2 와이어 본딩 공정으로 이루어진다.
또한, 본 발명의 제 7 국면에 따른 반도체 장치의 제조방법은, 리드 프레임의 다이패드부에 제 1 반도체 칩의 표면(접합전극을 갖는 면)측을 접합하는 제 1 다이 본딩 공정과, 제 1 반도체 칩과 제 2 반도체 칩의 이면끼리를 접합하는 제 2다이 본딩 공정과, 제 2 반도체 칩 표면의 전극과 리드 프레임의 내부 리드부를 와이어에 의해 전기적으로 접속하는 제 2 와이어 본딩 공정과, 제 1 반도체 칩 표면의 전극과 리드 프레임의 내부 리드부를 와이어에 의해 전기적으로 접속하는 제 1 와이어 본딩 공정으로 이루어진다.
(실시예 1).
도 1은, 본 발명의 실시예 1에 의한 반도체 장치를 나타낸 단면도로, 먼저 실시예 1의 반도체 장치 구조에 관하여 설명한다.
도 1에서, 1a 및 1b는 제 1 및 제 2 반도체 칩으로, 내부에는 반도체 집적회로가 형성되어 있다. 제 1 반도체 칩(1a)은, 리드 프레임의 다이패드부(2)에 접착제(4)를 통해서, 그 표면(접합전극을 갖는 면)을 아래로 향하여, 즉 접착제(4)측을 향하여 리드 프레임의 다이패드부(2)에 접합된다. 또한, 제 2 반도체 칩(1b)은, 그 이면(접합전극을 갖지 않는 면)이 제 1 반도체 칩(1a)의 이면에 접착제(5)를 통해서 접합된다.
제 1 반도체 칩(1a) 표면의 전극은, 본딩 와이어 6a를 통해서 리드 프레임의 내부 리드부(3)에 접속되어 있고, 제 2 반도체 칩(1b) 표면의 전극은, 본딩 와이어6b를 통해서 리드 프레임의 내부 리드부(3)에 접속된다. 그리고, 이들 전체는 봉지제(몰드 수지)(7)에 의해 봉지된다.
다음으로, 실시예 1에 의한 반도체 장치의 제조방법은, 도 2∼도 4에 의거하여 설명한다. 도 2는 실시예 1의 반도체 장치의 제조방법을 나타낸 흐름도이고, 도3a∼도 4b는 각각의 제조단계를 나타낸 종단면도이다.
(1) 제 1 다이 본딩 공정(도 2의 S101)
도 3a에 도시한 것과 같이, 리드 프레임의 다이패드부(2)에 접착제(4)를 도포 또는 접착한다. 이 접착제(4)는, 비도전정으로, 페이스트나 필름형 등의 것이다. 그리고, 이 접착제(4) 위에 제 1 반도체 칩(1a)을 표면(접합전극을 갖는 면)을 아래로 향하여, 즉 접착제(4)측을 향하여 리드 프레임의 다이패드부(2)와 접합한다. 이 접합방법으로서는, 반도체 칩의 표면전극과 기판전극을 대향시켜서 정렬하여 가압 및 가열에 의해 접합할 때에 사용되는, 소위 플립칩 접합기술이 적용된다.
이때, 상기 공정을 제 1 다이 본딩 공정이라 부르기로 한다. 또한, 이 제 1 다이 본딩 공정에서, 리드 프레임의 다이패드부(2) 및 접착제(4)의 면적은, 제 1 반도체 칩(1a) 표면의 전극에 오버랩핑하지 않도록 할 필요가 있고, 또한 제 1 반도체 칩(1a)과의 접합 강도를 확보하기 위해서 필요 이상으로 좁게 하지 않도록 한다.
(2) 제 1 와이어 본딩 공정(도 2의 S102)
다음으로, 도 3b에 도시한 것과 같이, 리드 프레임을 상하반전, 즉 리드 프레임의 다이패드부(2)에 접합한 제 1 반도체 칩(1a)의 표면을 위로 향하게 하여서, 반도체 칩(1a) 표면의 전극과 리드 프레임의 내부 리드부(3)를 본딩 와이어(6a)에 의해 전기적으로 접속한다. 이때, 본딩 와이어(6a)를 형성하기 위한 본딩 기구(tool) 끝부분(미도시)이, 제 1 반도체 칩(1a)상의 전극과 리드 프레임의 내부 리드부(3)를 본딩할 수 있도록, 리드 프레임의 내부 리드부(3)와 다이패드부(2)의사이를 소정 거리만큼 여는 것이 필요하다. 상기한 공정을 제 1 와이어 본딩 공정이라 부르기로 한다.
(3) 제 2 다이 본딩 공정(도 2의 S103)
다음으로, 도 3c에 도시한 것과 같이, 리드 프레임을 다시 상하반전, 즉 리드 프레임의 다이패드부(2)에 접합된 제 1 반도체 칩(1a)의 이면을 위로 향하게 한다. 그리고, 제 1 반도체 칩(1a)의 이면(접합전극을 갖지 않은 면)에 접착제(5)를 도포 또는 접착한다. 이 접착제(5)는, 도전성 또는 비도전성의 어느쪽이어도 되고, 페이스트나 필름형 등의 것이 있다.
그리고, 접착제(5)의 위로부터 제 2 반도체 칩(1b)을 표면(전극을 갖는 면)을 위로 향하게 하여, 제 2 반도체 칩(1b)의 이면과 제 1 반도체 칩(1a)의 이면을 접합한다. 이들을 제 2 다이 본딩 공정이라 부르기로 한다.
(4) 제 2 와이어 본딩 공정(도 2의 S104)
다음으로, 도 4a에 도시한 것과 같이, 제 2 반도체 칩(1b) 표면의 전극과 리드 프레임부(3)를 본딩 와이어(6b)에 의해 전기적으로 접속한다. 이들을 제 2 와이어 본딩 공정이라 부르기로 한다.
(5) 봉지 공정(도 2의 S105)
마지막으로, 도 4b에 도시한 것과 같이, 제 1 및 제 2 반도체 칩(1a, 1b), 리드 프레임의 다이패드부(2), 내부 리드부(3), 본딩 와이어(6a, 6b) 등을 봉지제(몰드 수지)(7)에 의해 봉지한다.
이상과 같이, 실시예 1에 따르면, 제 1 및 제 2 반도체 칩(1a, 1b)은, 서로그 크기나 전극의 위치를 제한하지 않고 자체적으로 조합하는 것이 가능해진다.
또한, 복수의 반도체 칩을 동일한 반도체 장치(패키지) 내에 편입하도록 구성되었기 때문에, 반도체 장치를 소형화할 수 있고, 또한, 실장면적을 작게 할 수 있다.
또한, 반도체 장치(패키지)를 크게 하지 않으면서, 복수의 반도체 칩을 하나의 반도체 장치에 봉지할 수 있고, 고집적화 및 고기능화를 도모할 수 있다.
(실시예 2)
실시예 2는, 실시예 1에 의한 반도체 장치의 일련의 제조공정에 있어서, 제 1 와이어 본딩 공정과 제 2 다이 본딩 공정을 바꾸도록 한 것이다.
다음으로, 실시예 2에 의한 반도체 장치의 제조방법은, 도 5 및 도 6에 의거하여 설명한다. 도 5는 실시예 2의 반도체 장치의 제조방법을 나타낸 흐름도이고, 도 6a∼도 6c는 제조단계를 나타낸 종단면도이다.
(1) 제 1 다이 본딩 공정(도 5의 S201)
먼저, 도 6a에 도시한 것과 같이, 리드 프레임의 다이패드부(2)에 접착제(4)를 도포 또는 접착하고, 이 접착제(4) 위에 제 1 반도체 칩(1a)을 표면(접합전극을 갖는 면)을 아래로 향하여, 즉 접착제(4)측을 향하여 리드 프레임의 다이패드부(2)와 접합한다. 이 제조공정은 실시예 1에서 설명한 것과 마찬가지다.
(2) 제 2 다이 본딩 공정(도 5의 S202)
다음으로, 도 6b에 도시한 것과 같이, 리드 프레임의 다이패드부(2)에 접합한 제 1 반도체 칩(1a)의 이면을 위로 향하게 한 채로, 제 1 반도체 칩(1a)의 이면(접합전극을 갖지 않은 면)에 접착제(5)를 도포 또는 접착한다. 이 접착제(5)는, 도전성 또는 비도전성의 어느쪽이어도 되고, 페이스트나 필름형 등의 것이 있다. 그리고, 접착제(5)의 위로부터 제 2 반도체 칩(1b)을 표면(전극을 갖는 면)을 위로 향하게 하고, 제 2 반도체 칩(1b)의 이면과 제 1 반도체 칩(1a)의 이면을 접합한다.
(3) 제 1 와이어 본딩 공정(도 5의 S203)
다음으로, 리드 프레임을 상하반전, 즉 리드 프레임의 다이패드부(2)에 접합한 제 1 반도체 칩(1a)의 표면을 위로 향하게 하여서, 반도체 칩(1a) 표면의 전극과 리드 프레임의 내부 리드부(3)를 본딩 와이어(6a)에 의해 전기적으로 접속한다.
(4) 제 2 와이어 본딩 공정(도 5의 S204)
다음으로, 도 6c에 도시한 것과 같이, 재차 리드 프레임을 상하반전, 즉 제 2 반도체 칩(1b)의 표면을 위로 향하게 하고, 제 2 반도체 칩(1b) 표면의 전극과 리드 프레임부(3)를 본딩 와이어(6b)에 의해 전기적으로 접속한다.
(5) 봉지 공정(도 5의 S205)
마지막으로, 제 1 및 제 2 반도체 칩(1a, 1b), 리드 프레임의 다이패드부(2), 내부 리드부(3), 본딩 와이어(6a, 6b) 등을 봉지제(몰드 수지)(7)에 의해 봉지한다.
이때, 상기 일련의 제조과정에서, 도 7에 도시한 것과 같이, 제 1 와이어 본딩 공정과 제 2 와이어 본딩 공정을 교체하는 경우도 가능하다.
즉, 도 7의 S303에 도시한 것과 같이, S302의 제 2 다이 본딩 공정의 다음 공정으로서, 제 2 반도체 칩(1b)의 표면을 위로 향하게 하여서, 제 2 반도체 칩(1b) 표면의 전극과 리드 프레임부(3)를 본딩 와이어(6b)에 의해 전기적으로 접속한다. 그 후, 도 7의 S304에 도시한 것과 같이, 리드 프레임을 상하반전, 즉 리드 프레임의 다이패드부(2)에 접합한 제 1 반도체 칩(1a)의 표면을 위로 향하게 하여서, 반도체 칩(1a) 표면의 전극과 리드 프레임의 내부 리드부(3)를 본딩 와이어(6a)에 의해 전기적으로 접속한다.
이상과 같이 실시예 2에 의하면, 본 발명의 반도체 장치를 제조하는 과정에서, 제 1 와이어 본딩 공정과 제 2 다이 본딩 공정을 교체함으로써, 반도체 장치 및 그 제조 설비에 적합한 최적의 방법을 선택할 수 있다.
(실시예 3).
실시예 3에 의한 반도체 장치는, 리드 프레임의 다이패드부가 분할되거나 빈 구멍을 갖는 것을 이용하고, 이 분할부 또는 빈 구멍의 내부를 통해서 제 1 반도체 칩의 전극으로부터 리드 프레임의 내부 리드부에 와이어가 전기적으로 접합되도록 한다.
도 8은 실시예 3에 의한 반도체 장치를 나타낸 단면도로서, 리드 프레임의 다이패드부(2)가 그 중앙 부근에서 분할되거나 빈 구멍을 갖고 있다. 그리고, 이 분할되거나 빈 구멍을 갖는 다이패드부(2)상에 접착제(4)를 도포 또는 접착하고, 이 접착제(4) 위에 제 1 반도체 칩(1a)을 표면(접합전극을 갖는 면)을 아래로 향하게 하여서, 리드 프레임의 다이패드부(2)와 접합한다. 그 이외의 구성은 실시예 1과 마찬가지다.
여기서, 제 1 반도체 칩(1a)의 표면에는, 그 중앙 부근에 접합 전극을 구비해두고, 이들의 전극과 리드 프레임의 내부 리드부는, 다이패드부(2)의 분할 또는 빈 구멍의 내부를 통해서, 본딩 와이어(6a)에 의해 전기적으로 접합된다.
이때, 상기 실시예에서는, 리드 프레임의 다이패드부(2)가 그 중앙 부근에서 분할되거나 빈 구멍이 있는 것을 도시하였지만, 반도체 칩(1a) 표면의 전극 위치에 따라서 리드 프레임의 다이패드부의 분할 또는 빈 구멍의 배치를 바꾸어도 된다.
이상과 같이 실시예 3에 의하면, 리드 프레임의 다이패드부가 분할되거나 빈 구멍을 갖는 것을 이용하고, 이 분할부 또는 빈 구멍의 내부를 통해서 제 1 반도체 칩의 본딩 와이어를 접속하도록 하였기 때문에, 반도체 칩(1a) 표면에 형성된 여러 가지 형의 전극위치에 적용할 수 있다.
(실시예 4)
실시예 4에 의한 반도체 장치는, 리드 프레임의 다이패드부에 복수개의 제 1 반도체 칩을 접합하도록 한다.
도 9는 실시예 4에 의한 반도체 장치를 나타낸 단면도이다. 이 도면에서, 리드 프레임의 다이패드부(2) 위에 접착제(4)를 도포 또는 접착하고, 이 접착제(4) 위에 복수개의 제 1 반도체 칩(1c, 1d)을 그 표면(접합전극을 갖는 면)을 아래로 향하게 하여서, 리드 프레임의 다이패드부(2)와 접합한다. 그 외의 구성은 실시예1과 마찬가지다.
이상과 같이 실시예 4에 의하면, 리드 프레임의 다이패드부에 복수개의 제 1 반도체 칩을 접합하였기 때문에, 보다 다수개의 반도체 칩을 탑재한 멀티칩 패키지를 실현할 수 있다.
(실시예 5).
실시예 5에 의한 반도체 장치는, 제 1 반도체 칩의 이면에, 복수개의 제 2 반도체 칩을 접합하도록 한다.
도 10은 실시예 5에 의한 반도체 장치를 나타낸 단면도이다. 이 도면에서, 리드 프레임의 다이패드부(2) 위에 접착제(4)를 도포 또는 접착하고, 제 1 반도체 칩(1a)의 표면(접합전극을 갖는 면)을 아래로 향하게 하여서, 리드 프레임의 다이패드부(2)와 접합한다. 그리고, 제 1 반도체 칩(1)의 이면에 복수개의 제 2 반도체 칩(1e, 1f)을 그 이면을 아래로 향하게 하여서 접합한다.
이상과 같이 실시예 5에 의하면, 제 1 반도체 칩의 이면에 복수개의 제 2 반도체 칩을 접합하였기 때문에, 보다 다수개의 반도체 칩을 탑재한 멀티칩 패키지를 실현할 수 있다.
이상과 같은 본 발명은, 상기 제 1 내지 제 4 국면에 의하면, 복수의 반도체 칩을 동일한 반도체 장치(패키지)내에 편입하도록 구성하였기 때문에, 반도체 장치를 소형화할 수 있고, 또한, 실장면적을 작게 할 수 있다.
또한, 반도체 장치(패키지)를 크게 하지 않고, 복수의 반도체 칩을 하나의 반도체 장치에 봉지할 수 있어, 고집적화 및 고기능화를 도모할 수 있다.
아울러, 복수의 반도체 칩의 조합이나 배치에 제약되지 않고서 멀티칩 패키지를 실현할 수 있다.
또한, 본 발명은 상기 제 2 국면에 의하면, 리드 프레임의 다이패드부가 분할되거나 빈 구멍을 갖는 것을 사용하고, 이 분할부 또는 빈 구멍의 내부를 통해서 제 1 반도체 칩의 본딩 와이어를 접속하도록 하였기 때문에, 반도체 칩(1a) 표면에 형성된 여러가지 형의 전극 위치에 적용할 수 있다.
또한, 본 발명은 상기 제 3 국면에 의하면, 리드 프레임의 다이패드부에 복수개의 제 1 반도체 칩을 접합하였기 때문에, 보다 다수개의 반도체 칩을 탑재한 멀티칩 패키지를 실현할 수 있다.
아울러, 본 발명은 상기 제 4 국면에 의하면, 제 1 반도체 칩의 이면에 복수개의 제 2 반도체 칩을 접합하였기 때문에, 보다 다수개의 반도체 칩을 탑재한 멀티칩 패키지를 실현할 수 있다.
그리고, 본 발명은 상기 제 5 내지 제 7 국면에 의하면, 제 1 내지 제 4 국면에 따른 반도체 장치를 제조하는 과정에서, 제 1 와이어 본딩 공정과 제 2 다이 본딩 공정을 교체하는 등, 반도체 장치 및 그 제조설비에 일치한 최적의 방법을 선택할 수 있다.

Claims (3)

  1. 리드 프레임의 다이패드부에 그 표면(접합전극을 갖는 면)측이 접합된 제 1 반도체 칩과, 제 1 반도체 칩의 이면에 그 이면이 접합된 제 2 반도체 칩을 구비하고,
    제 1 반도체 칩 표면의 전극과 리드 프레임의 내부 리드부가 와이어에 의해 전기적으로 접합되고, 제 2 반도체 칩 표면의 전극과 리드 프레임의 내부 리드부가 와이어에 의해 전기적으로 접합된 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서,
    상기 리드 프레임의 다이패드부가 분할되거나 빈 구멍을 갖는 것이고, 이 분할부 또는 빈 구멍의 내부를 통해서 제 1 반도체 칩의 전극으로부터 리드 프레임의 내부 리드부에 와이어가 전기적으로 접합되어 있는 것을 특징으로 하는 반도체 장치.
  3. 리드 프레임의 다이패드부에 제 1 반도체 칩의 표면(접합전극을 갖는 면)측을 접합하는 제 1 다이 본딩 공정과,
    리드 프레임을 상하반전하여 제 1 반도체 칩 표면의 전극과 리드 프레임의 내부 리드부를 와이어에 의해 전기적으로 접속하는 제 1 와이어 본딩 공정과,
    제 1 반도체 칩과 제 2 반도체 칩의 이면끼리를 접합하는 제 2 다이 본딩 공정과,
    제 2 반도체 칩 표면의 전극과 리드 프레임의 내부 리드부를 와이어에 의해 전기적으로 접속하는 제 2 와이어 본딩 공정으로 이루어진 것을 특징으로 하는 반도체 장치의 제조방법.
KR10-2000-0059647A 1999-10-14 2000-10-11 반도체 장치 및 그 제조방법 KR100387451B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP29191899A JP2001110981A (ja) 1999-10-14 1999-10-14 半導体装置及びその製造方法
JP11-291918 1999-10-14

Publications (2)

Publication Number Publication Date
KR20010067312A KR20010067312A (ko) 2001-07-12
KR100387451B1 true KR100387451B1 (ko) 2003-06-18

Family

ID=17775156

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0059647A KR100387451B1 (ko) 1999-10-14 2000-10-11 반도체 장치 및 그 제조방법

Country Status (3)

Country Link
US (1) US6441472B1 (ko)
JP (1) JP2001110981A (ko)
KR (1) KR100387451B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100778657B1 (ko) * 2001-10-06 2007-11-22 페어차일드코리아반도체 주식회사 다이오드 패키지
KR100818075B1 (ko) * 2001-12-24 2008-03-31 주식회사 하이닉스반도체 본딩 패드 재배치를 이용한 센터 패드형 칩 패키지
JP2003197827A (ja) * 2001-12-25 2003-07-11 Toshiba Corp 半導体装置およびその製造方法
JP3865055B2 (ja) * 2001-12-28 2007-01-10 セイコーエプソン株式会社 半導体装置の製造方法
KR100524974B1 (ko) 2003-07-01 2005-10-31 삼성전자주식회사 양면 스택 멀티 칩 패키징을 위한 인라인 집적회로 칩패키지 제조 장치 및 이를 이용한 집적회로 칩 패키지제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11219984A (ja) * 1997-11-06 1999-08-10 Sharp Corp 半導体装置パッケージおよびその製造方法ならびにそのための回路基板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60245291A (ja) 1984-05-21 1985-12-05 沖電気工業株式会社 半導体装置
JP2682198B2 (ja) 1990-05-21 1997-11-26 松下電器産業株式会社 半導体装置および半導体装置の製造方法
JP3359846B2 (ja) * 1997-07-18 2002-12-24 シャープ株式会社 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11219984A (ja) * 1997-11-06 1999-08-10 Sharp Corp 半導体装置パッケージおよびその製造方法ならびにそのための回路基板

Also Published As

Publication number Publication date
JP2001110981A (ja) 2001-04-20
KR20010067312A (ko) 2001-07-12
US6441472B1 (en) 2002-08-27

Similar Documents

Publication Publication Date Title
KR100966684B1 (ko) 반도체 장치와 그것을 이용한 반도체 모듈
KR970010678B1 (ko) 리드 프레임 및 이를 이용한 반도체 패키지
US7723839B2 (en) Semiconductor device, stacked semiconductor device, and manufacturing method for semiconductor device
JP3143893U (ja) マルチチップ封止パッケージ
US4618739A (en) Plastic chip carrier package
JP4580730B2 (ja) オフセット接合型マルチチップ半導体装置
JP2004200683A (ja) マルチチップパッケージ
JPH11354669A (ja) ボ―ルグリッドアレイ型半導体パッケ―ジ及びその製造方法
JP2004079760A (ja) 半導体装置及びその組立方法
JP3109847U (ja) 特性インピーダンスを低減できる樹脂パッケージ半導体装置
US6774479B2 (en) Electronic device having a semiconductor chip on a semiconductor chip connection plate and a method for producing the electronic device
KR100387451B1 (ko) 반도체 장치 및 그 제조방법
KR100253376B1 (ko) 칩 사이즈 반도체 패키지 및 그의 제조 방법
US20040000674A1 (en) Optically coupled semiconductor device and method for manufacturing the same
KR20010068513A (ko) 윈도우가 구비된 회로기판을 포함하는 적층 칩 패키지
JP3466354B2 (ja) 半導体装置
JP2522182B2 (ja) 半導体装置
KR100668811B1 (ko) 적층 패키지
KR970000973Y1 (ko) 반도체장치
KR100345163B1 (ko) 볼 그리드 어레이 패키지
KR200286322Y1 (ko) 반도체패키지
JPS62219531A (ja) 半導体集積回路装置
JPH02306657A (ja) 半導体装置
KR20030058843A (ko) 형상이 서로 다른 반도체 칩의 적층 패키지
KR20040038462A (ko) 멀티 칩 패키지 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080522

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee