KR100778657B1 - 다이오드 패키지 - Google Patents

다이오드 패키지 Download PDF

Info

Publication number
KR100778657B1
KR100778657B1 KR1020010061636A KR20010061636A KR100778657B1 KR 100778657 B1 KR100778657 B1 KR 100778657B1 KR 1020010061636 A KR1020010061636 A KR 1020010061636A KR 20010061636 A KR20010061636 A KR 20010061636A KR 100778657 B1 KR100778657 B1 KR 100778657B1
Authority
KR
South Korea
Prior art keywords
diode chip
anode
diode
die pad
anode lead
Prior art date
Application number
KR1020010061636A
Other languages
English (en)
Other versions
KR20030029290A (ko
Inventor
남시백
백승한
손준서
Original Assignee
페어차일드코리아반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 페어차일드코리아반도체 주식회사 filed Critical 페어차일드코리아반도체 주식회사
Priority to KR1020010061636A priority Critical patent/KR100778657B1/ko
Publication of KR20030029290A publication Critical patent/KR20030029290A/ko
Application granted granted Critical
Publication of KR100778657B1 publication Critical patent/KR100778657B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 칩 하면이 노출되고 칩의 측면 사방이 리드로 둘러싸인 다이오드 패키지에 관한것이다. 본 발명은 다이오드칩; 지지부에서 돌출되고 상기 다이오드칩 상면의 애노드와 접촉하는 다이 패드, 상기 다이 패드를 지지하는 지지부 및 상기 다이오드칩의 측면과 일정간격을 두고 둘러싸고 상기 지지부와 소정각도가 되도록 형성된 애노드 리드부를 갖는 리드프레임; 및 상기 리드프레임의 다이 패드와 상기 다이오드칩의 애노드를 접착시키는 접착제를 구비한다. 본 발명에 따르면, 애노드 및 캐소드의 전기적 흐름이 원할하고 열 특성 및 절연성을 증대시킬수가 있다. 또한, 다이오드 패키지의 크기를 줄일수가 있으며, 공정원가 절감 및 생산성을 향상시킬수가 있다.
다이오드 패키지, 절연성, 실장성, 솔더볼

Description

다이오드 패키지{Diode package}
도 1은 종래기술에 따른 플랫 리드형(flat lead type)의 다이오드 패키지를 설명하기 위하여 도시한 단면도이다.
도 2a 및 도 2b는 본 발명의 바람직한 실시예에 따른 다이오드 패키지를 설명하기 위하여 도시한 도면들이다.
도 3은 본 발명의 바람직한 실시예에 따른 다이오드 패키지의 일 변형예를 설명하기 위하여 도시한 단면도이다.
<도면의 주요부분의 부호에 대한 설명>
100: 다이오드칩, 102: 다이오드칩의 하면, 104: 다이오드칩의 상면,
106: 다이오드칩의 측면, 110: 패시베이션, 130: 애노드,
220: 지지부, 222,224: 함몰부, 226: 지지부의 바닥면,
230: 애노드 리드부, 400: 보드 실장부, 500: 코팅물질,
1000: 다이오드 패키지.
본 발명은 반도체 패키지에 관한 것으로, 자세하게는 칩 하면이 노출되고 칩 의 측면 사방이 리드로 둘러싸인 다이오드 패키지에 관한 것이다.
도 1은 종래기술에 따른 플랫 리드형(flat lead type)의 다이오드 패키지를 설명하기 위하여 도시한 단면도이다.
도 1을 참조하면, 다이오드칩(20) 상면의 애노드에는 본딩 와이어(25)가 전기적으로 연결되어 있으며, 상기 다이오드칩(20) 하면의 캐소드에는 캐소드 리드부(5)가 연결되어 있다. 애노드 리드부(10)은 본딩 와이어(25)에 의하여 다이오드의 애노드와 전기적으로 연결되어 있다. 몰딩재(15)는 상기 애노드 리드부(10) 및 상기 캐소드 리드부(5)의 일부분이 노출되도록 상기 애노드 리드부(10), 상기 캐소드 리드부(5), 상기 다이오드칩(20) 및 상기 본딩 와이어(25)를 몰딩시킨다.
다이오드칩(20) 애노드의 전기적 신호는 본딩 와이어(25) 및 애노드 리드부(10)를 통하여 보드(미도시)에 전달되고 캐소드의 전기적 신호는 캐소드 리드부(5)를 통하여 보드에 전달된다. 상기 다이오드칩(20)에서 보드까지 전기적 신호를 전달하려면 본딩와이어(25)와 애노드 리드부(10) 및 캐소드 리드부(5)를 거쳐야 하므로 전달거리가 길다. 따라서, 전기적 저항이 크게 되어 전기적 특성이 나쁜 문제점이 있다. 또한 다이오드칩(20)과 접촉하는 애노드 리드부(10)는 본딩 와이어(25)에 의해 연결되므로 전기적으로 접촉되는 면적이 좁아서 전기적 특성 뿐만 아니라 열특성도 좋지않다.
상기 플랫 리드형의 다이오드 패키지는 다이오드칩(20)과 연결되는 본딩 와이어(25), 애노드 리드부(10) 및 캐소드 리드부(5)로 인하여 패키지의 크기가 크고, 몰딩재(15)를 사용함으로써 패키지 제조비용이 많이 드는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 전기적 특성, 실장성 및 절연성이 우수하고, 소형인 다이오드 패키지를 제공하는데 있다.
상기의 기술적 과제를 해결하기 위한 본 발명의 일 태양에 따른 다이오드 패키지는 다이오드칩; 지지부에서 돌출되고 상기 다이오드칩 상면의 애노드와 접촉하는 다이 패드, 상기 다이 패드를 지지하는 지지부 및 상기 다이오드칩의 측면과 일정간격을 두고 둘러싸고 상기 지지부와 소정각도가 되도록 형성된 애노드 리드부를 갖는 리드프레임; 및 상기 리드프레임의 다이 패드와 상기 다이오드칩의 애노드를 접착시키는 접착제를 구비한다.
상기 소정각도는 직각인 것이 바람직하다.
또한, 상기 다이오드칩의 하면과 상기 애노드 리드부의 끝단은 동일 수평선상에 위치하는 것이 바람직하다.
상기 리드프레임은 상기 애노드 리드부의 끝단에 보드 실장부를 더 포함하는 것이 바람직하고, 상기 보드 실장부는 상기 애노드 리드부의 모서리 부분에 형성되어 있는 것이 바람직하다.
상기 애노드 리드부와 상기 다이오드칩 측면 사이의 공간에는 코팅물질이 추가적 매립되어 있는 것이 바람직하고, 상기 코팅물질은 실리콘계 또는 폴리이미드계 물질인 것이 바람직하다. 또한, 상기 코팅물질은 상기 다이오드칩의 상단 측면 내지 하단 측면의 범위까지 매립되는 것이 바람직하다.
상기 접착제는 솔더 접착제 또는 솔더볼인 것이 바람직하다.
상기 다이오드칩의 측면과 상기 애노드 리드부 사이의 간격은 상기 다이오드칩에 가해지는 전압에 따라 조정되는 것이 바람직하다.
상기의 기술적 과제를 해결하기 위한 본 발명의 다른 태양에 따른 다이오드 패키지는 상면에 솔더볼이 접착되는 애노드 및 패시베이션이 있는 다이오드칩; 상기 다이오드칩 상면 아래에 위치하도록 상기 지지부에서 돌출된 다이 패드, 상기 다이 패드를 지지하는 지지부, 상기 다이오드칩의 측면과 일정간격을 두고 둘러싸고 상기 지지부와 소정각도가 되도록 형성된 애노드 리드부 및 상기 애노드 리드부의 끝단에 형성된 보드 실장부를 갖는 리드프레임; 및 상기 다이오드칩 상면의 애노드와 상기 다이 패드를 접착시키는 솔더볼을 구비한다.
상기 소정각도는 직각인 것이 바람직하다.
또한, 상기 다이오드칩의 하면과 상기 애노드 리드부의 끝단은 동일 수평선상에 위치하는 것이 바람직하다.
상기 다이오드칩의 측면과 상기 애노드 리드부 사이의 간격은 상기 다이오드칩에 가해지는 전압에 따라 조정되는 것이 바람직하다.
상기 애노드 리드부와 상기 다이오드칩 측면 사이의 공간에는 코팅물질이 추가적으로 매립되어 있는 것이 바람직하다.
본 발명에 의하면, 애노드와 접촉되는 다이 패드의 면적이 넓고 지지부에서 돌출되게 형성하고, 다이오드칩 하면의 캐소드가 직접적으로 보드에 연결된다. 따라서, 전기적 흐름이 원할하고 열 특성 및 절연성을 증대시킬수가 있다. 또한, 리 드프레임의 크기를 다이오드칩의 크기와 비슷하게 할수 있으므로 다이오드 패키지의 크기를 줄일수가 있다. 코팅물질을 사용하여 절연성을 증대시킬수가 있고, 제조공정을 단순화 시킴으로써, 공정원가 절감 및 생산성 향상을 얻을수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써 본 발명을 상세히 설명하기로 한다. 그러나 본 실시예가 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다양한 형태로 구현될 것이며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면에서의 요소의 형상등은 보다 명확한 설명을 강조하기 위하여 과장되게 표현된 부분이 있을 수 있으며, 도면상에서 동일 부호로 표시된 요소는 동일 요소를 의미한다.
이하의 설명에서는 먼저 다이오드 패키지의 구조를 설명한 후에, 상기 다이오드 패키지의 제조방법을 설명하기로 한다. 도 2 내지 도 3의 다이오드 패키지 설명부분에서, 다이오드 패키지에 사용되는 리드프레임은 스템핑 타입의 공정을 통하여 제작된 것을 도면으로 도시하였다. 도면에 도시하지는 않았지만 에칭타입의 공정을 통하여 제작된 리드프레임도 사용가능하다.
도 2a는 본 발명의 바람직한 실시예에 따른 다이오드 패키지를 설명하기 위하여 도시한 단면도이고 도 2b는 도 2a의 사시도이다.
도 2a 및 도 2b를 참조하면, 상기 다이오드 패키지는 다이오드칩(100), 다이 패드(210), 지지부(220) 및 애노드 리드부(230)을 갖는 리드프레임, 및 접착제(300)을 구비한다. 상기 리드프레임은 상기 다이오드 패키지의 실장성을 좋게 하기 위하여 상기 애노드 리드부(230)의 끝단에 보드 실장부(400)을 더 구비하는 것이 바람직하다. 또한, 절연성을 증가시키기 위하여 상기 애노드 리드부(230)와 상기 다이오드칩 측면(106)사이의 공간에는 코팅물질(500)이 매립되어 있는 것이 바람직하다.
상기 다이오드칩(100)은 상면이 다이 패드(210)를 향하도록 배치되어 있다. 상기 다이오드칩 상면의 애노드는 다이 패드(210)와 접촉되는 부분으로써, 단순 패시베이션(110, single passivation) 또는 이중 패시베이션(미도시, double passivation)에 의하여 그 크기가 조정되어 질수 있다. 상기 애노드(130)의 재질은 Ni, Au 또는 Ag로 형성되어지는 것이 바람직하다.
상기 다이 패드(210)는 상기 다이오드칩 상면(104)의 애노드(130)와 접촉하는 면으로써, 지지부(220)에서 돌출되어 형성되어 있다. 상기 다이 패드(210)가 돌출됨으로써, 지지부(220)의 상단면과 상기 다이오드칩 측면(106)간에 충분한 간격을 유지하게 함으로써, 단락이 되지 않도록 절연시킬수가 있다. 또한, 상기 다이 패드(210)는 상기 다이오드칩 상면(104)의 애노드(130)와 동일한 크기로 형성되는 것이 바람직하다. 따라서, 상기 다이오드칩 상면(104)의 애노드(130)와 상기 다이 패드(210)가 접촉되는 면적이 충분히 넓으므로 도 1의 종래 기술과 비교하였을때 전기적 특성 및 열적 특성이 아주 우수하다.
상기 지지부(220)는 상기 다이 패드(210)를 지지하며, 상기 다이오드칩(100)과 평행하도록 배치되는 사각 평판인 것이 바람직하다. 상기 지지부(220)는 상기 애노드 리드부(230)가 상기 다이오드칩(100)의 측면(106)과 일정거리를 두고 상기 다이오드칩(100) 주위에 만들어 질수 있도록 하기 위하여 상기 다이오드칩(100) 보다 더 큰 넓이로 형성되는 것이 바람직하다. 또한, 상기 지지부(220)는 상기 다이오드칩(100)의 애노드(130)에서 나오는 전기적 신호를 애노드 리드부(230)에 전달시킨다.
상기 애노드 리드부(230)는 상기 지지부(220)와 소정각도(240)를 이루며 상기 다이오드칩(100)의 측면부(106)와 일정간격을 두고 둘러싸고 있다. 상기 소정각도(240)는 직각인 것이 바람직하다. 또한 상기 애노드 리드부(230)는 다이오드 패키지가 보드에 실장될때 캐소드로 기능하는 다이오드칩 하면(102) 및 애노드로 기능하는 애노드 리드부(230)의 끝단이 안정적으로 접촉되도록 하기 위하여 다이오드칩 하면(102)과 동일 수평선상에 위치하는 것이 바람직하다. 또한 상기 애노드 리드부(230)는 상기 다이오드칩의 측면(106)과 일정간격을 유지시킨다. 상기 애노드 리드부(230)와 상기 다이오드칩 측면(106)간의 간격(d)는 상기 다이오드칩(100)에 가해지는 전압에 따라 조정되는 것이 바람직하다. 예컨데, 고전압 다이오드칩(100)의 가로, 세로 및 두께가 각각 3mm,3mm 및 0.3mm인 경우, 간격(d)는 1.25mm 내지 1.75m의 범위인 것이 바람직하다.
상기 접착제(300)는 상기 리드프레임의 다이 패드(210)와 상기 다이오드칩의 애노드(130)를 접착시킨다. 상기 접착제(300)로는 솔더 접착제 또는 솔더 볼을 사용할수 있다. 솔더 접착제를 사용하면, 애노드(130)와 다이 패드(210)간의 접촉 면적을 증대시킬수 있는 장점이 있다. 솔더 볼을 사용할 경우에는 상기 다이오드칩이 다이 패드(210)에 기울어짐이 없이 일정한 두께로 접착되게 할수 있는 장점이 있다.
상기 보드 실장부(400)는 상기 애노드 리드부(230)의 끝단에 만들어져 있으며, 상기 다이오드 패키지가 보드에 안정적으로 실장되도록 하는 기능을 수행한다. 상기 보드 실장부(400)는 상기 애노드 리드부(230)의 모서리 부분에 형성되어 있으며, 상기 애노드 리드부(230)가 사각의 형태를 가지고 있으므로 4개의 보드 실장부로 구성되어 있는 것이 바람직하다. 상기 보드 실장부(400)는 스템핑 타입(stamping type) 또는 에칭 타입(etching)의 공정을 통하여 만들어질 수 있다. 상기 도 2a의 경우는 스템핑 타입의 공정을 진행함으로써 제조된 리드프레임을 사용한 경우다. 도면으로 표시하지는 않았지만, 에칭 타입의 공정을 진행할 경우에는 함몰부(222,224)가 생기지 않는다.
상기 코팅물질(500)은 애노드 리드부(230)와 상기 다이오드칩 측면 사이의 공간에 매립되는 것으로써, 실리콘계 또는 폴리이미드계의 물질을 사용하는 것이 바람직하다. 상기 코팅물질(500)이 있음으로 해서 다이오드칩 측면(106)과 상기 다이 패드(210)사이의 절연성을 증대시킬수가 있다. 따라서, 상기 코팅물질(500)은 상기 리드프레임의 지지부(220)의 바닥면(226)으로부터 상기 다이오드칩 상단(104) 측면 내지 하단(102) 측면까지 매립시키는 것이 바람직하다.
이어서 상기 다이오드 패키지(1000)의 제조방법을 설명하기로 한다. 상기 다이오드 패키지(1000)의 리드프레임은 스템핑 타입의 공정 또는 에칭 타입의 공정을 진행시킴으로써 제조될수 있다. 도 2a에 도시된 리드프레임은 스템핑 타입의 공정에 의하여 제조된 것으로써, 보드 실장부(400) 및 돌출된 다이 패드(210)가 형성된 결과 함몰부(222,224) 생긴다. 에칭 타입의 공정을 진행시킬 경우에는 상기 함몰부(222,224) 생기지 않는다.
상기 리드프레임을 제조한 후에는 상기 리드프레임의 다이 패드(210)위에 다이오드칩(100)을 부착시킨다. 상기 다이오드칩(100)의 애노드(130)가 상기 다이 패드(210)에 접촉이 되도록 솔더 접착제(300)를 사용하여 부착시킨다.
이어서, 상기 지지부(220)의 바닥면(226)에서 부터 상기 다이오드칩(100)의 측면(106)까지 코팅물질(500)을 매립시킨다. 상기 코팅물질(500)은 상기 다이오드칩(100) 상단 측면으로부터 하단 측면의 범위에서 매립시키는 것이 바람직하다.
계속하여, 코팅물질(500)의 조직을 치밀하게 하기 위하여 큐어(cure)공정을 진행시키고, 제품의 기능, 특성, 형태 및 제조일등을 표시하기 위하여 마킹(marking)공정을 진행시킨다.
상기 마킹공정이 끝난후에는 상기 다이오드 패키지(1000)를 단일화시키기 위하여 트리밍(trimming) 공정을 진행시킨다. 상기 트리밍공정이 끝난 다이오드 패키지(1000)는 테스트를 거친후 출고된다.
도 3은 본 발명의 바람직한 실시예에 따른 다이오드 패키지의 일 변형예를 설명하기 위하여 도시한 단면도이다. 상기 다이오드 패키지(2000)는 도 2a 및 도 2b에서 도시한 다이오드 패키지(1000)와 비교하여 차이나는 부분을 주로하여 설명한다. 미설명된 부재의 구조, 기능, 작용 및 효과는 상술한 도 2a 및 도 2b의다이오드 패키지(1000) 설명부분을 참조한다.
상기 다이오드 패키지(2000)는 상면에 솔더볼(350)이 접착되는 애노드(130) 및 패시베이션(110)이 있는 다이오드칩(100), 상기 다이오드칩 상면(104) 아래에 위치하도록 상기 지지부(220)에서 돌출된 다이 패드(210), 상기 다이 패드(210)를 지지하는 지지부(210), 상기 다이오드칩의 측면(106)과 일정간격을 두고 둘러싸고 상기 지지부(220)와 소정각도(240)가 되도록 형성된 애노드 리드부(230), 및 상기 애노드 리드부(230)의 끝단에 형성된 보드 실장부(400)를 갖는 리드프레임 및 상기 다이오드칩 상면의 애노드(130)와 상기 다이 패드(210)를 접착시키는 솔더볼(350)을 구비한다.
상기 애노드 리드부(230)와 상기 다이오드칩 측면(106) 사이의 공간에는 코팅물질(500)이 매립되어 있는 것이 바람직하다. 상기 코팅물질(500)은 높은 절연 내압을 요하는 제품의 경우에 필요한 것으로써, 실리콘계 또는 폴리이미드계 물질인 것이 바람직하다. 또한, 상기 코팅물질(500)은 상기 다이오드칩의 상단(104) 측면 내지 하단(102) 측면의 범위내에서 매립되는 것이 바람직하다.
도면에 도시된 상기 다이오드칩(100)의 애노드(130)는 단순 패시베이션 공정에 의하여 형성되어 있지만, 이중 패시베이션에 의하여 형성될수도 있다. 상기 솔더볼(350)은 다이오드칩(100) 및 다이 패드(210)를 접착시키는 역할을 하는 것으로써, 다이오드칩(100)에 리플로우(re-flow)공정을 진행시켜 형성시킨다. 솔더볼(350)을 사용하여 다이오드칩(100)을 다이 패드(210)에 부착할 경우에는 평판의 솔더 접착제 보다 접착되는 두께를 일정하게 할수 있으므로 다이오드 패키지(2000)의 평탄도가 우수한 장점이 있다.
상기 소정각도(240)는 직각인 것이 바람직하고, 상기 다이오드칩의 하면(102)과 상기 애노드 리드부(230)의 끝단은 동일 수평선상에 위치하는 것이 바람직하다. 또한, 상기 다이오드칩의 측면과 상기 애노드 리드부 사이의 간격(d)은 상기 다이오드칩(100)에 가해지는 전압에 따라 조정되는 것이 바람직하다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 많은 변형이 가능함은 명백하다.
상술한 바와 같이 본 발명에 따르면, 다이오드칩 상면의 애노드와 전기적으로 연결되는 다이 패드의 면적이 넓고, 다이오드칩 하면의 캐소드가 직접적으로 보드에 연결되므로 전기적 흐름이 원할하고, 열 특성이 우수하다. 또한, 리드프레임의 크기를 다이오드칩의 크기와 비슷하게 할수 있으므로 다이오드 패키지의 크기를 줄일수가 있다. 리드프레임의 다이 패드가 돌출되도록 만들어 줌으로써, 다이오드 칩 상면과 리드프레임의 지지부간의 절연성을 증대시킬수가 있다. 또한, 코팅물질을 리드프레임의 지지부 하단면에서부터 상기 다이오드칩의 상단 측면 내지 하단 측면의 범위까지 매립함으로써, 다이오드칩의 측면 및 리드프레임의 지지부 사이의 절연성을 증대시킬수가 있다. 또한, 리드가 굽을 위험이 없으며, 패키지 제작 공정상 포밍(forming)공정이 없고, 몰딩재를 사용하지 않음으로 인하여 공정원가 절감 및 생산성 향상을 얻을수 있다.

Claims (14)

  1. 다이오드칩;
    지지부에서 돌출되고 상기 다이오드칩 상면의 애노드와 접촉하는 다이 패드, 상기 다이 패드를 지지하는 지지부, 및 상기 다이오드칩의 측면과 일정간격을 두고 둘러싸고, 상기 지지부와 소정각도가 되도록 형성된 애노드 리드부를 갖는 리드프레임; 및
    상기 리드프레임의 다이 패드와 상기 다이오드칩의 애노드를 접착시키는 접착제를 구비하는 것을 특징으로 하는 다이오드 패키지.
  2. 제1항에 있어서,
    상기 소정각도는 직각인 것을 특징으로 하는 다이오드 패키지.
  3. 제1항에 있어서,
    상기 다이오드칩의 하면과 상기 애노드 리드부의 끝단은 동일 수평선상에 위치하는 것을 특징으로 하는 다이오드 패키지.
  4. 제1항에 있어서,
    상기 리드프레임은 상기 애노드 리드부의 끝단에 보드 실장부를 더 포함하는 것을 특징으로 하는 다이오드 패키지.
  5. 제4항에 있어서,
    상기 보드 실장부는 상기 애노드 리드부의 모서리 부분에 형성되어 있는 것을 특징으로 하는 다이오드 패키지.
  6. 제1항에 있어서,
    상기 애노드 리드부와 상기 다이오드칩 측면 사이의 공간에는 코팅물질이 더 매립되어 있는 것을 특징으로 하는 다이오드 패키지.
  7. 제6항에 있어서,
    상기 코팅물질은 실리콘계 또는 폴리이미드계 물질인 것을 특징으로 하는 다이오드 패키지.
  8. 제6항에 있어서,
    상기 코팅물질은 상기 다이오드칩의 상단 측면 내지 하단 측면의 범위까지 매립되는 것을 특징으로 하는 다이오드 패키지.
  9. 제1항에 있어서,
    상기 접착제는 솔더 접착제 또는 솔더볼인 것을 특징으로 하는 다이오드 패키지.
  10. 제1항에 있어서,
    상기 다이오드칩의 측면과 상기 애노드 리드부 사이의 간격은 상기 다이오드칩에 가해지는 전압에 따라 조정되는 것을 특징으로 하는 다이오드 패키지.
  11. 상면에 솔더볼이 접착되는 애노드 및 패시베이션이 있는 다이오드칩;
    상기 다이오드칩 상면 아래에 위치하도록 상기 지지부에서 돌출된 다이 패드, 상기 다이 패드를 지지하는 지지부, 상기 다이오드칩의 측면과 일정간격을 두고 둘러싸고 상기 지지부와 수직이 되도록 형성된 애노드 리드부, 및 상기 애노드 리드부의 끝단에 형성된 보드 실장부를 갖는 리드프레임; 및
    상기 다이오드칩 상면의 애노드와 상기 다이 패드를 접착시키는 솔더볼을 구비하는 것을 특징으로 하는 다이오드 패키지.
  12. 제11항에 있어서,
    상기 다이오드칩의 하면과 상기 애노드 리드부의 끝단은 동일 수평선상에 위치하는 것을 특징으로 하는 다이오드 패키지.
  13. 제11항에 있어서,
    상기 다이오드칩의 측면과 상기 애노드 리드부 사이의 간격은 상기 다이오드칩에 가해지는 전압에 따라 조정되는 것을 특징으로 하는 다이오드 패키지.
  14. 제11항에 있어서,
    상기 애노드 리드부와 상기 다이오드칩 측면 사이의 공간에는 코팅물질이 더 매립되어 있는 것을 특징으로 하는 다이오드 패키지.
KR1020010061636A 2001-10-06 2001-10-06 다이오드 패키지 KR100778657B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010061636A KR100778657B1 (ko) 2001-10-06 2001-10-06 다이오드 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010061636A KR100778657B1 (ko) 2001-10-06 2001-10-06 다이오드 패키지

Publications (2)

Publication Number Publication Date
KR20030029290A KR20030029290A (ko) 2003-04-14
KR100778657B1 true KR100778657B1 (ko) 2007-11-22

Family

ID=29563517

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010061636A KR100778657B1 (ko) 2001-10-06 2001-10-06 다이오드 패키지

Country Status (1)

Country Link
KR (1) KR100778657B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100603521B1 (ko) * 2004-09-04 2006-07-28 선문대학교 산학협력단 다이오드 패키징 방법
KR101311539B1 (ko) * 2011-10-20 2013-09-25 주식회사 케이이씨 다이오드 패키지

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980035063A (ko) * 1996-11-11 1998-08-05 김광호 패키지가 실장된 기판의 구조
KR19980048269A (ko) * 1996-12-17 1998-09-15 김광호 크랙 방지용 절곡된 다이 패드를 갖는 반도체 패키지
KR19990003744U (ko) * 1997-06-30 1999-01-25 김영환 반도체 패키지
KR20010062373A (ko) * 1999-12-27 2001-07-07 가나이 쓰토무 반도체장치 및 그 제조방법
KR20010067312A (ko) * 1999-10-14 2001-07-12 다니구찌 이찌로오, 기타오카 다카시 반도체 장치 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980035063A (ko) * 1996-11-11 1998-08-05 김광호 패키지가 실장된 기판의 구조
KR19980048269A (ko) * 1996-12-17 1998-09-15 김광호 크랙 방지용 절곡된 다이 패드를 갖는 반도체 패키지
KR19990003744U (ko) * 1997-06-30 1999-01-25 김영환 반도체 패키지
KR20010067312A (ko) * 1999-10-14 2001-07-12 다니구찌 이찌로오, 기타오카 다카시 반도체 장치 및 그 제조방법
KR20010062373A (ko) * 1999-12-27 2001-07-07 가나이 쓰토무 반도체장치 및 그 제조방법

Also Published As

Publication number Publication date
KR20030029290A (ko) 2003-04-14

Similar Documents

Publication Publication Date Title
US5902959A (en) Lead frame with waffled front and rear surfaces
US6888231B2 (en) Surface mounting semiconductor device
JP5383621B2 (ja) パワー半導体装置
US20060091512A1 (en) Semiconductor device and manufacturing process thereof
KR100442847B1 (ko) 3차원 구조를 갖는 전력 반도체 모듈 및 그 제조방법
US9029993B2 (en) Semiconductor device including semiconductor chip mounted on lead frame
US6930397B2 (en) Surface mounted package with die bottom spaced from support board
US10388581B2 (en) Semiconductor device having press-fit terminals disposed in recesses in a case frame
CN101556946A (zh) 形成半导体封装件的方法及其结构
KR19980032479A (ko) 표면 설치 to-220 패키지 및 그의 제조 공정
JP4967701B2 (ja) 電力半導体装置
JP4431756B2 (ja) 樹脂封止型半導体装置
KR20050011714A (ko) 휨저항성 기부판을 갖는 전력 반도체 모듈
CN112750801B (zh) 功率半导体装置
USRE37416E1 (en) Method for manufacturing a modular semiconductor power device
KR100778657B1 (ko) 다이오드 패키지
US6365965B1 (en) Power semiconductor module with terminals having holes for better adhesion
JP2002026195A (ja) 樹脂封止型半導体装置及びその製造方法
CN108336053A (zh) 封装器件和封装器件的制造方法
KR19980044211A (ko) 반도체 패키지 및 그 제조방법
EP4185877A1 (en) Current transducer
US6498294B1 (en) Package for high frequency device
CN217062829U (zh) 一种适用于to式封装及box式封装的通用载体
US20240194660A1 (en) Semiconductor apparatus and method for manufacturing semiconductor apparatus
CN220753405U (zh) 半导体产品封装结构

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130917

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140925

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151014

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160927

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181112

Year of fee payment: 12