KR19980048269A - 크랙 방지용 절곡된 다이 패드를 갖는 반도체 패키지 - Google Patents

Abstract

본 발명은 반도체 패키지의 다이 패드 부분에서 발생하는 응력으로 인한 패키지 크랙(crack) 불량을 방지하기 리드 프레임의 다이 패드 구조를 변화시켜 신뢰성이 우수한 반도체 패키지를 제공하는 것에 관한 것으로서, 복수 개의 전극 패드를 갖는 반도체 칩; 상기 반도체 칩이 접착제로 접착 고정되는 다이 패드; 상기 전극 패드와 대응되는 리드; 상기 전극 패드들과 대응되는 리드들을 전기적으로 연결하는 전기적 연결 수단; 및 상기 반도체 칩을 포함하는 전기적 연결 수단을 내재 봉지 하는 성형 수지; 을 포함하고 있는 반도체 패키지에 있어서, 상기 다이 패드의 양쪽 장방향 측면에 홈이 적어도 4개 이상 형성되어 있는 것을 특징으로 하는 크랙 방지용 홈이 형성된 다이 패드를 갖는 반도체 패키지를 제공하여 반도체 패키지의 내부 크랙을 방지할 수 있는 이점이 있고, 또한 기존의 장비를 이용하여 크랙 방지용 반도체 패키지를 제작할 수 있으므로 원가 절감의 이점이 있다

Description

크랙 방지용 절곡된 다이 패드를 갖는 반도체 패키지

본 발명은 프라스틱 성형 수지로 성형된 반도체 패키지에 관한 것으로서, 보다 상세하게는 반도체 패키지의 다이 패드 부분에서 발생하는 응력으로 인한 반도체 패키지의 크랙(crack) 불량을 방지하기 위하여 리드 프레임의 다이 패드에 홈을 형성하고 그 홈을 따라 다이 패드를 절곡한 반도체 패키지를 제공하는 것에 관한 것이다.

집적 회로 소자들이 형성되어 있는 반도체 칩은 물리적·화학적 외부 환경에 매우 취약한 구조를 갖고 있으므로 그 반도체 칩을 외부 환경으로부터 보호하고 전자 기기 등에 실장이 용이하도록 하기 위한 수단을 일반적으로 반도체 패키지라고 한다.

일반적인 반도체 패키지의 형태는 반도체 칩을 포함하는 전기적 연결 부위를 프라스틱(plastic) 계열의 성형 수지로 봉지하는 프라스틱 반도체 패키지가 주류를 이루고 있다.

특히, 이들 프라스틱 봉지 계열의 반도체 패키지의 불량중 가장 큰 비중을 차지하는 것은 반도체 패키지 크랙으로 그 불량 유형 및 원인은 매우 다양하며, 리드 프레임의 말단 부분에 과다한 응력이 집중되고 이로 인하여 반도체 패키지의 성형 수지에 크랙이 발생한다. 또한, 반도체 패키지를 구성하고 있는 반도체 칩, 성형 수지 및 리드 프레임 등의 열팽창 계수가 서로 다른 물질들이 복합되어 있고, 그 상이한 물질들의 열팽창 계수 차이로 인하여 열을 동반하는 공정인 아이 알 리플로우(I.R reflow) 공정을 진행할 때 반도체 패키지 크랙이 발생하하고, 그 크랙 발생 유형과 원인은 대체적으로 밝혀져 있는 실정이다.

이하, 도면을 참조하여 종래 기술에 의한 반도체 패키지의 크랙 형태에 관하여 설명하고자 한다.

도 1은 종래 기술에 의한 반도체 패키지의 크랙을 발생 불량을 개략적으로 나타내는 단면도이다.

도 2는 도 1의 반도체 패키지 크랙 불량이 다이 패드 측면에서 발생하는 모양을 개략적으로 나타내기 위한 평면도이다.

먼저, 도 1은 일반적으로 반도체 칩(10) 일측면에 복수 개의 전극 패드들(12)이 형성되어 있고, 그 반도체 칩(10)은 금속 재질의 다이 패드(40)에 전기 절연성의 접착제(20)로 접착 고정되어 있고, 상기 전극 패드(12)와 대응되는 리드들(50)이 와이어(30)로 전기적으로 연결되어 있고, 상기 반도체 칩(10) 및 전기적 연결 부위가 성형 수지(60)로 내재·봉지 되어 있는 모양을 나타내고 있다. 그리고, 상기 다이 패드(40) 주변의 성형 수지(60)에 크랙(70)이 형성되어 있는 모양을 나타내고 있다.

상기 성형 수지는 일반적으로 프라스틱 계열의 에폭시 몰딩 콤파운드(epoxy molding compound)이며, 이와 같이 성형 수지에 나타나는 크랙은 반도체 패키지의 신뢰성을 확보하기 위한 흡습(吸濕) 실험 및 아이 알 리플로우 공정 진행시 발생한다. 이와 같은 크랙 발생 요인을 좀더 자세히 설명하면, 흡습 실험 진행시 수분이 리드와 성형 수지 표면을 따라 수분이 침투하게 되고, 이 흡습된 수분은 성형 수지와 다이 패드 바닥 그리고 접착제 등의 물질과 그 계면 사이에 수분이 내재되어 잔존하고 있던 수분이 열을 동반하는 공정인 아이 알 리플로우 공정을 진행하면 그 내재된 수분이 기화하면서 부피가 팽창된다. 그러면, 다이 패드 하면에서부터 계면을 타고 박리 현상이 나타나고, 그 계면 박리 현상으로 내부 크랙이 발생하게 된다.

상기 계면 박리 현상으로 인하여 내부 크랙이 발생하는 경우에 있어서, 다이 패드의 길이가 짧은 단변쪽이 상대적으로 긴 쪽보다 구조적으로 취약하며, 대체로 짧은 단변쪽에서 패키지 크랙이 발생한다.

즉, 도 2는 반도체 칩(10)이 접착제(20)로 접착 고정된 다이 패드(40)의 단변 방향으로 크랙(70)이 발생하고 있는 모양을 개략적으로 나타내고 있다.

위와 같은 구조를 갖는 반도체 패키지에서 접착제에 의한 불량을 개선할 수 있는 반도체 패키지 구조로 다음과 같은 구조들이 채택되고 있다. 반도체 칩 접착 공정에 있어 접착제를 다이 패드의 내측 일부 영역에만 도포하여 상대적으로 흡습될 수 있는 흡습 면적을 감소시키는 것과, 다이 패드 중앙부에 슬롯(slot)을 형성하여 접착제의 접착 면적을 감소시키고, 접착력이 좋은 반도체 칩 부분과 에폭시 계열의 성형 수지가 직접 접착하도록 하는 구조가 있다.

그러나, 이 두 방식의 경우 어느 정도의 개선 효과는 있으나, 또 다른 문제점이 야기되는데 다이 패드에 슬롯을 형성한 경우 슬롯의 구조 선택 및 슬롯이 형성된 다이 패드의 좁은 면적에 접착제를 도포하는 영역이 감소하여 접착제를 도포하는 어려움이 발생한다. 또한, 그 다이 패드의 슬롯을 통하여 접착제 도포시 접착제가 슬롯을 통하여 흘러내리고, 그로 인하여 다이 패드 바닥 면에 노출된 접착제가 또다른 계면상의 박리를 유발한다.

따라서, 본 발명의 목적은 다이 패드에 반도체 칩이 접착제로 접착되는 일반적인 반도체 패키지에서 흡습으로 인한 크랙 불량을 개선하기 위한 다이 패드 구조를 제공하여 신뢰성이 우수한 반도체 패키지를 제공하는데 있다.

또한, 리드 프레임 상에 있는 다이 패드 부분의 구조를 변경하는 간단한 방법을 제공하여 접착제에 의한 크랙 불량을 개선하고 기존의 반도체 조립 장비를 준용할 수 있는 장점을 제공하여 비용 절감의 효과를 가져오는데 있다.

도 1은 종래 기술에 의한 반도체 패키지의 크랙 불량을 개략적으로 나태는 단면도.

도 2는 도 1의 반도체 패키지 크랙 불량이 다이 패드 측면에서 발생하는 모양을 개략적으로 나타내기 위한 평면도.

도 3은 본 발명에 의한 리드 프레임을 나타내는 평면도.

도 4는 도 3의 A-A선을 따라 자른 단면도.

도 5는 본 발명에 의한 리드 프레임을 이용한 반도체 패키지의 구조를 나타내는 단면도.

도면의 주요 부호에 대한 설명

10 : 반도체 칩 12 : 전극 패드

20 : 접착제 30 : 와이어

40, 45 : 다이 패드 47 : 홈

48 : 절곡면 50 : 리드

52 : 타이바 54 : 댐바

60 : 성형 수지 70 : 크랙

상기 목적을 달성하기 위하여 복수 개의 전극 패드를 갖는 반도체 칩; 상기 반도체 칩이 접착제로 접착 고정되는 다이 패드; 상기 전극 패드와 대응되는 리드; 상기 전극 패드들과 대응되는 리드들을 전기적으로 연결하는 전기적 연결 수단; 및 상기 반도체 칩을 포함하는 전기적 연결 수단을 내재 봉지하는 성형 수지; 을 포함하고 있는 반도체 패키지에 있어서, 상기 다이 패드의 양쪽 장방향 측면에 홈이 적어도 4개 이상 형성되어 있는 것을 특징으로 하는 크랙 방지용 홈이 형성된 다이 패드를 갖는 반도체 패키지를 제공한다.

이하, 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.

도 3은 본 발명에 의한 리드 프레임을 나타내는 평면도이다.

도 4는 도 3의 A-A선을 따라 자른 단면도이다.

도 5는 본 발명에 의한 리드 프레임을 이용한 반도체 패키지의 구조를 나타내는 단면도이다.

먼저, 도 3은 본 발명에 의한 리드 프레임의 형태로 다이 패드의(45) 장방향 양쪽면에 홈(47)이 각각 2개씩 형성되어 있고, 그 다이 패드(45)를 지지하기 위한 타이바(tie bar)(52)가 다이 패드(45)의 모서리부에서 연장되어 일체로 형성되어 있고, 리드들(50)이 다이 패드(45)와 소정의 간격을 이루어 다이 패드(45) 방향으로 형성되어 있고, 그 리드들(50)을 가로질러 댐바(dam bar)(54)가 일체형으로 형성되어 있는 모양을 나타내고 있다. 그리고, 상기 다이 패드(45)의 장방향에 형성된 두 개의 홈(47)사이는 일정한 간격으로 이격되어 형성되어 있고, 그 홈(47) 사이의 다이 패드(45) 말단부를 절곡하여 절곡면(48)이 형성되어 있는 모양을 나타내고 있다.

상기 리드 프레임은 일반적으로 사용되고 있는 리드 프레임과 그 구조는 근본적으로 동일하며, 단지 다이 패드 부분에 홈이 형성되어 있는 점이 상이하다. 상기 다이 패드의 장방향 양쪽 일측면에 형성된 홈은 반원형 또는 삼각형 등의 모양으로 형성 할 수 있으며, 그 다이 패드의 한쪽 장방향 변에 두 개의 홈을 일정한 간격으로 형성하여 그 양쪽 홈 사이에 있는 다이 패드의 장방향 부분을 절곡한다. 즉, 상기 두 홈사이의 구간에 있는 다이 패드를 홈의 깊이 만큼 반도체 칩이 실장될 방향으로 절곡되어 있다.

이와 같이 다이 패드의 장방향 측면에 홈이 형성되고, 그 홈 양측 사이의 다이 패드 부분이 절곡된 리드 프레임은 기존의 리드 프레임 제작 장치의 절단 및 절곡 장치의 금형 틀의 일부 모양을 개선하는 간단한 방법으로 달성할 수 있다.

도 4는 도 3의 A-A 선을 따라 자른 단면도로 다이 패드(45)가 절곡면(48)을 따라 반도체 칩이 실장될 방향으로 절곡되어 있는 모양을 나타내고 있다.

도 5는 반도체 칩(10) 일측면에 복수 개의 전극 패드들(12)이 형성되어 있고, 그 반도체 칩(10)은 절곡면(48)을 갖는 다이 패드(45)에 전기 절연성의 접착제(20)로 접착 고정되어 있고, 상기 전극 패드(12)와 대응되는 리드들(50)이 와이어(30)로 전기적으로 연결되어 있고, 상기 반도체 칩(10) 및 전기적 연결 부위가 성형 수지(60)로 내재·봉지 되어 있는 모양을 나타내고 있다. 상기 다이 패드(45)는 도 3과 도 4에서 기술한 다이 패드 장방향 양쪽면에 홈이 형성되고, 그 홈의 내부 구간이 절곡된 다이 패드이다.

즉, 다이 패드 장방향 면에 각각 일정한 거리를 갖는 한쌍의 홈을 형성하고, 그 홈사이의 구간을 절곡하여 반도체 칩 방향으로 일정한 각을 갖도록 올려준 것이다. 그러면, 다이 패드 끝부분으로 접착제가 퍼지거나 박리가 진전되어 크랙을 유발하더라도 패키지 외관상으로까지 박리가 진전되지는 않는다.

이는 반도체 패키지 구조상 반도체 칩의 전극 패드와 대응되는 리드들이 와이어로 전기적으로 연결되어 있는 부분의 성형 수지가 양적으로 적게 형성되고, 이는 성형 수지 자체의 응력이 저하되는 요인을 제공한다. 그러므로, 본 발명에서는 일반적으로 리드들이 형성되어 있는 다이 패드의 장방향 면에 홈을 형성하여 절곡함으로써 다이 패드 장방향 면의 성형 수지 양을 증가시킬 수 있다. 이는 성형 자체의 응력을 증가시켜 다이 패드의 말단에서부터 발생하는 크랙을 줄일 수 있다.

또한, 각 반도체 패키지 별로 다이 패드의 절곡 부위를 상기 전술한 바와 같이 형성하여 반도체 칩 방향으로 절곡되는 부분의 각도를 조정하면 반도체 패키지의 내부 크랙으로 인한 와이어 본딩 부분의 단선도 막을 수 있다.

따라서, 본 발명에 의한 크랙 방지용 홈이 형성된 다이 패드를 갖는 반도체 패키지는 리드 프레임 제작시 다이 패드에 홈을 형성하고, 그 홈의 내측면을 따라 다이 패드의 일측면을 절곡하는 간단한 방법으로 반도체 패키지의 내부 크랙을 방지할 수 있는 이점이 있고, 또한 기존의 장비를 이용하여 크랙 방지용 반도체 패키지를 제작할 수 있으므로 원가 절감의 이점이 있다.

Claims (3)

1. 복수 개의 전극 패드를 갖는 반도체 칩;

   상기 반도체 칩이 접착제로 접착 고정되는 다이 패드;

   상기 전극 패드와 대응되는 리드;

   상기 전극 패드들과 대응되는 리드들을 전기적으로 연결하는 전기적 연결 수단; 및

   상기 반도체 칩을 포함하는 전기적 연결 수단을 내재 봉지하는 성형 수지;

   을 포함하고 있는 반도체 패키지에 있어서,

   상기 다이 패드의 양쪽 장방향 측면에 홈이 적어도 4개 이상 형성되어 있는 것을 특징으로 하는 크랙 방지용 홈이 형성된 다이 패드를 갖는 반도체 패키지.
2. 제 1항에 있어서, 상기 홈이 형성된 부분의 다이 패드가 절곡되어 있는 것을 특징으로 하는 크랙 방지용 홈이 형성되어 있는 다이 패드를 갖는 반도체 패키지.
3. 제 2항에 있어서, 상기 절곡된 다이 패드부분이 반도체 칩이 실장되는 방향으로 절곡되는 것을 특징으로 하는 크랙 방지용 홈이 형성되어 있는 다이 패드를 갖는 반도체 패키지.