KR200289924Y1 - 리드프레임 - Google Patents

리드프레임 Download PDF

Info

Publication number
KR200289924Y1
KR200289924Y1 KR2019970045029U KR19970045029U KR200289924Y1 KR 200289924 Y1 KR200289924 Y1 KR 200289924Y1 KR 2019970045029 U KR2019970045029 U KR 2019970045029U KR 19970045029 U KR19970045029 U KR 19970045029U KR 200289924 Y1 KR200289924 Y1 KR 200289924Y1
Authority
KR
South Korea
Prior art keywords
lead
lead frame
insulating material
present
inner lead
Prior art date
Application number
KR2019970045029U
Other languages
English (en)
Other versions
KR19990032273U (ko
Inventor
박명근
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR2019970045029U priority Critical patent/KR200289924Y1/ko
Publication of KR19990032273U publication Critical patent/KR19990032273U/ko
Application granted granted Critical
Publication of KR200289924Y1 publication Critical patent/KR200289924Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본 고안은 반도체 패캐지에 관한 것으로, 보다 상세하게는, 댐바 대신에 그와 동일한 역할을 수행할 수 있는 담(Dam)이 형성된 리드 프레임에 관한 것이다. 본 고안의 리드 프레임은 인너 리드와 아웃 리드의 경계 부분의 상·하부면에 절연재와 금속재가 적층된 담을 각각 배치시킨 상태에서, 그들을 열압착시켜 리드들간을 전기적으로 절연시킴과 아울러, 리드들간의 간격을 일정하게 유지시킨다.

Description

리드 프레임{Lead frame}
본 고안은 반도체 패키지에 관한 것으로, 보다 상세하게는, 리드들간의 간격을 유지시키기 위한 댐바 대신에 그와 동일한 역할을 할 수 있는 담(Dam)이 구비된리드 프레임에 관한 것이다.
일반적으로, 리드 프레임은 패키지의 골격을 형성하고, 반도체 칩과 외부와의 전기적 신호 전달 경로를 제공함은 물론 반도체 칩에서 발생되는 열을 외부로 방출시키는 경로를 제공한다.
상기와 같은 역할을 하는 리드 프레임의 전형적인 예가 도 1 에 도시되어 있는 바, 이를 살펴보면 다음과 같다.
도시된 바와 같이, 리드 프레임은 반도체 칩이 부착되는 패들(2)이 양측 사이드 레일(1a, 1b)로부터 각각 동일한 길이로 인출된 타이 바(Tie bar : 3)에 의해 지지되어 있고, 외부와의 전기적 신호 전달 경로를 이루는 인너 리드(4)는 상기 패들(2)의 주위에 방사상으로 배치되어 있으며, 아웃 리드(5)는 상기 인너 리드(4)에 연장하여 배치되어 있다. 또한, 인너 리드(4)와 아웃 리드(5)의 경계 부분에는 상기 양측 사이드 레일(1a, 1b)에 연결되어 리드들(4, 5)의 간격을 유지시킴과 아울러 몰딩 공정시에 몰딩 컴파운드의 유출을 방지하는 댐바(Dam bar : 6)가 배치되어 있다.
도 2 는 상기와 같은 리드 프레임을 이용한 종래의 반도체 패키지의 구조를 나타낸 단면도이다. 여기서, 도 1 과 동일한 부분은 동일한 도면부호로 표시한다.
도시된 바와 같이, 반도체 칩(10)은 리드 프레임의 패들(2)위에 접착제(11)의 개재하에 부착·고정되어 있고, 상기 반도체 칩(10)과 리드 프레임의 인너 리드(4)는 금속 와이어(12)에 의해 전기적으로 접속되어 있다. 또한, 이와 같이된 반도체 칩(10), 인너 리드(4) 및 금속 와이어(12)를 포함하는 공간적 면적이 에폭시 수지와 같은 몰딩 컴파운드(Epoxy Molding Compound : 이하, EMC)에 의해 밀봉되어 대략 장방형의 패키지 몸체(13)를 형성하고 있으며, 상기 패키지 몸체(13)의 양측에는 기판에의 실장을 위한 아웃 리드(5)가 돌출되어 있다.
그러나, 상기와 같은 반도체 패키지는 패키지 몸체를 형성하기 위한 몰딩 공정 후에는 각 리드들간을 연결하고 있는 댐바를 절단하기 위한 트림(Trim) 공정이 실시되는데, 최근 반도체 패키지의 크기가 작아짐에 따라 이에 부합하도록 리드들간의 피치(Pitch)도 미세해짐으로써, 트림 공정 및 이를 위한 금형 제작이 어려운 문제점이 있었다.
따라서, 본 고안은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 리드 프레임의 제작시에 리드들간의 간격을 유지함은 물론 몰딩 공정시에 EMC의 유출을 방지하는 댐바를 형성하지 않고, 그 대신에 상기 댐바의 위치에 그와 동일한 역할을 수행할 수 있는 담(Dam)을 형성함으로써, 트림 공정을 삭제시킬 수 있는 반도체 패키지를 제공하는데, 그 목적이 있다.
도 1 은 종래의 리드 프레임을 도시한 평면도.
도 2 는 종래의 반도체 패키지를 도시한 단면도.
도 3 은 본 고안의 실시예에 따른 리드 프레임의 일부분을 도시한 평면도.
도 4 는 본 고안의 담을 도시한 사시도.
도 5 는 도 3 의 Ⅴ-Ⅴ′선을 따라 절단한 단면도.
도 6 은 본 고안의 리드 프레임을 이용한 반도체 패키지를 도시한 단면도.
(도면의 주요부분에 대한 부호의 설명)
4 : 인너 리드 5 : 아웃 리드
21 : 절연재 22 : 금속재
23 : 리드 30 : 담
40 : 몰딩 금형
상기와 같은 목적을 달성하기 위하여, 반도체 칩이 부착·고정되는 패들과 상기 패들의 주위에 방사상으로 배치되고 반도체 칩과 접속되는 인너리드와, 상기 인너리드로부터 외측으로 연장 배치된 아웃리드를 포함하는 리드프레임에 있어서, 본원 고안은 인너리드와 아웃리드의 경계 부분에 형성되며, 절연재 및 금속재가 적층된 구조를 가지고 상기 구조의 절연재 및 금속재가 각각 쌍을 이루어 인너리드와아웃리드의 상하부면에서 동일 위치에 각각 배치되고, 배치된 결과물이 열압착 방식에 의해 합착되며, 합착된 절연재에는 리드들이 내장되어 리들들 간을 전기적으로 절연시키고 합착된 금속재는 평탄한 형상을 갖도록 형성된 담을 포함하여 구성되는 것을 특징으로 한다.
본 고안에 따르면, 댐바 대신에 그와 동일한 역할을 수행할 수 있는 담을 형성함으로써, 댐바를 제거하기 위한 트림 공정을 삭제시킬 수 있으며, 이에 따라, 전술된 바와 같은 트림 공정으로 인한 문제점들을 해결할 수 있다.
이하, 상기한 바와 같은 본 고안의 바람직한 실시예를 첨부된 도면에 의거하여 보다 상세하게 설명한다.
도 3 및 도 4 는 본 고안의 실시예를 설명하기 위한 도면으로서, 도 3 은 담이 형성된 리드 프레임을 도시한 부분 평면도이고, 도 4 는 담을 도시한 사시도이다.
우선, 도 3 에 도시된 바와 같이, 본 고안에 따른 리드 프레임은 인너 리드(4)와 아웃 리드(5)의 경계 부분에 댐바는 없으며, 그 대신에 상기 댐바와 마찬가지로 각각의 리드들간의 간격을 유지시킴과 아울러 몰딩 공정시에 EMC의 외부 유출을 방지할 수 있는 담(30)이 형성된다. 여기서, 담(30)은 리드들의 상·하부면에 동일 위치로 각각 배치되며, 이러한 두 개의 담은 열압착 공정에 의해 그들이 합착된다.
한편, 담(30)은 도 4 에 도시된 바와 같이, 소정 두께의 절연재(21)와 금속재(22)가 적층된 구조이며, 이때, 절연재(21)는 다이 어태치 공정 및 몰딩 공정 등비교적 고온에서 실시되는 어셈블리(Assembly) 공정시에 견딜 수 있는 재료를 사용하고, 금속재(22)는 그 상부 표면이 평탄하게 되도록 만든다.
여기서, 담(30)의 제조시에 절연재(21)와 금속재(22)를 적층시키는 이유는, 절연재로만 이루어진 담을 형성한 경우에는 절연재의 표면이 평탄하지 못하기 때문에 몰딩 공정시에 금형의 내측 표면과 완전히 접촉되지 못함으로써, EMC가 담의 외측으로 유출되기 때문이다. 따라서, 담의 제작시에 표면이 평탄한 금속재를 절연재의 상부 표면에 배치시켜 제작한다.
도 5 는 도 3 의 Ⅴ-Ⅴ′선을 따라 절단한 단면도로서, 도시된 바와 같이, 담(30)의 열압착 공정시에 절연재(21)는 이웃된 리드들(23) 사이에 충진되며, 각 리드들을 그들 사이에 충진된 절연재에 의해 전기적으로 절연되고, 아울러, 각 리드들은 그들 사이에 충진된 절연재에 그들간의 간격이 일정하게 유지된다.
한편, 상기와 같은 본 고안에 따른 리드 프레임을 사용하여 반도체 패키지를 제조하는 경우에는, 도 6 에 도시된 바와 같이, 종래와는 달리 몰딩 공정시에 몰딩 금형(40)을 담의 금속재(22)와 접촉하도록 설치한 배치시킨 상태에서, 몰딩 금형(40) 내부에 EMC 유입시켜 몰딩한다. 이때, 금속재(22)는 그 상부면이 평탄하기 때문에 몰딩 금형(40)의 내측면과 완전히 밀착되며, 이에 따라, EMC의 유입시에 상기 EMC가 담의 외부로 유출되는 것이 방지된다.
이상에서와 같이, 본 고안에 따른 리드 프레임은 댐바 대신에 그의 위치에 그와 동일한 역할을 수행할 수 있는 담을 설치함으로써, 트림 공정을 삭제시킬 수있으며, 이에 따라, 트림 공정에 사용되는 금형의 제작비를 없앨 수 있고, 또한, 댐바를 절단시키기 위한 트림 공정을 실시하는 것보다는 어셈블리 공정을 더 간소화시킬 수 있다.
한편, 여기에서는 본 고안의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 실용신안등록청구의 범위는 본 고안의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.

Claims (1)

  1. 반도체 칩이 부착·고정되는 패들과, 상기 패들의 주위에 방사상으로 배치되고 반도체 칩과 접속되는 인너리드와, 상기 인너리드로부터 외측으로 연장 배치된 아웃리드를 포함하는 리드프레임에 있어서,
    상기 인너리드와 상기 아웃리드의 경계 부분에 형성되며, 절연재 및 금속재가 적층된 구조를 가지고 상기 구조의 절연재 및 금속재가 각각 쌍을 이루어 상기 인너리드와 상기 아웃리드의 상하부면에서 동일 위치에 각각 배치되고 상기 배치된 결과물이 열압착 방식에 의해 합착되며, 상기 합착된 절연재에는 상기 리드들이 내장되고 상기 리드들 간을 전기적으로 절연시키고 상기 합착된 금속재는 평탄한 형상을 갖도록 형성된 담을 포함하여 구성되는 것을 특징으로 하는 리드프레임.
KR2019970045029U 1997-12-31 1997-12-31 리드프레임 KR200289924Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019970045029U KR200289924Y1 (ko) 1997-12-31 1997-12-31 리드프레임

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019970045029U KR200289924Y1 (ko) 1997-12-31 1997-12-31 리드프레임

Publications (2)

Publication Number Publication Date
KR19990032273U KR19990032273U (ko) 1999-07-26
KR200289924Y1 true KR200289924Y1 (ko) 2002-12-18

Family

ID=53898585

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019970045029U KR200289924Y1 (ko) 1997-12-31 1997-12-31 리드프레임

Country Status (1)

Country Link
KR (1) KR200289924Y1 (ko)

Also Published As

Publication number Publication date
KR19990032273U (ko) 1999-07-26

Similar Documents

Publication Publication Date Title
US7102209B1 (en) Substrate for use in semiconductor manufacturing and method of making same
KR100259080B1 (ko) 히트 스프레드를 갖는 리드 프레임 및 이를 이용한반도체 패키지
US7166926B2 (en) Method for producing semiconductor device and semiconductor device
US5935502A (en) Method for manufacturing plastic package for electronic device having a fully insulated dissipator
US20080268576A1 (en) Method of manufacturing a semiconductor device
EP0548497A1 (en) Plastic encapsulated semiconductor device incorporating a heat sink of metal having controlled roughness contact surfaces, and method of making the same
US4910581A (en) Internally molded isolated package
KR200289924Y1 (ko) 리드프레임
US6501158B1 (en) Structure and method for securing a molding compound to a leadframe paddle
JPH0244147B2 (ko)
KR100448432B1 (ko) 에어-캐버티 플라스틱 패키지용 성형 금형
KR100304922B1 (ko) 리드프레임및이를이용한반도체패키지
JP7142714B2 (ja) 電力用半導体装置の製造方法
JP2662991B2 (ja) 混成集積回路パッケージ
KR100268922B1 (ko) 반도체패키지및그제조방법
KR100244254B1 (ko) 리드 프레임 및 이를 이용한 반도체 패키지
KR100214532B1 (ko) 칼럼 리드 패키지의 제조 방법
KR20000014539U (ko) 반도체 패키지
KR19980073905A (ko) 합성수지 댐바가 구비된 리드 프레임 및 그 제조방법
KR200146684Y1 (ko) 열방출기능을 갖는 리드프레임
KR0152943B1 (ko) 리드 프레임 및 반도체 패키지
KR100351038B1 (ko) 반도체 장치 및 그 제조 방법
KR200159005Y1 (ko) 리드온칩 반도체 패키지
KR200331874Y1 (ko) 반도체의다핀형태패키지
KR19980020728A (ko) 열방출 리드를 갖는 반도체 칩 패키지용 리드 프레임

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20080820

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee