KR200159005Y1 - 리드온칩 반도체 패키지 - Google Patents

리드온칩 반도체 패키지 Download PDF

Info

Publication number
KR200159005Y1
KR200159005Y1 KR2019940039514U KR19940039514U KR200159005Y1 KR 200159005 Y1 KR200159005 Y1 KR 200159005Y1 KR 2019940039514 U KR2019940039514 U KR 2019940039514U KR 19940039514 U KR19940039514 U KR 19940039514U KR 200159005 Y1 KR200159005 Y1 KR 200159005Y1
Authority
KR
South Korea
Prior art keywords
lead
chip
inner lead
semiconductor package
wire
Prior art date
Application number
KR2019940039514U
Other languages
English (en)
Other versions
KR960025514U (ko
Inventor
노길섭
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR2019940039514U priority Critical patent/KR200159005Y1/ko
Publication of KR960025514U publication Critical patent/KR960025514U/ko
Application granted granted Critical
Publication of KR200159005Y1 publication Critical patent/KR200159005Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 고안은 리드 온 칩 패키지에 관한 것으로, 패키지 제작시 코팅된 칩 상단에 전도성 물질을 이용하여 와이어 본딩을 하는 것을 특징으로 하는데, 이는 내부리드와 테이프사이에 전도성 에폭시를 인서트하여 패턴을 형성함으로써 이 패턴이 와이어 역할을 함으로써 와이어 쇼트를 방지할 수 있고, 이 전도성 에폭시와 버스바의 연결은 절연성 테이프로 함을 특징으로 한다.

Description

리드 온 칩 반도체 패키지
제1도는 종래의 리드 온 칩 반도체 패키지의 단면도,
제2도는 본 고안 리드 온 칩 반도체 패키지의 단면도,
제3도는 본 고안 리드 온 칩 반도체 패키지의 리드 프레임 평면도,
제4도는 제3도의 a-a선 상태에서 나타낸 패키지 확대단면도,
제5도는 본 고안의 칩위에 내부리드용 전도패턴이 형성된 상태를 나타내는 개략평면도이다.
도면의 주요부분에 대한 부호의 설명
2 : 칩 3 : 내부리드
4 : 제 1 절연테이프 5 : 본딩패드
6 : 버스바 7 : 전도층
8 : 제 2 절연테이프 9 : 와이어
본 고안은 리드 온 칩(LEAD ON CHIP PACVAGE; 이하 LOC라 칭함)반도체 패키지에 관한 것으로, 특히 반도체 패키지 제작시 테이프로 코팅(COATING)된 칩(CHIP) 상면에 전도성 물질을 이용하여 와이어 본딩(WIRE BONDING)을 하는 것을 특징으로 한다.
일반적으로 리드 온 칩 반도체 패키지는 칩에 리드를 절연 테이프를 사용하여 다이어태치(DIE ATTACH)하고, 칩에 형성되어 있는 패드(PAD)와, 내부리드는 와이어로 와이어 본딩시킨 다음 몰딩 수지로 몰딩(MOLDING)하여 제작한다.
이는 제 1 도와 같이 예시할 수 있는바, 칩(2)과 상면 양측에 제 1 절연테이프(4)를 이용하여 버스바(BUS BAR)(6) 및 내부리드(3)를 부착한 다음, 칩(2)에 형성되어 있는 각 패드(5)와 내부리드(3) 및 버스바(6)를 와이어(9) 본딩하고, 몰딩 수지로 몰딩하여 제작된 것이다.
이때 버스바(6)는 칩내의 각 회로에 전원을 직접 공급토록 공통적으로 사용되며, 내부리드(3)와 칩(2)의 패드(5)사이에 위치된다.
이러한 구조는 절연테이프(4)를 150~200℃에서 내부리드(3)와 칩(2)을 어태치하고, 동일온도하에 오븐(OVEN)에서 경화하거나, 300~400℃에서 한번 경화시켜 내부리드(3)와 칩(2)을 어태치 시키므로, 오븐 또는 고온에서 절연 테이프(4)를 경화시키기 위해 가열시킨다.
이후 내부리드와 버스바를 동시에 칩의 전도패드와 와이어 본딩시키고 몰딩하여 패키지를 수득하는 바, 몰딩공정시, 와이어 쇼트(SHORT; 단락)가 발생하는 문제점이 있다.
본 고안은 상기 문제점을 해결하기 위하여 안출한 것으로, 칩(2)의 상면에 내부리드와 와이어 본딩할 부위를 전도성 에폭시를 이용하여 패턴을 형성하고, 내부리드가 칩의 단부에서 연결되게하여 와이어 쇼트를 방지할 수 있도록 함을 특징으로 한다.
이하 도면을 참조하여 상세히 설명하면 다음과 같다.
제 2 도는 본 고안의 단면도로서, 제 1 절연 테이프(4)로 코팅된 칩(2)의 상면 양측에 내부리드(3)와 연결되는 패턴을 형성시킨 전도층(7)을 입혀셔 내부리드(3)를 어태치하고, 상기 전도층(7)에서 버스바(6)가 어태치되는 부위에는 제 2 절연테이프(8)를 이용하여 버스바(6)를 어태치하며, 칩(2)의 중앙부에 형성된 본딩패드(5)와 버스바(6) 와이어(9)본딩한 후, 몰딩물로 몰딩한 것을 나타낸다.
제 3 도는 본 고안 리드 온 칩 반도체 패키지의 리드 프레임 평면도이고, 제 4 도는 제 3 도의 a-a선 상태에서 나타낸 패키지 확대단면도로서, 리드프레임(LEAD FRAME)의 내부리드(3)보다 버스바(60를 높게 업셋(UP-SET)시키고 버스바(6) 하부에는 제 2 절연테이프(8)를 어태치시킨 것이다. 이때 내부리드(3)는 상대적으로 버스바(6)와의 거리가 멀다.
제 5 도는 본 고안의 칩(2)위에 내부리드용 전도패턴이 형성된 상태를 나타내는 개략평면도로서, 서로 이웃하는 두패드(5)에 대하여 전도층(7)은 내부리드(3)의 피치를 중심으로 형성하므로 도면을 통해서 볼때 이웃하는 두패드(5)에 전도층(7)이 똑같이 형성되지는 않는다.
그리고 이를 제 4 도처럼 리드프레임과 결합하여 도시하면 전원용패드(5)와 일반 내부리드와 연결되는 전도층(7)과 결합되는 패드는 일직선상에 있으므로 그림으로 나타나지 않음을 알 수 있다.
그리고, 상기 전도층(7)을 이용하여 내부리드(3)와 직접연결하며 와이어 본딩의 역활을 하므로 내부리드와 본딩패드와의 전기적 연결이 간편하고 정확하게 되어 쇼트를 방지할 수 있는 것이다.
이상과 같이 본 고안의 리드 온 칩 패키지는 내부리드와 절연테이프사이에 패턴을 형성시킨 전도층을 삽입하여, 상기 전도층에 형성된 패턴이 와이어 역할을 하도록 하므로써 와이어에 의한 쇼트를 방지하는 효과가 있다.

Claims (1)

  1. 리드 온 칩 반도체 패키지에 있어서, 내부리드와 어태치되는 전도층패턴을 칩의 전도패드에서 칩의 모서리로 향하도록 형성하고 전도층 패턴은 리드 간격을 이루도록 하며, 형성하고 내부리드는 칩의 모서리에 있는 전도층 패턴과 어태치시키고, 버스바는 절연테이프를 이용하여 전도층 위에서 어태치한 것을 특징으로 하는 리드 온 칩 반도체 패키지.
KR2019940039514U 1994-12-31 1994-12-31 리드온칩 반도체 패키지 KR200159005Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019940039514U KR200159005Y1 (ko) 1994-12-31 1994-12-31 리드온칩 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019940039514U KR200159005Y1 (ko) 1994-12-31 1994-12-31 리드온칩 반도체 패키지

Publications (2)

Publication Number Publication Date
KR960025514U KR960025514U (ko) 1996-07-22
KR200159005Y1 true KR200159005Y1 (ko) 1999-10-15

Family

ID=19405584

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019940039514U KR200159005Y1 (ko) 1994-12-31 1994-12-31 리드온칩 반도체 패키지

Country Status (1)

Country Link
KR (1) KR200159005Y1 (ko)

Also Published As

Publication number Publication date
KR960025514U (ko) 1996-07-22

Similar Documents

Publication Publication Date Title
US5545922A (en) Dual sided integrated circuit chip package with offset wire bonds and support block cavities
US6211574B1 (en) Semiconductor package with wire protection and method therefor
US20090189260A1 (en) Semiconductor device
JP2972096B2 (ja) 樹脂封止型半導体装置
KR19990005508A (ko) 2중 굴곡된 타이바와 소형 다이패드를 갖는 반도체 칩 패키지
KR100225333B1 (ko) 리이드프레임및반도체장치
US6541702B2 (en) Semiconductor device
JPH0558655B2 (ko)
WO1998029903A1 (en) Resin-encapsulated semiconductor device and method for manufacturing the same
JPH11260856A (ja) 半導体装置及びその製造方法並びに半導体装置の実装構造
US5075760A (en) Semiconductor device package assembly employing flexible tape
KR100674548B1 (ko) 반도체 장치
US6677665B2 (en) Dual-die integrated circuit package
US5382546A (en) Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same
KR200159005Y1 (ko) 리드온칩 반도체 패키지
KR0151828B1 (ko) 패키지 성형장치
JPS63255953A (ja) 絶縁物封止型回路装置
JPH0213462B2 (ko)
KR0138302Y1 (ko) 와이어 본딩이 용이한 반도체 장치
KR940008340B1 (ko) 반도체 장치용 리이드 프레임
JPH07283356A (ja) 樹脂封止型回路装置の製造方法
KR0124545Y1 (ko) 스텝형 패키지
KR100239685B1 (ko) 반도체 패키지 구조 및 그 제작방법
JPH06177312A (ja) 半導体装置およびリードフレーム
KR100198313B1 (ko) 반도체패키지의 리드프레임 제조방법 및 이를 이용한 반도체패키지의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20090624

Year of fee payment: 11

EXPY Expiration of term