KR0151828B1 - 패키지 성형장치 - Google Patents

패키지 성형장치 Download PDF

Info

Publication number
KR0151828B1
KR0151828B1 KR1019950022122A KR19950022122A KR0151828B1 KR 0151828 B1 KR0151828 B1 KR 0151828B1 KR 1019950022122 A KR1019950022122 A KR 1019950022122A KR 19950022122 A KR19950022122 A KR 19950022122A KR 0151828 B1 KR0151828 B1 KR 0151828B1
Authority
KR
South Korea
Prior art keywords
package
molding apparatus
thickness
molding
injection hole
Prior art date
Application number
KR1019950022122A
Other languages
English (en)
Other versions
KR970008432A (ko
Inventor
노희선
최희국
조인식
박태성
Original Assignee
김광호
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자주식회사 filed Critical 김광호
Priority to KR1019950022122A priority Critical patent/KR0151828B1/ko
Priority to US08/542,011 priority patent/US5811132A/en
Priority to JP26511995A priority patent/JP3179003B2/ja
Publication of KR970008432A publication Critical patent/KR970008432A/ko
Application granted granted Critical
Publication of KR0151828B1 publication Critical patent/KR0151828B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14639—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components
    • B29C45/14655—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components connected to or mounted on a carrier, e.g. lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)

Abstract

본 발명은 패키지 성형장치에 관한 것으로, 성형될 패키지의 불량을 방지하기 위해 상기 패키지 성형장치의 소정 영역에 배치.형성된 주입구들의 두께가 상기 성형될 패키지의 리드프레임의 두께에 대하여 크지 않게 형성된 것으로 패키지의 신뢰성을 개선하는 동시에 패키지의 외관을 미려하게 제작할 수 있는 효과가 있다.

Description

패키지 성형장치
제1a도는 종래 기술에 의한 하부 주입구(bottom gate)방식의 패키지 성형장치의 단면도.
제1b도는 제1a도의 주입구 부분의 측단면도.
제1c도는 종래 기술에 의한 하부 주입구 방식의 패키지 성형장치의 성형 메카니즘(molding mechanism)을 나타내는 예시도.
제2a도는 종래 기술에 의한 상부 주입구(top gate)방식의 패키지 성형장치의 단면도.
제2b도는 제 2a도의 주입구 부분의 측단면도.
제2c도는 종래 기술에 의한 상부 주입구 방식의 패키지 성형장치의 성형 메카니즘을 나타내는 예시도.
제3a도는 종래 기술에 의한 중앙부 주입구(center gate)방식의 패키지 성형장치의 단면도.
제3b도는 제3a도의 주입구 부분의 측단면도.
제3c도는 종래 기술에 의한 중앙부 주입구 방식의 패키지 성형장치의 성형 메카니즘을 나타내는 예시도.
제4a도는 본 발명에 의한 하부 주입구 방식의 패키지 성형장치의 단면도.
제4b도는 제4a도의 주입구 부분의 측단면도.
제4c도는 본 발명에 의한 하부 주입구 방식의 패키지 성형장치의 성형 메카니즘을 나타내는 예시도.
제4d도는 제4c도의 A부분을 상세하게 나타내는 확대도.
제5a도는 본 발명에 의한 상부 주입구 방식의 패키지 성형장치의 단면도.
제5b도는 제5a도의 주입구 부분의 측단면도.
제5c도는 본 발명에 의한 상부 주입구 방식의 패키지 성형장치의 성형 메카니즘을 나타내는 예시도.
제5D는 제5c도의 B부분을 상세하게 나타내는 확대도.
* 도면의 주요부분에 대한 부호의 설명
10 : 다이패드 20 : 칩
22 : 와이어 30 : 내부리드
40 : 외부리드 50 : 반(半)조립 상태의 패키지
380, 480 : 상부 금형 390, 490 : 하부 금형
382, 482 : 캐비티(cavity) 392, 492 : 캐비티
394, 484 : 주입구
400 : 상부 성형장치 500 : 하부 성형장치
본 발명은 패키지 성형장치에 관한 것으로, 더욱 상세하게는 성형장치내에 형성된 주입구(gate)의 두께를 줄여 패키지 크랙이나 칩 아웃(chip-out)등의 불량을 개선할 수 잇는 패키지 성형장치에 관한 것이다.
반도체 장치로 대표되는 반도체 산업이 현대의 정보화 사회에 있어서 기반산업에 위치하고 있다는 것은 주지의 사실이다. 반도체 장치에는 크게 분류하면 다이오드, 트랜지스터, 다이리스터 등의 개별 반도체와 집적회로로 양분된다. 이들 반도체 장치의 생산 금액 면에서는 집적회로의 비율이 압도적이다. 다이오드, 트랜지스터, 집적회로 등의 반도체 장치는 현재 주로 살리콘 웨이퍼상에 미세한 회로를 형성해서 칩을 만들고 있지만 먼지, 열, 습기, 전기 및 기계적 부하 등의 각종의 외부 요인에 의한 칩의 손상을 방지하고, 장치로서의 신뢰성을 향상시키기 위해 칩 주의를 금속, 세라믹 또는 성형수지에 의하여 봉지된 패키지 형태로 실용화하고 있으며, 그 중 대표적인 패키지가 플라스틱 패키지이다.
또한, 현재의 패키지 개발 추세가 박형(slim)의 패키지를 추구하기 때문에 반도체 장치의 성형공정이 더욱 더 중요시되고 있다. 그러나 , 패키지 성형장치의 구조상의 문제가 없더라도 박형의 패키지가 제작될 때에는 패키지 크랙이나 칩 아웃 등의 불량이 발생될 수도 있다.
제1a도는 종래 기술에 의한 하부 주입구(bottom gate)방식의 패키지 성형장치의 단면도이다.
제1b도는 제1a도의 주입구 부분의 측단면도이다.
제1c도는 종래 기술에 의한 하부 주입구 방식의 패키지 성형장치의 성형 메카니즘(molding mechanism)을 나타내는 예시도이다.
제1도를 참조하면, 하부 주입구 방식의 패키지 성형장치(이하 하부 성형장치라 한다)(100)는 상부 금형(80)과 하부 금형(90)을 포함하고 있으며, 그 금형들(80), (90)은 리드프레임에 칩이 탑재된 반(半)조립 상태의 패키지(50)가 내재.성형되어지는 캐비티(cavity)(82), (92)들이 형성되어 있으며, 소정의 영역에 성형수지(도시 안됨)가 주입되는 주입구(94)들이 배치.형성되어 있는 구조로 되어 있다.
상기 반조립 상태의 패키지(50)는 다이패드(10)와 칩(20)이 접착제(도시 안됨)에 의해 접착되어 있으며, 그 칩(20)의 상면에 형성되어 있는 본딩패드(도시 안됨)들은 그에 대응되는 내부리드(30)들과 와이어(22)에 의해 전기적 연결되어 있으며, 그 내부리드(30)들과 일체형으로 형성되어 있는 외부리드(40)들이 형성되어 있는 구조를 가지고 있다.
상기 주입구(94)는 하부 금형(90)의 소정 영역에 배치.형성되어 있으며, 그 주입구(94)의 두께는 리드(30), (40)들의 두께(리드프레임의 두께)에 비하여 더 두껍게 형성되어 있다. 또한, 상기 주입구(94)를 통하여 주입되는 성형수지(도시 안됨)는 화살표 방향으로 상기 캐비티(82),(92)에 충전(充塡 )되어 진다.
제2도 내지 제3도는 참조하면, 전술한 하부 성형장치(100)의 주입구(94)들이 배치된 위치, 두께 및 형상과 상기 캐비티의 내부로 충전되는 성형수지의 흐름 방향만이 상이할 뿐, 그 이외의 구성은 모두 동일하여 상부 성형장치 및 중앙부 성형장치에 대한 상세한 설명을 생략하기로 한다.
종래 기술에 의한 구조에 있어서는, 성형이 완료된 패키지가 디게이트 공정(degate process)을 거치게 되면, 패키지의 두께에 비하여 주입구 두께(깊이)가 차지하는 비율이 상대적으로 크기 때문에 패키지 크랙이나 칩 아웃(chip-out)의 패키지 불량율이 상대적으로 높아진다. 더욱이, 박형의 패키지에서는 디게이트된 부분의 외관이 미려하지 못한 단점도 내포하고 있다.
따라서 본 발명의 목적은 반도체 패키지의 성형공정에 있어서, 성형수지를 캐비티 내부로 주입하는 주입구 두께(깊이)의 점유율을 줄여 패키지 크랙이나 칩 아웃을 개선할 수 있는 패키지 성형장치를 제공하는데 있다.
상기 목적을 달성하기 위하여, 성형공정(molding process)에 사용되는 패키지 성형장치에 있어서, 성형될 패키지의 불량을 방지하기 위해 상기 패키지 성형장치의 소정 영역에 배채.형성된 주입구들의 두께(α), (β)가 상기 성형될 패키지의 리드프레임의 두께(δ)에 대하여 크지 않게 형성된 것을 특징으로 하는 패키지 성형장치를 제공한다.
이하, 첨부 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.
제4a도는 본 발명에 의한 하부 주입구(bottom gate)방식의 패키지 성형장치의 단면도이다.
제4b도는 제4a도의 측면도이다.
제4c도는 본 발명에 의한 하부 주입구 방식의 패키지 성형장치의 성형 메카니즘(molding mechanism)을 나타내는 예시도이다.
제4d도는 제4c도의 A부분을 상세하게 나타내는 확대도이다.
제4도는 참조하면, 본 발명에 의한 하부 주입구 방식의 패키지 성형장치(이하 하부 성형장치라 한다)(400)는 주입구(394)의 두께(α)가 리드(30), (40)들의 두께(δ)(리드프레임의 두께)보다 더 작게 형성된 것과 그의 형상 이외에는 제1도의 종래기술에 의한 하부 성형장치(100)와 동일한 구조를 가진다.
좀더 상세히 언급하면, 상기 주입구(394)의 두께(α)가 리드(30), (40)들의 두께(δ)에 비해 작게 형성되도록 그 주입구(394)의 말단부(캐비티 방향)의 높이가 종래 기술에 의한 주입구(394)의 말단부의 높이보다 더 높게 형성되어 있다. 또한, 상기 주입구(394)를 통하여 주입되는 성형수지(도시 안됨)는 화살표 방향으로 상기 캐비티(382), (392)에 충전(充塡)되어 진다.
제5도를 참조하면, 전술한 하부 성형장치(400)의 주입구(394)들이 배치된 위치, 두께(β)및 형상과 상기 캐비티의 내부로 충전되는 성형수지의 흐름 방향만이 상이할 뿐, 그 이외의 구성은 모두 동일하여 상부 성형장치에 대한 상세한 설명을 생략하기로 한다.
이와 같은 구조를 갖는 패키지 성형장치와 종래의 패키지 성형장치와 성능을 대비하기 위한 일 방편으로, 제작된 패키지의 불량율을 평가하여 보면 다음의 제1표와 같다.
.평가 프레스 : UPS120N-EX
.평가 성형장치 : SS-168(한미금형 제작, 본 발명)
.평가 대상이 된 칩 : 4M DRAM 20TSOP
.리드프레임의 두께 : 6mil
.상기의 장치들을 이용하여 칩이 패키지 된 후에 디플래싱(deflashing)하여 얻어진 결과임.
.종래 기술에 의한 패키지 성형장치(개선 전)의 주입구의 두께는 10mil이며, 본 발명에 의한 패키지 성형장치(개선 후)주입구의 두께는 5mil ~7mil이다.
상기의 제1표에서 나타내는 바와 같이, 본 발명에 의한 패키지 성형장치에 의해 제작된 패키지의 불량이 혁신적으로 개선되었다. 또한, 박형의 패키지의 제작에 있어서도 디게이트된(degated)패키지의 표면이 미려한 것을 시각적으로 용이하게 감지할 수 있다. 따라서, 주입구의 두께는 리드의 두께에 대해서 적어도 크지 않게 형성되는 것이 바람직하다.
여기서, 본 발명은 하부 및 상부 성형장치에 대해서만 기술을 하였지만, 이에 국한되지 않고 중앙부 성형장치에서도 적용될 수 있다.
또한, 이와 같은 구조를 갖는 패키지 성형장치는 통상적인 리드프레임의 두께인 6mil~12mil에서 적용이 가능하며, 바람직하게는 6mil~10mil정도, 더욱 바람직하게는 박형의 패키지(TSOP, UTSOP 등)에서 사용되는 6mil 정도의 리드프레임을 갖는 패키지에서 적용시에 패키지의 불량을 감소 및 미련한 외관을 갖는 패키지를 제작할 수 있다.
결과적으로, 패키지 성형장치의 주입구의 두께를 줄임으로써 패키지의 불량을 줄일 수 있는 동시에 패키지의 신뢰성을 개선할 수 있는 이점(利點)이 있다.

Claims (5)

  1. 성형공정에 사용되는 패키지 성형장치에 있어서, 성형될 패키지의 불량을 방지하기 위해 상기 패키지 성형장치의 소정 영역에 배치.형성된 주입구들의 두께(α),(β)가 상기 성형될 패키지의 리드프레임의 두께(δ)에 대하여 크지 않게 형성된 것을 특징으로 하는 패키지 성형장치.
  2. 제1항에 있어서, 상기 패키지 성형장치의 주입구 배치 방식이 하부 주입구(bottom gate)방식, 상부 주입구(top gate)방식 및 중앙부 주입구(center gate)방식중의 어느 하나인 것을 특징으로 하는 패키지 성형장치.
  3. 제1항에 있어서, 상기 리드프레임의 두께가 6mil 내지 12mil인 것을 특징으로 하는 패키지 성형장치.
  4. 제3항에 있어서, 상기 리드프레임의 두께가 6mil 내지 10mil인 것을 특징으로 하는 패키지 성형장치.
  5. 제4항에 있어서, 상기 리드프레임의 두께가 6mil인 것을 특징으로 하는 패키지 성형장치.
KR1019950022122A 1995-07-25 1995-07-25 패키지 성형장치 KR0151828B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950022122A KR0151828B1 (ko) 1995-07-25 1995-07-25 패키지 성형장치
US08/542,011 US5811132A (en) 1995-07-25 1995-10-12 Mold for semiconductor packages
JP26511995A JP3179003B2 (ja) 1995-07-25 1995-10-13 Ｔｓｏｐまたはｕｔｓｏｐのような超薄型半導体パッケージの成形装置および成形方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950022122A KR0151828B1 (ko) 1995-07-25 1995-07-25 패키지 성형장치

Publications (2)

Publication Number Publication Date
KR970008432A KR970008432A (ko) 1997-02-24
KR0151828B1 true KR0151828B1 (ko) 1998-12-01

Family

ID=19421554

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950022122A KR0151828B1 (ko) 1995-07-25 1995-07-25 패키지 성형장치

Country Status (3)

Country Link
US (1) US5811132A (ko)
JP (1) JP3179003B2 (ko)
KR (1) KR0151828B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100210710B1 (ko) * 1996-09-24 1999-07-15 윤종용 성형 금형
US6316089B1 (en) 1997-12-05 2001-11-13 Showa Denko K.K. Photocurable prepreg sheet for waterproofing, method and apparatus for production of prepreg sheet, and waterproofing method using the sheet
EP1075022A1 (en) * 1999-08-04 2001-02-07 STMicroelectronics S.r.l. Offset edges mold for plastic packaging of integrated semiconductor devices
DE10159522A1 (de) * 2001-12-05 2003-06-26 G L I Global Light Ind Gmbh Verfahren zur Herstellung von LED-Körpern
DE10242947B8 (de) * 2002-09-16 2009-06-18 Odelo Led Gmbh Verfahren zum Herstellen von LED-Körpern mit Hilfe einer Querschnittsverengung und Vorrichtung zur Durchführung des Herstellungsverfahrens
US7741707B2 (en) * 2006-02-27 2010-06-22 Stats Chippac Ltd. Stackable integrated circuit package system

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62173726A (ja) * 1986-01-27 1987-07-30 Rohm Co Ltd 半導体装置用樹脂成形方法
JPH0694146B2 (ja) * 1986-05-09 1994-11-24 富士通株式会社 トランスフア成形金型
US4954308A (en) * 1988-03-04 1990-09-04 Citizen Watch Co., Ltd. Resin encapsulating method
JPH04245447A (ja) * 1991-01-30 1992-09-02 Toshiba Corp 半導体素子樹脂封止用金型
JP3127555B2 (ja) * 1992-04-02 2001-01-29 富士電機株式会社 透明樹脂封止形半導体素子の成形用金型、およびその半導体素子の成形方法
US5326243A (en) * 1992-06-25 1994-07-05 Fierkens Richard H J Compression-cavity mold for plastic encapsulation of thin-package integrated circuit device
JPH06124971A (ja) * 1992-10-14 1994-05-06 Nec Corp 樹脂封止金型
JP2586831B2 (ja) * 1994-09-22 1997-03-05 日本電気株式会社 樹脂封止用金型および半導体装置の製造方法

Also Published As

Publication number Publication date
JP3179003B2 (ja) 2001-06-25
JPH0936157A (ja) 1997-02-07
US5811132A (en) 1998-09-22
KR970008432A (ko) 1997-02-24

Similar Documents

Publication Publication Date Title
US5527740A (en) Manufacturing dual sided wire bonded integrated circuit chip packages using offset wire bonds and support block cavities
US7102209B1 (en) Substrate for use in semiconductor manufacturing and method of making same
US6870274B2 (en) Flash-preventing window ball grid array semiconductor package, method for fabricating the same, and chip carrier used in the semiconductor package
JPH1126489A (ja) ゲートスロットを有するサブストレートならびに半導体パッケージ成形用の金型および成形方法
KR200309906Y1 (ko) 반도체 패키지 제조용 리드프레임
US20040217450A1 (en) Leadframe-based non-leaded semiconductor package and method of fabricating the same
JPH10284525A (ja) 半導体装置の製造方法
KR0151828B1 (ko) 패키지 성형장치
US6316829B1 (en) Reinforced semiconductor package
JP4477976B2 (ja) 半導体装置の製造方法
KR100258876B1 (ko) 반도체 시험용 패키지의 제조방법
KR100221918B1 (ko) 칩 스케일 패키지
JP2006229263A (ja) 半導体装置
JPH04373138A (ja) 樹脂封止半導体装置の製造方法
JP4002235B2 (ja) 樹脂封止型半導体装置
KR100199829B1 (ko) 반도체패키지용 리드프레임
KR950004210Y1 (ko) 표면실장자재의 패키지 성형구조
KR970010675B1 (ko) 반도체 제조용 리드프레임 구조
JP4294462B2 (ja) 樹脂封止型半導体装置の製造方法
KR200224097Y1 (ko) 몰딩용 다이
KR200159005Y1 (ko) 리드온칩 반도체 패키지
JPH0645514A (ja) 混成集積回路
JPH0562037U (ja) 樹脂封止半導体装置
KR20040022310A (ko) 분할부를 갖는 반도체 칩 패키지용 성형 금형
KR19980044619U (ko) 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120531

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee