JP3179003B2 - Tsopまたはutsopのような超薄型半導体パッケージの成形装置および成形方法 - Google Patents

Tsopまたはutsopのような超薄型半導体パッケージの成形装置および成形方法

Info

Publication number
JP3179003B2
JP3179003B2 JP26511995A JP26511995A JP3179003B2 JP 3179003 B2 JP3179003 B2 JP 3179003B2 JP 26511995 A JP26511995 A JP 26511995A JP 26511995 A JP26511995 A JP 26511995A JP 3179003 B2 JP3179003 B2 JP 3179003B2
Authority
JP
Japan
Prior art keywords
molding
package
injection port
molding apparatus
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP26511995A
Other languages
English (en)
Other versions
JPH0936157A (ja
Inventor
煕 善 盧
ヒー 國 崔
仁 植 趙
泰 成 朴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH0936157A publication Critical patent/JPH0936157A/ja
Application granted granted Critical
Publication of JP3179003B2 publication Critical patent/JP3179003B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B29WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29CSHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14639Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components
    • B29C45/14655Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components connected to or mounted on a carrier, e.g. lead frame
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、TSOPまたはU
TSOPのような超薄型半導体パッケージの成形装置お
よび成形方法に関し、より詳細には成形装置の注入口
(gate)の高さ(または幅)をリードフレームの厚
さより大きくならないように形成することによってパッ
ケージクラックやチップアウト(chip−out)等
の不良発生を著しく減少させることができるパッケージ
の成形装置および成形方法に関する。
【0002】
【従来の技術】半導体産業が現代の情報化社会における
基盤産業に位置しているというのは周知の事実である。
ダイオード、トランジスタ、集積回路等の半導体装置は
現在、主にシリコンウェーハ上に微細な回路を形成して
チップを作っているが、ごみ、熱、湿気、電気および機
械的な負荷等の各種外部要因によるチップの損傷を防止
し、装置としての信頼性を向上させるため、チップの周
囲を金属、セラミックまたは成形樹脂によって封止した
パッケージ形態で実現されている。その中で広く使われ
ているのは、エポキシ・モールディング・コンパウンド
を代表とする成形樹脂によって封止されたプラスチック
パッケージである。
【0003】現在のパッケージの開発は、薄形(sli
m)のパッケージを追究しており、半導体装置のデザイ
ンおよび成形工程がより一層重要視されている。しか
し、パッケージの成形装置自体に問題がないとしても薄
形のパッケージが製作されるときにはパッケージのクラ
ックやチップアウト等の不良が発生することがある。し
たがって、成形装置のデザインは成形装置の歩留りや半
導体装置の信頼性に決定的な影響を及ぼす。
【0004】半導体装置をパッケージングする成形装置
の金型部は上部金型と下部金型から成り、これらは半組
立状態の半導体装置を収容するときには開き、成形工程
中には閉じている。
【0005】また、成形装置は注入口とランナを具備し
ており、これらはモールディングコンパウンドを金型の
キャビティ内部に送り込むのに使われる。注入口はモー
ルディングコンパウンドが注入されるキャビティに通ず
る小さい開口であり、普通は下部金型または上部金型に
形成される。
【0006】図9は、下部金型に注入口を有する従来技
術による成形装置(下部注入口型のパッケージ成形装
置)の断面図を示している。
【0007】図10は、図9の注入口部分の側断面図で
あり、図11は、図9に示した下部注入口型のパッケー
ジ成形装置の成形メカニズムを示す図である。
【0008】図9〜図11を参照すると、下部注入口型
のパッケージ成形装置(以下、下部型成形装置という)
100は上部金型80と下部金型90を有し、その金型
80、90には、リードフレームにチップが搭載された
半組立状態のパッケージ50が内在・成形されるキャビ
ティ82、92が形成され、更に、成形樹脂(不図示)
を注入するためのランナおよび注入口94が所定の領域
に形成されている。
【0009】前記半組立状態のパッケージ50は、チッ
プ20がダイパッド10に接着剤(不図示)で接着さ
れ、チップ20の上面に形成されているボンディングパ
ッド(不図示)が対応する内部リード30とワイヤ22
によって電気的に連結され、内部リード30と一体形に
形成されている外部リード40が形成されている構造と
なっている。
【0010】注入口94は下部金型90の所定の領域に
形成されており、その注入口94の高さ(幅)は、リー
ド30、40の厚さ(リードフレームの厚さ)に比べて
大きく形成されている。また、注入口94を通じて注入
される成形樹脂(不図示)は、矢印方向にキャビティ8
2、92に充填される。
【0011】図12〜図14及び図15〜図17は、上
部型成形装置および中央部型成形装置の場合をそれぞれ
示している。これらは、図9〜図11に関連して説明し
た下部型成形装置100と、注入口が配置された位置、
形状、及びキャビティの内部に充填される成形樹脂の流
れ方向が異なるだけで、その以外の構成はすべて同一で
ある。したがって、上部型成形装置および中央部型成形
装置に対する詳細な説明は省略する。
【0012】
【発明が解決しようとする課題】従来技術による構造に
おいては、成形が完了したパッケージからゲート部分を
除去するディゲート(degate)処理を実施する
と、パッケージの厚さに比べ注入口の高さが占有する比
率が相対的に大きいので、パッケージのクラックやチッ
プアウトのパッケージの不良率が相対的に高くなる。こ
のようなパッケージの不良はTSOP(Thin Sm
all Outline Package)またはUT
SOP(Ultra Thin Small Outl
ine Package)のような超薄形パッケージの
場合に、より深刻になる。更に、薄形のパッケージにお
いてはディゲートされた部分の外観がよくないという短
所も有している。
【0013】本発明の目的は、TSOPまたはUTSO
Pのような超薄型半導体パッケージの成形工程におい
て、成形樹脂をキャビティ内部に注入する注入口の高さ
(幅)の大きさを小さくしてパッケージのクラックやチ
ップアウトの問題を改善できるパッケージの成形装置お
よび成形方法を提供することにある。
【0014】
【課題を解決するための手段】本発明に係る成形装置
は、モールディングコンパウンドを伝達するための一つ
以上の注入口、上部金型、下部金型、および前記上部金
型と下部金型との間に形成されており、封止しようとす
る半導体チップ・ワイヤ・リードフレームの組立体が配
置されるキャビティを含むTSOPまたはUTSOPの
ような超薄型半導体パッケージ用の成形装置において、
前記注入口の高さ(幅)が、リードフレームの厚みより
大きくならないように形成されていることを特徴とす
る。
【0015】また、本発明に係る成形方法は、(a)成
形装置のキャビティ内に半導体チップ・ワイヤ・リード
フレームの組立体を入れる段階と、(b)モールディン
グコンパウンドを前記キャビティ内に伝達して圧縮成形
を実施し、ゲートを有する成形組立体を得る段階と、
(c)前記成形組立体を取り出す段階と、を含むTSO
PまたはUTSOPのような超薄型半導体パッケージの
成形方法において、段階(b)から得られる成形組立体
のゲートの高さが、前記組立体内部のリードフレームの
厚みより大きくならないように形成されることを特徴と
する。
【0016】
【発明の実態の形態】以下、添付の図面を参照して本発
明の実施の形態について詳細に説明する。
【0017】図1は、本発明の一つの実施形態であっ
て、下部注入口(bottom gate)型のパッケ
ージ成形装置の断面図である。図2は、図1の側面図で
あり、図3は、図1に示した成形装置の成形メカニズム
を示す図である。図4は、図3の“A”の部分を詳細に
示す拡大図である。
【0018】図4を参照すると、本発明による下部注入
口型パッケージ成形装置(以下、下部注入型成形装置と
いう)400は、注入口394の厚さXがリード30、
40の厚さY(リードフレームの厚さ)より大きくない
ように、望ましくは厚さYより小さくなるように形成さ
れており、これ以外は、図9〜図11に示した従来技術
による下部型成形装置100と同一の構造となってい
る。
【0019】注入口394を通じて注入される成形樹脂
(不図示)は、図3および図4に示した矢印方向に前記
キャビティ382,392に充填される。
【0020】図5〜図8は本発明の別の実施形態であっ
て、上部注入口型の成形装置を示している。図5〜図8
に示した本発明による上部注入口型成形装置500は図
1〜図4に関連して説明した下部型成形装置400と比
較して、注入口が形成された位置およびキャビティの内
部に充填される成形樹脂の流れの方向が異なるだけで、
その以外の構成はすべて同一である。したがって、上部
注入口型成形装置に対する詳細な説明は省略する。
【0021】一方、本発明による成形工程は、(a)成
形装置のキャビティ内に半導体チップ・ワイヤ・リード
フレームの組立体を入れる段階と、(b)モールディン
グコンパウンドをキャビティ内に伝達して圧縮成形を実
施することによりゲートを有する成形組立体を得る段
階、および(c)成形組立体を取り出す段階とを含み、
前記段階(b)から得られる成形組立体のゲートの高さ
が組立体内部のリードフレームの厚さより大きくないこ
とを特徴とする。
【0022】その他の成形条件は本発明に決定的なもの
ではないし、当業者によって容易に適宜選定されるもの
である。本発明の成形工程によると、パッケージ内部の
リードフレームの厚さより大きくない高さのゲートを有
する成形された半導体パッケージが得られる。
【0023】本発明の成形装置と成形工程の効果を立証
するために、本発明のパッケージ成形装置を利用して製
作したパッケージと、従来のパッケージ成形装置によっ
て製作したパッケージの不良率を評価した結果を下記の
表1に示す。
【0024】なお、評価条件は次のとおりである。
【0025】 ・評価プレス :UPS120N−EX ・評価成形装置 :SS−168(韓美金型製作、本発明) ・評価対象になったチップ:4M DRAM 20TSOPII ・リードフレームの厚さ :6mil ・チップがパッケージされた後にディフレシング(de
flashing)してから算出した結果である。
【0026】・従来技術によるパッケージ成形装置(改
善前)の注入口の高さ(幅)は、10milであり、本
発明によるパッケージ成形装置(改善後)の注入口の高
さ(幅)は、5milである。
【0027】
【表1】 表1からわかるように、本発明によるパッケージ成形装
置および成形方法によって製作された半導体パッケージ
は、従来技術の場合に比べて不良率が顕著に減少してい
る。また、薄形のパッケージの製作においてもディゲー
トされた(degated)パッケージの表面が美麗な
ことが視覚的にも確認された。したがって、成形装置の
注入口の高さをリードフレームの厚さに対して大きくな
いように、望ましくは小さくなるように形成する本発明
は、従来技術に比べて有利な効果を有する。
【0028】ここでは、本発明を下部および上部型成形
装置に関してのみ記述したが、本発明はこれに限定され
るものでなく、中央部型成形装置においても適用するこ
とができる。
【0029】
【0030】成形直後の、まだディゲート工程を経てな
いパッケージのゲートの高さはリードフレームの厚さよ
り大きくないことが要求され、望ましくはリードフレー
ムの厚さより小さく、リードフレームの厚さの50%以
上の値をもつ。
【0031】
【発明の効果】以上詳細に説明したように、本発明によ
れば、TSOPまたはUTSOPのような超薄型半導体
パッケージにおいて、その成形装置の注入口の高さ
(幅)を、封止しようとする半導体パッケージ内のリー
ドフレームの厚さより大きくないようにすることによっ
て、半導体パッケージの不良を減少させ、美麗な外観を
有するパッケージを製作することができると共に、パッ
ケージの信頼性を改善することができる。
【図面の簡単な説明】
【図1】本発明による下部注入口型のパッケージ成形装
置の断面図である。
【図2】図1の注入口部分の側断面図である。
【図3】本発明による下部注入口型のパッケージ成形装
置の成形メカニズムを示す図である。
【図4】図3の“A”の部分を詳細に示す拡大図であ
る。
【図5】本発明による上部注入口型のパッケージ成形装
置の断面図である。
【図6】図5の注入口部分の側断面図である。
【図7】本発明による上部注入口型のパッケージ成形装
置の成形メカニズムを示す図である。
【図8】図7の“B”の部分を詳細に示す拡大図であ
る。
【図9】従来技術による下部注入口型のパッケージ成形
装置の断面図である。
【図10】図9の注入口部分の側断面図である。
【図11】従来技術による下部注入口型のパッケージ成
形装置の成形メカニズムを示す図である。
【図12】従来技術による上部注入口型のパッケージ成
形装置の断面図である。
【図13】図12の注入口部分の側断面図である。
【図14】従来技術による上部注入口型のパッケージ成
形装置の成形メカニズムを示す図である。
【図15】従来技術による中央部注入口型のパッケージ
成形装置の断面図である。
【図16】図15の注入口部分の側断面図である。
【図17】従来技術による中央部注入口型のパッケージ
成形装置の成形メカニズムを示す図である。
【符号の説明】
10 ダイパッド 20 チップ 22 ワイヤ 30 内部リード 40 外部リード 50 半組立状態のパッケージ 380,480 上部金型 390,490 下部金型 382,482 キャビティ 392,492 キャビティ 394,484 注入口 400 下部注入口型成形装置 500 上部注入口型成形装置
フロントページの続き (72)発明者 趙 仁 植 大韓民国忠清南都牙山群俳芳面北水里山 74番地 (72)発明者 朴 泰 成 大韓民国忠清南都牙山群俳芳面北水里山 74番地 (56)参考文献 特開 平4−245447(JP,A) 特開 昭62−261414(JP,A) 特開 昭62−173726(JP,A)

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項1】 モールディングコンパウンドを伝達する
    ための一つ以上の注入口、上部金型、下部金型、および
    前記上部金型と下部金型との間に形成されており封止し
    ようとする半導体チップ・ワイヤ・リードフレームの組
    立体が配置されるキャビティを含むTSOPまたはUT
    SOPのような超薄型半導体パッケージ用の成形装置に
    おいて、 前記注入口の高さが、リードフレームの厚みより大きく
    ならないように形成されていることを特徴とする成形装
    置。
  2. 【請求項2】 前記注入口が下部金型に形成されている
    請求項1に記載の成形装置。
  3. 【請求項3】 前記注入口が上部金型に形成されている
    請求項1に記載の成形装置。
  4. 【請求項4】 前記注入口が上部金型と下部金型の接面
    に形成されている請求項1に記載の成形装置。
  5. 【請求項5】 (a)成形装置のキャビティ内に半導体
    チップ・ワイヤ・リードフレームの組立体を入れる段階
    と、 (b)モールディングコンパウンドを前記キャビティ内
    に伝達して圧縮成形を実施し、ゲートを有する成形組立
    体を得る段階と、 (c)前記成形組立体を取り出す段階と、 を含むTSOPまたはUTSOPのような超薄型半導体
    パッケージの成形方法において、段階(b)から得られ
    る成形組立体のゲートの高さが、前記組立体内部のリー
    ドフレームの厚みより大きくならないように形成される
    ことを特徴とする成形方法。
  6. 【請求項6】 前記リードフレームの厚みが6milで
    あるときに前記注入口の高さが5milである、請求項
    1に記載の成形装置。
  7. 【請求項7】 前記リードフレームの厚みが6milで
    あるときに前記ゲートの高さが5milである、請求項
    5に記載の成形方法。
JP26511995A 1995-07-25 1995-10-13 Tsopまたはutsopのような超薄型半導体パッケージの成形装置および成形方法 Expired - Fee Related JP3179003B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019950022122A KR0151828B1 (ko) 1995-07-25 1995-07-25 패키지 성형장치
KR1995-22122 1995-07-25

Publications (2)

Publication Number Publication Date
JPH0936157A JPH0936157A (ja) 1997-02-07
JP3179003B2 true JP3179003B2 (ja) 2001-06-25

Family

ID=19421554

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26511995A Expired - Fee Related JP3179003B2 (ja) 1995-07-25 1995-10-13 Tsopまたはutsopのような超薄型半導体パッケージの成形装置および成形方法

Country Status (3)

Country Link
US (1) US5811132A (ja)
JP (1) JP3179003B2 (ja)
KR (1) KR0151828B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6316089B1 (en) 1997-12-05 2001-11-13 Showa Denko K.K. Photocurable prepreg sheet for waterproofing, method and apparatus for production of prepreg sheet, and waterproofing method using the sheet

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100210710B1 (ko) * 1996-09-24 1999-07-15 윤종용 성형 금형
EP1075022A1 (en) * 1999-08-04 2001-02-07 STMicroelectronics S.r.l. Offset edges mold for plastic packaging of integrated semiconductor devices
DE10159522A1 (de) * 2001-12-05 2003-06-26 G L I Global Light Ind Gmbh Verfahren zur Herstellung von LED-Körpern
DE10242947B8 (de) * 2002-09-16 2009-06-18 Odelo Led Gmbh Verfahren zum Herstellen von LED-Körpern mit Hilfe einer Querschnittsverengung und Vorrichtung zur Durchführung des Herstellungsverfahrens
US7741707B2 (en) * 2006-02-27 2010-06-22 Stats Chippac Ltd. Stackable integrated circuit package system

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62173726A (ja) * 1986-01-27 1987-07-30 Rohm Co Ltd 半導体装置用樹脂成形方法
JPH0694146B2 (ja) * 1986-05-09 1994-11-24 富士通株式会社 トランスフア成形金型
US4954308A (en) * 1988-03-04 1990-09-04 Citizen Watch Co., Ltd. Resin encapsulating method
JPH04245447A (ja) * 1991-01-30 1992-09-02 Toshiba Corp 半導体素子樹脂封止用金型
JP3127555B2 (ja) * 1992-04-02 2001-01-29 富士電機株式会社 透明樹脂封止形半導体素子の成形用金型、およびその半導体素子の成形方法
US5326243A (en) * 1992-06-25 1994-07-05 Fierkens Richard H J Compression-cavity mold for plastic encapsulation of thin-package integrated circuit device
JPH06124971A (ja) * 1992-10-14 1994-05-06 Nec Corp 樹脂封止金型
JP2586831B2 (ja) * 1994-09-22 1997-03-05 日本電気株式会社 樹脂封止用金型および半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6316089B1 (en) 1997-12-05 2001-11-13 Showa Denko K.K. Photocurable prepreg sheet for waterproofing, method and apparatus for production of prepreg sheet, and waterproofing method using the sheet

Also Published As

Publication number Publication date
KR0151828B1 (ko) 1998-12-01
JPH0936157A (ja) 1997-02-07
US5811132A (en) 1998-09-22
KR970008432A (ko) 1997-02-24

Similar Documents

Publication Publication Date Title
US7271036B2 (en) Leadframe alteration to direct compound flow into package
US20040217450A1 (en) Leadframe-based non-leaded semiconductor package and method of fabricating the same
US8587098B2 (en) Integrated circuit protruding pad package system and method for manufacturing thereof
JP3179003B2 (ja) Tsopまたはutsopのような超薄型半導体パッケージの成形装置および成形方法
JPH04249348A (ja) 樹脂封止型半導体装置およびその製造方法
JPH05291459A (ja) 半導体装置及びその製造方法
JP3616469B2 (ja) 半導体装置およびその製造方法
JP2555931B2 (ja) 半導体装置の製造方法
JPH0582573A (ja) 樹脂封止型半導体装置用金型
JP2621814B2 (ja) 樹脂封止型半導体装置
JPH07169780A (ja) Col半導体装置、及びそのリードフレーム
KR100199829B1 (ko) 반도체패키지용 리드프레임
JPH05243448A (ja) 集積回路用パッケージ
JPH0653399A (ja) 樹脂封止型半導体装置
JPH04293243A (ja) 樹脂封止用金型装置とゲートの切断方法
KR0134812Y1 (ko) 반도체 몰드금형의 보이드방지용 게이트구조
KR100531423B1 (ko) 반도체 패키지 제조용 리드프레임 및 이에 적용되는 몰드다이, 그리고 이를 이용한 패키지 제조장치.
JPH11220087A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
KR0142757B1 (ko) 범프형 에어벤트킷트를 갖는 반도체 패키지 금형
KR100641524B1 (ko) 반도체 소자 패키징 방법
KR100687067B1 (ko) 패키지 균열 방지용 더미 리드를 가지는 리드 프레임과그를 이용한 반도체 칩 패키지
JP2997182B2 (ja) 面実装用樹脂封止半導体装置
KR20090001103U (ko) 반도체 소자 패키징용 몰딩구조
JP2503561Y2 (ja) リ―ドフレ―ム
JPH0325945A (ja) 樹脂封止型半導体集積回路の樹脂封止装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090413

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090413

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100413

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110413

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120413

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120413

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130413

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130413

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140413

Year of fee payment: 13

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees