JPH0936157A - 半導体パッケージの成形装置および成形方法 - Google Patents
半導体パッケージの成形装置および成形方法Info
- Publication number
- JPH0936157A JPH0936157A JP7265119A JP26511995A JPH0936157A JP H0936157 A JPH0936157 A JP H0936157A JP 7265119 A JP7265119 A JP 7265119A JP 26511995 A JP26511995 A JP 26511995A JP H0936157 A JPH0936157 A JP H0936157A
- Authority
- JP
- Japan
- Prior art keywords
- molding
- package
- thickness
- lead frame
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000465 moulding Methods 0.000 title claims abstract description 95
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 238000000034 method Methods 0.000 title claims abstract description 18
- 238000002347 injection Methods 0.000 claims description 34
- 239000007924 injection Substances 0.000 claims description 34
- 150000001875 compounds Chemical class 0.000 claims description 7
- 238000000748 compression moulding Methods 0.000 claims description 2
- 229920005989 resin Polymers 0.000 abstract description 9
- 239000011347 resin Substances 0.000 abstract description 9
- 238000005336 cracking Methods 0.000 abstract description 2
- 230000002950 deficient Effects 0.000 abstract description 2
- 230000007547 defect Effects 0.000 description 7
- 238000011156 evaluation Methods 0.000 description 4
- 238000001746 injection moulding Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 229920006336 epoxy molding compound Polymers 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
- B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
- B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
- B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
- B29C45/14639—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components
- B29C45/14655—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components connected to or mounted on a carrier, e.g. lead frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Mechanical Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Moulds For Moulding Plastics Or The Like (AREA)
- Injection Moulding Of Plastics Or The Like (AREA)
Abstract
(57)【要約】
【課題】 成形されるパッケージの不良を防止するパッ
ケージの成形装置および成形方法を提供する。 【解決手段】 パッケージ成形装置の注入口の高さ
（幅）を成形されるパッケージのリードフレームの厚さ
より大きくないように形成したことを特徴としており、
それによりパッケージの不良を顕著に減少させてパッケ
ージの信頼性を改善すると同時にパッケージの外観を美
麗に製作することができる。
ケージの成形装置および成形方法を提供する。 【解決手段】 パッケージ成形装置の注入口の高さ
（幅）を成形されるパッケージのリードフレームの厚さ
より大きくないように形成したことを特徴としており、
それによりパッケージの不良を顕著に減少させてパッケ
ージの信頼性を改善すると同時にパッケージの外観を美
麗に製作することができる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体パッケージの
成形装置および成形方法に関し、より詳細には成形装置
の注入口（ｇａｔｅ）の高さ（または幅）をリードフレ
ームの厚さより大きくならないように形成することによ
ってパッケージクラックやチップアウト（ｃｈｉｐ−ｏ
ｕｔ）等の不良発生を著しく減少させることができるパ
ッケージの成形装置および成形方法に関する。
成形装置および成形方法に関し、より詳細には成形装置
の注入口（ｇａｔｅ）の高さ（または幅）をリードフレ
ームの厚さより大きくならないように形成することによ
ってパッケージクラックやチップアウト（ｃｈｉｐ−ｏ
ｕｔ）等の不良発生を著しく減少させることができるパ
ッケージの成形装置および成形方法に関する。
【０００２】
【従来の技術】半導体産業が現代の情報化社会における
基盤産業に位置しているというのは周知の事実である。
ダイオード、トランジスタ、集積回路等の半導体装置は
現在、主にシリコンウェーハ上に微細な回路を形成して
チップを作っているが、ごみ、熱、湿気、電気および機
械的な負荷等の各種外部要因によるチップの損傷を防止
し、装置としての信頼性を向上させるため、チップの周
囲を金属、セラミックまたは成形樹脂によって封止した
パッケージ形態で実現されている。その中で広く使われ
ているのは、エポキシ・モールディング・コンパウンド
を代表とする成形樹脂によって封止されたプラスチック
パッケージである。
基盤産業に位置しているというのは周知の事実である。
ダイオード、トランジスタ、集積回路等の半導体装置は
現在、主にシリコンウェーハ上に微細な回路を形成して
チップを作っているが、ごみ、熱、湿気、電気および機
械的な負荷等の各種外部要因によるチップの損傷を防止
し、装置としての信頼性を向上させるため、チップの周
囲を金属、セラミックまたは成形樹脂によって封止した
パッケージ形態で実現されている。その中で広く使われ
ているのは、エポキシ・モールディング・コンパウンド
を代表とする成形樹脂によって封止されたプラスチック
パッケージである。
【０００３】現在のパッケージの開発は、薄形（ｓｌｉ
ｍ）のパッケージを追究しており、半導体装置のデザイ
ンおよび成形工程がより一層重要視されている。しか
し、パッケージの成形装置自体に問題がないとしても薄
形のパッケージが製作されるときにはパッケージのクラ
ックやチップアウト等の不良が発生することがある。し
たがって、成形装置のデザインは成形装置の歩留りや半
導体装置の信頼性に決定的な影響を及ぼす。
ｍ）のパッケージを追究しており、半導体装置のデザイ
ンおよび成形工程がより一層重要視されている。しか
し、パッケージの成形装置自体に問題がないとしても薄
形のパッケージが製作されるときにはパッケージのクラ
ックやチップアウト等の不良が発生することがある。し
たがって、成形装置のデザインは成形装置の歩留りや半
導体装置の信頼性に決定的な影響を及ぼす。
【０００４】半導体装置をパッケージングする成形装置
の金型部は上部金型と下部金型から成り、これらは半組
立状態の半導体装置を収容するときには開き、成形工程
中には閉じている。
の金型部は上部金型と下部金型から成り、これらは半組
立状態の半導体装置を収容するときには開き、成形工程
中には閉じている。
【０００５】また、成形装置は注入口とランナを具備し
ており、これらはモールディングコンパウンドを金型の
キャビティ内部に送り込むのに使われる。注入口はモー
ルディングコンパウンドが注入されるキャビティに通ず
る小さい開口であり、普通は下部金型または上部金型に
形成される。
ており、これらはモールディングコンパウンドを金型の
キャビティ内部に送り込むのに使われる。注入口はモー
ルディングコンパウンドが注入されるキャビティに通ず
る小さい開口であり、普通は下部金型または上部金型に
形成される。
【０００６】図９は、下部金型に注入口を有する従来技
術による成形装置（下部注入口型のパッケージ成形装
置）の断面図を示している。
術による成形装置（下部注入口型のパッケージ成形装
置）の断面図を示している。
【０００７】図１０は、図９の注入口部分の側断面図で
あり、図１１は、図９に示した下部注入口型のパッケー
ジ成形装置の成形メカニズムを示す図である。
あり、図１１は、図９に示した下部注入口型のパッケー
ジ成形装置の成形メカニズムを示す図である。
【０００８】図９〜図１１を参照すると、下部注入口型
のパッケージ成形装置（以下、下部型成形装置という）
１００は上部金型８０と下部金型９０を有し、その金型
８０、９０には、リードフレームにチップが搭載された
半組立状態のパッケージ５０が内在・成形されるキャビ
ティ８２、９２が形成され、更に、成形樹脂（不図示）
を注入するためのランナおよび注入口９４が所定の領域
に形成されている。
のパッケージ成形装置（以下、下部型成形装置という）
１００は上部金型８０と下部金型９０を有し、その金型
８０、９０には、リードフレームにチップが搭載された
半組立状態のパッケージ５０が内在・成形されるキャビ
ティ８２、９２が形成され、更に、成形樹脂（不図示）
を注入するためのランナおよび注入口９４が所定の領域
に形成されている。
【０００９】前記半組立状態のパッケージ５０は、チッ
プ２０がダイパッド１０に接着剤（不図示）で接着さ
れ、チップ２０の上面に形成されているボンディングパ
ッド（不図示）が対応する内部リード３０とワイヤ２２
によって電気的に連結され、内部リード３０と一体形に
形成されている外部リード４０が形成されている構造と
なっている。
プ２０がダイパッド１０に接着剤（不図示）で接着さ
れ、チップ２０の上面に形成されているボンディングパ
ッド（不図示）が対応する内部リード３０とワイヤ２２
によって電気的に連結され、内部リード３０と一体形に
形成されている外部リード４０が形成されている構造と
なっている。
【００１０】注入口９４は下部金型９０の所定の領域に
形成されており、その注入口９４の高さ（幅）は、リー
ド３０、４０の厚さ（リードフレームの厚さ）に比べて
大きく形成されている。また、注入口９４を通じて注入
される成形樹脂（不図示）は、矢印方向にキャビティ８
２、９２に充填される。
形成されており、その注入口９４の高さ（幅）は、リー
ド３０、４０の厚さ（リードフレームの厚さ）に比べて
大きく形成されている。また、注入口９４を通じて注入
される成形樹脂（不図示）は、矢印方向にキャビティ８
２、９２に充填される。
【００１１】図１２〜図１４及び図１５〜図１７は、上
部型成形装置および中央部型成形装置の場合をそれぞれ
示している。これらは、図９〜図１１に関連して説明し
た下部型成形装置１００と、注入口が配置された位置、
形状、及びキャビティの内部に充填される成形樹脂の流
れ方向が異なるだけで、その以外の構成はすべて同一で
ある。したがって、上部型成形装置および中央部型成形
装置に対する詳細な説明は省略する。
部型成形装置および中央部型成形装置の場合をそれぞれ
示している。これらは、図９〜図１１に関連して説明し
た下部型成形装置１００と、注入口が配置された位置、
形状、及びキャビティの内部に充填される成形樹脂の流
れ方向が異なるだけで、その以外の構成はすべて同一で
ある。したがって、上部型成形装置および中央部型成形
装置に対する詳細な説明は省略する。
【００１２】
【発明が解決しようとする課題】従来技術による構造に
おいては、成形が完了したパッケージからゲート部分を
除去するディゲート（ｄｅｇａｔｅ）処理を実施する
と、パッケージの厚さに比べ注入口の高さが占有する比
率が相対的に大きいので、パッケージのクラックやチッ
プアウトのパッケージの不良率が相対的に高くなる。こ
のようなパッケージの不良はＴＳＯＰ（Ｔｈｉｎ Ｓｍ
ａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）またはＵＴ
ＳＯＰ（Ｕｌｔｒａ Ｔｈｉｎ Ｓｍａｌｌ Ｏｕｔｌ
ｉｎｅ Ｐａｃｋａｇｅ）のような超薄形パッケージの
場合に、より深刻になる。更に、薄形のパッケージにお
いてはディゲートされた部分の外観がよくないという短
所も有している。
おいては、成形が完了したパッケージからゲート部分を
除去するディゲート（ｄｅｇａｔｅ）処理を実施する
と、パッケージの厚さに比べ注入口の高さが占有する比
率が相対的に大きいので、パッケージのクラックやチッ
プアウトのパッケージの不良率が相対的に高くなる。こ
のようなパッケージの不良はＴＳＯＰ（Ｔｈｉｎ Ｓｍ
ａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）またはＵＴ
ＳＯＰ（Ｕｌｔｒａ Ｔｈｉｎ Ｓｍａｌｌ Ｏｕｔｌ
ｉｎｅ Ｐａｃｋａｇｅ）のような超薄形パッケージの
場合に、より深刻になる。更に、薄形のパッケージにお
いてはディゲートされた部分の外観がよくないという短
所も有している。
【００１３】本発明の目的は、半導体パッケージの成形
工程において、成形樹脂をキャビティ内部に注入する注
入口の高さ（幅）の大きさを小さくしてパッケージのク
ラックやチップアウトの問題を改善できるパッケージの
成形装置及び成形方法を提供することにある。
工程において、成形樹脂をキャビティ内部に注入する注
入口の高さ（幅）の大きさを小さくしてパッケージのク
ラックやチップアウトの問題を改善できるパッケージの
成形装置及び成形方法を提供することにある。
【００１４】
【課題を解決するための手段】本発明に係る成形装置
は、モールディングコンパウンドを伝達するための一つ
以上の注入口、上部金型、下部金型、および前記上部金
型と下部金型との間に形成されており、封止しようとす
る半導体チップ・ワイヤ・リードフレームの組立体が配
置されるキャビティを含む半導体装置用の成形装置にお
いて、前記注入口の高さ（幅）がリードフレームの厚さ
より大きくないように形成されることを特徴とする。
は、モールディングコンパウンドを伝達するための一つ
以上の注入口、上部金型、下部金型、および前記上部金
型と下部金型との間に形成されており、封止しようとす
る半導体チップ・ワイヤ・リードフレームの組立体が配
置されるキャビティを含む半導体装置用の成形装置にお
いて、前記注入口の高さ（幅）がリードフレームの厚さ
より大きくないように形成されることを特徴とする。
【００１５】また、本発明に係る成形方法は、（ａ）成
形装置のキャビティ内に半導体チップ・ワイヤ・リード
フレームの組立体を入れる段階と、（ｂ）モールディン
グコンパウンドをキャビティ内に伝達して圧縮成形を実
施し、ゲートを有する成形組立体を得る段階、および
（ｃ）成形組立体を取出す段階とを含む半導体パッケー
ジの成形方法において、段階（ｂ）から得られる成形組
立体のゲートの高さが組立体内部のリードフレームの厚
さより大きくないことを特徴とする。
形装置のキャビティ内に半導体チップ・ワイヤ・リード
フレームの組立体を入れる段階と、（ｂ）モールディン
グコンパウンドをキャビティ内に伝達して圧縮成形を実
施し、ゲートを有する成形組立体を得る段階、および
（ｃ）成形組立体を取出す段階とを含む半導体パッケー
ジの成形方法において、段階（ｂ）から得られる成形組
立体のゲートの高さが組立体内部のリードフレームの厚
さより大きくないことを特徴とする。
【００１６】
【発明の実態の形態】以下、添付の図面を参照して本発
明の実施の形態について詳細に説明する。
明の実施の形態について詳細に説明する。
【００１７】図１は、本発明の一つの実施形態であっ
て、下部注入口（ｂｏｔｔｏｍ ｇａｔｅ）型のパッケ
ージ成形装置の断面図である。図２は、図１の側面図で
あり、図３は、図１に示した成形装置の成形メカニズム
を示す図である。図４は、図３の“Ａ”の部分を詳細に
示す拡大図である。
て、下部注入口（ｂｏｔｔｏｍ ｇａｔｅ）型のパッケ
ージ成形装置の断面図である。図２は、図１の側面図で
あり、図３は、図１に示した成形装置の成形メカニズム
を示す図である。図４は、図３の“Ａ”の部分を詳細に
示す拡大図である。
【００１８】図４を参照すると、本発明による下部注入
口型パッケージ成形装置（以下、下部注入型成形装置と
いう）４００は、注入口３９４の厚さＸがリード３０、
４０の厚さＹ（リードフレームの厚さ）より大きくない
ように、望ましくは厚さＹより小さくなるように形成さ
れており、これ以外は、図９〜図１１に示した従来技術
による下部型成形装置１００と同一の構造となってい
る。
口型パッケージ成形装置（以下、下部注入型成形装置と
いう）４００は、注入口３９４の厚さＸがリード３０、
４０の厚さＹ（リードフレームの厚さ）より大きくない
ように、望ましくは厚さＹより小さくなるように形成さ
れており、これ以外は、図９〜図１１に示した従来技術
による下部型成形装置１００と同一の構造となってい
る。
【００１９】注入口３９４を通じて注入される成形樹脂
（不図示）は、図３および図４に示した矢印方向に前記
キャビティ３８２，３９２に充填される。
（不図示）は、図３および図４に示した矢印方向に前記
キャビティ３８２，３９２に充填される。
【００２０】図５〜図８は本発明の別の実施形態であっ
て、上部注入口型の成形装置を示している。図５〜図８
に示した本発明による上部注入口型成形装置５００は図
１〜図４に関連して説明した下部型成形装置４００と比
較して、注入口が形成された位置およびキャビティの内
部に充填される成形樹脂の流れの方向が異なるだけで、
その以外の構成はすべて同一である。したがって、上部
注入口型成形装置に対する詳細な説明は省略する。
て、上部注入口型の成形装置を示している。図５〜図８
に示した本発明による上部注入口型成形装置５００は図
１〜図４に関連して説明した下部型成形装置４００と比
較して、注入口が形成された位置およびキャビティの内
部に充填される成形樹脂の流れの方向が異なるだけで、
その以外の構成はすべて同一である。したがって、上部
注入口型成形装置に対する詳細な説明は省略する。
【００２１】一方、本発明による成形工程は、（ａ）成
形装置のキャビティ内に半導体チップ・ワイヤ・リード
フレームの組立体を入れる段階と、（ｂ）モールディン
グコンパウンドをキャビティ内に伝達して圧縮成形を実
施することによりゲートを有する成形組立体を得る段
階、および（ｃ）成形組立体を取り出す段階とを含み、
前記段階（ｂ）から得られる成形組立体のゲートの高さ
が組立体内部のリードフレームの厚さより大きくないこ
とを特徴とする。
形装置のキャビティ内に半導体チップ・ワイヤ・リード
フレームの組立体を入れる段階と、（ｂ）モールディン
グコンパウンドをキャビティ内に伝達して圧縮成形を実
施することによりゲートを有する成形組立体を得る段
階、および（ｃ）成形組立体を取り出す段階とを含み、
前記段階（ｂ）から得られる成形組立体のゲートの高さ
が組立体内部のリードフレームの厚さより大きくないこ
とを特徴とする。
【００２２】その他の成形条件は本発明に決定的なもの
ではないし、当業者によって容易に適宜選定されるもの
である。本発明の成形工程によると、パッケージ内部の
リードフレームの厚さより大きくない高さのゲートを有
する成形された半導体パッケージが得られる。
ではないし、当業者によって容易に適宜選定されるもの
である。本発明の成形工程によると、パッケージ内部の
リードフレームの厚さより大きくない高さのゲートを有
する成形された半導体パッケージが得られる。
【００２３】本発明の成形装置と成形工程の効果を立証
するために、本発明のパッケージ成形装置を利用して製
作したパッケージと、従来のパッケージ成形装置によっ
て製作したパッケージの不良率を評価した結果を下記の
表１に示す。
するために、本発明のパッケージ成形装置を利用して製
作したパッケージと、従来のパッケージ成形装置によっ
て製作したパッケージの不良率を評価した結果を下記の
表１に示す。
【００２４】なお、評価条件は次のとおりである。
【００２５】 ・評価プレス ：ＵＰＳ１２０Ｎ−ＥＸ ・評価成形装置 ：ＳＳ−１６８（韓美金型製作、本発明） ・評価対象になったチップ：４Ｍ ＤＲＡＭ ２０ＴＳＯＰII ・リードフレームの厚さ ：６ｍｉｌ ・チップがパッケージされた後にディフレシング（ｄｅ
ｆｌａｓｈｉｎｇ）してから算出した結果である。
ｆｌａｓｈｉｎｇ）してから算出した結果である。
【００２６】・従来技術によるパッケージ成形装置（改
善前）の注入口の高さ（幅）は、１０ｍｉｌであり、本
発明によるパッケージ成形装置（改善後）の注入口の高
さ（幅）は、５ｍｉｌである。
善前）の注入口の高さ（幅）は、１０ｍｉｌであり、本
発明によるパッケージ成形装置（改善後）の注入口の高
さ（幅）は、５ｍｉｌである。
【００２７】
【表１】 表１からわかるように、本発明によるパッケージ成形装
置および成形方法によって製作された半導体パッケージ
は、従来技術の場合に比べて不良率が顕著に減少してい
る。また、薄形のパッケージの製作においてもディゲー
トされた（ｄｅｇａｔｅｄ）パッケージの表面が美麗な
ことが視覚的にも確認された。したがって、成形装置の
注入口の高さをリードフレームの厚さに対して大きくな
いように、望ましくは小さくなるように形成する本発明
は、従来技術に比べて有利な効果を有する。
置および成形方法によって製作された半導体パッケージ
は、従来技術の場合に比べて不良率が顕著に減少してい
る。また、薄形のパッケージの製作においてもディゲー
トされた（ｄｅｇａｔｅｄ）パッケージの表面が美麗な
ことが視覚的にも確認された。したがって、成形装置の
注入口の高さをリードフレームの厚さに対して大きくな
いように、望ましくは小さくなるように形成する本発明
は、従来技術に比べて有利な効果を有する。
【００２８】ここでは、本発明を下部および上部型成形
装置に関してのみ記述したが、本発明はこれに限定され
るものでなく、中央部型成形装置においても適用するこ
とができる。
装置に関してのみ記述したが、本発明はこれに限定され
るものでなく、中央部型成形装置においても適用するこ
とができる。
【００２９】このような構造を有するパッケージ成形装
置は、通常の、リードフレームの厚さが６ｍｉｌ〜１２
ｍｉｌであるものに適用可能であり、望ましくは６ｍｉ
ｌ〜１０ｍｉｌの厚さのリードフレームを有するパッケ
ージに適用した時に、パッケージの不良率の減少および
美麗な外観を有するパッケージを製作することができ
る。
置は、通常の、リードフレームの厚さが６ｍｉｌ〜１２
ｍｉｌであるものに適用可能であり、望ましくは６ｍｉ
ｌ〜１０ｍｉｌの厚さのリードフレームを有するパッケ
ージに適用した時に、パッケージの不良率の減少および
美麗な外観を有するパッケージを製作することができ
る。
【００３０】成形直後の、まだディゲート工程を経てな
いパッケージのゲートの高さはリードフレームの厚さよ
り大きくないことが要求され、望ましくはリードフレー
ムの厚さより小さく、リードフレームの厚さの５０％以
上の値をもつ。
いパッケージのゲートの高さはリードフレームの厚さよ
り大きくないことが要求され、望ましくはリードフレー
ムの厚さより小さく、リードフレームの厚さの５０％以
上の値をもつ。
【００３１】
【発明の効果】以上詳細に説明したように、本発明によ
れば、パッケージ成形装置の注入口の高さ（幅）を、封
止しようとする半導体パッケージ内のリードフレームの
厚さより大きくないようにすることによって、半導体パ
ッケージの不良を減少させることができると同時にパッ
ケージの信頼性を改善することができる。
れば、パッケージ成形装置の注入口の高さ（幅）を、封
止しようとする半導体パッケージ内のリードフレームの
厚さより大きくないようにすることによって、半導体パ
ッケージの不良を減少させることができると同時にパッ
ケージの信頼性を改善することができる。
【図１】本発明による下部注入口型のパッケージ成形装
置の断面図である。
置の断面図である。
【図２】図１の注入口部分の側断面図である。
【図３】本発明による下部注入口型のパッケージ成形装
置の成形メカニズムを示す図である。
置の成形メカニズムを示す図である。
【図４】図３の“Ａ”の部分を詳細に示す拡大図であ
る。
る。
【図５】本発明による上部注入口型のパッケージ成形装
置の断面図である。
置の断面図である。
【図６】図５の注入口部分の側断面図である。
【図７】本発明による上部注入口型のパッケージ成形装
置の成形メカニズムを示す図である。
置の成形メカニズムを示す図である。
【図８】図７の“Ｂ”の部分を詳細に示す拡大図であ
る。
る。
【図９】従来技術による下部注入口型のパッケージ成形
装置の断面図である。
装置の断面図である。
【図１０】図９の注入口部分の側断面図である。
【図１１】従来技術による下部注入口型のパッケージ成
形装置の成形メカニズムを示す図である。
形装置の成形メカニズムを示す図である。
【図１２】従来技術による上部注入口型のパッケージ成
形装置の断面図である。
形装置の断面図である。
【図１３】図１２の注入口部分の側断面図である。
【図１４】従来技術による上部注入口型のパッケージ成
形装置の成形メカニズムを示す図である。
形装置の成形メカニズムを示す図である。
【図１５】従来技術による中央部注入口型のパッケージ
成形装置の断面図である。
成形装置の断面図である。
【図１６】図１５の注入口部分の側断面図である。
【図１７】従来技術による中央部注入口型のパッケージ
成形装置の成形メカニズムを示す図である。
成形装置の成形メカニズムを示す図である。
１０ ダイパッド ２０ チップ ２２ ワイヤ ３０ 内部リード ４０ 外部リード ５０ 半組立状態のパッケージ ３８０，４８０ 上部金型 ３９０，４９０ 下部金型 ３８２，４８２ キャビティ ３９２，４９２ キャビティ ３９４，４８４ 注入口 ４００ 下部注入口型成形装置 ５００ 上部注入口型成形装置
フロントページの続き (72)発明者 朴 泰 成 大韓民国忠清南都牙山群俳芳面北水里山74 番地
Claims (6)
- 【請求項１】 モールディングコンパウンドを伝達する
ための一つ以上の注入口、上部金型、下部金型、および
前記上部金型と下部金型との間に形成されており封止し
ようとする半導体チップ・ワイヤ・リードフレームの組
立体が配置されるキャビティを含む半導体装置用の成形
装置において、 前記注入口の高さがリードフレームの厚さより大きくな
らないように形成されることを特徴とする成形装置。 - 【請求項２】 前記注入口が下部金型に形成されている
ことを特徴とする請求項１記載の成形装置。 - 【請求項３】 前記注入口が上部金型に形成されている
ことを特徴とする請求項１記載の成形装置。 - 【請求項４】 前記注入口が上部金型と下部金型の接面
に形成されていることを特徴とする請求項１記載の成形
装置。 - 【請求項５】 （ａ）成形装置のキャビティ内に半導体
チップ・ワイヤ・リードフレームの組立体を入れる段階
と、 （ｂ）モールディングコンパウンドをキャビティ内に伝
達して圧縮成形を実施し、ゲートを有する成形組立体を
得る段階と、 （ｃ）成形組立体を取り出す段階とを含む半導体パッケ
ージの成形方法において、 段階（ｂ）から得られる成形組立体のゲートの高さが組
立体内部のリードフレームの厚さより大きくないことを
特徴とする成形方法。 - 【請求項６】 前記ゲートの高さはリードフレームの厚
さの５０％を超過することを特徴とする請求項５記載の
成形方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1995-22122 | 1995-07-25 | ||
| KR1019950022122A KR0151828B1 (ko) | 1995-07-25 | 1995-07-25 | 패키지 성형장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0936157A true JPH0936157A (ja) | 1997-02-07 |
| JP3179003B2 JP3179003B2 (ja) | 2001-06-25 |
Family
ID=19421554
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26511995A Expired - Fee Related JP3179003B2 (ja) | 1995-07-25 | 1995-10-13 | Ｔｓｏｐまたはｕｔｓｏｐのような超薄型半導体パッケージの成形装置および成形方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5811132A (ja) |
| JP (1) | JP3179003B2 (ja) |
| KR (1) | KR0151828B1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100210710B1 (ko) * | 1996-09-24 | 1999-07-15 | 윤종용 | 성형 금형 |
| US6316089B1 (en) | 1997-12-05 | 2001-11-13 | Showa Denko K.K. | Photocurable prepreg sheet for waterproofing, method and apparatus for production of prepreg sheet, and waterproofing method using the sheet |
| EP1075022A1 (en) * | 1999-08-04 | 2001-02-07 | STMicroelectronics S.r.l. | Offset edges mold for plastic packaging of integrated semiconductor devices |
| DE10159522A1 (de) * | 2001-12-05 | 2003-06-26 | G L I Global Light Ind Gmbh | Verfahren zur Herstellung von LED-Körpern |
| DE10242947B8 (de) * | 2002-09-16 | 2009-06-18 | Odelo Led Gmbh | Verfahren zum Herstellen von LED-Körpern mit Hilfe einer Querschnittsverengung und Vorrichtung zur Durchführung des Herstellungsverfahrens |
| US7741707B2 (en) * | 2006-02-27 | 2010-06-22 | Stats Chippac Ltd. | Stackable integrated circuit package system |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62173726A (ja) * | 1986-01-27 | 1987-07-30 | Rohm Co Ltd | 半導体装置用樹脂成形方法 |
| JPS62261414A (ja) * | 1986-05-09 | 1987-11-13 | Fujitsu Ltd | トランスフア成形金型 |
| JPH04245447A (ja) * | 1991-01-30 | 1992-09-02 | Toshiba Corp | 半導体素子樹脂封止用金型 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4954308A (en) * | 1988-03-04 | 1990-09-04 | Citizen Watch Co., Ltd. | Resin encapsulating method |
| JP3127555B2 (ja) * | 1992-04-02 | 2001-01-29 | 富士電機株式会社 | 透明樹脂封止形半導体素子の成形用金型、およびその半導体素子の成形方法 |
| US5326243A (en) * | 1992-06-25 | 1994-07-05 | Fierkens Richard H J | Compression-cavity mold for plastic encapsulation of thin-package integrated circuit device |
| JPH06124971A (ja) * | 1992-10-14 | 1994-05-06 | Nec Corp | 樹脂封止金型 |
| JP2586831B2 (ja) * | 1994-09-22 | 1997-03-05 | 日本電気株式会社 | 樹脂封止用金型および半導体装置の製造方法 |
-
1995
- 1995-07-25 KR KR1019950022122A patent/KR0151828B1/ko not_active IP Right Cessation
- 1995-10-12 US US08/542,011 patent/US5811132A/en not_active Expired - Lifetime
- 1995-10-13 JP JP26511995A patent/JP3179003B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62173726A (ja) * | 1986-01-27 | 1987-07-30 | Rohm Co Ltd | 半導体装置用樹脂成形方法 |
| JPS62261414A (ja) * | 1986-05-09 | 1987-11-13 | Fujitsu Ltd | トランスフア成形金型 |
| JPH04245447A (ja) * | 1991-01-30 | 1992-09-02 | Toshiba Corp | 半導体素子樹脂封止用金型 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3179003B2 (ja) | 2001-06-25 |
| KR0151828B1 (ko) | 1998-12-01 |
| KR970008432A (ko) | 1997-02-24 |
| US5811132A (en) | 1998-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7271036B2 (en) | Leadframe alteration to direct compound flow into package | |
| US8587098B2 (en) | Integrated circuit protruding pad package system and method for manufacturing thereof | |
| JPH1126489A (ja) | ゲートスロットを有するサブストレートならびに半導体パッケージ成形用の金型および成形方法 | |
| US20040217450A1 (en) | Leadframe-based non-leaded semiconductor package and method of fabricating the same | |
| JP3179003B2 (ja) | Ｔｓｏｐまたはｕｔｓｏｐのような超薄型半導体パッケージの成形装置および成形方法 | |
| JPH06252188A (ja) | 樹脂封止型半導体素子の製造方法および製造装置 | |
| KR100298688B1 (ko) | 반도체패키지제조용몰드금형의에어벤트구조 | |
| JP2555931B2 (ja) | 半導体装置の製造方法 | |
| JPH05237864A (ja) | 樹脂封止型半導体装置の製造方法及びそれに用いる治具 | |
| JPH05243448A (ja) | 集積回路用パッケージ | |
| JP2862585B2 (ja) | 樹脂封止型半導体装置とその製造方法 | |
| JPH05218508A (ja) | 光半導体装置の製造方法 | |
| JPH04293243A (ja) | 樹脂封止用金型装置とゲートの切断方法 | |
| KR0134812Y1 (ko) | 반도체 몰드금형의 보이드방지용 게이트구조 | |
| JPH11220087A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
| KR100641524B1 (ko) | 반도체 소자 패키징 방법 | |
| KR100531423B1 (ko) | 반도체 패키지 제조용 리드프레임 및 이에 적용되는 몰드다이, 그리고 이를 이용한 패키지 제조장치. | |
| KR100199829B1 (ko) | 반도체패키지용 리드프레임 | |
| KR0142757B1 (ko) | 범프형 에어벤트킷트를 갖는 반도체 패키지 금형 | |
| JP2997182B2 (ja) | 面実装用樹脂封止半導体装置 | |
| JP2616685B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
| JP2503561Y2 (ja) | リ―ドフレ―ム | |
| KR0145766B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| KR20090001103U (ko) | 반도체 소자 패키징용 몰딩구조 | |
| JPH0562037U (ja) | 樹脂封止半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090413 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090413 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100413 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110413 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120413 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120413 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130413 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130413 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140413 Year of fee payment: 13 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |