JPH1126489A - ゲートスロットを有するサブストレートならびに半導体パッケージ成形用の金型および成形方法 - Google Patents
ゲートスロットを有するサブストレートならびに半導体パッケージ成形用の金型および成形方法Info
- Publication number
- JPH1126489A JPH1126489A JP9321687A JP32168797A JPH1126489A JP H1126489 A JPH1126489 A JP H1126489A JP 9321687 A JP9321687 A JP 9321687A JP 32168797 A JP32168797 A JP 32168797A JP H1126489 A JPH1126489 A JP H1126489A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- substrate
- resin
- molding
- slot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Abstract
(57)【要約】
【課題】 半導体パッケージ製造時の樹脂モールディン
グののち、樹脂の流入したゲート部分を除去するデゲー
ティング工程を不要にすること。 【解決手段】 サブストレート10の外縁でそれぞれの
チップパッド20のの樹脂モールディング部101に近
接した部分に至る樹脂通路上に、成形金型のゲートに対
応するゲートスロット30を有するサブストレート10
を用いる。このような半導体パッケージを成形する金型
は、金型のゲートが樹脂供給ポット78またはランナー
80側に配置される第一ゲート50と、キャビティ74
側に配置される第二ゲート60とに分離され、第一ゲー
ト50と第二ゲート60との間にゲート遮断部76を有
する。 この金型を使用して実施する半導体パッケージ
成形方法は、上記のゲートスロット30を有するサブス
トレート10を金型に投入して樹脂モールディングを行
ない、デゲーティング工程を省略して個々の半導体チッ
プを分離するシンギュレーション工程を実施することか
らなる。
グののち、樹脂の流入したゲート部分を除去するデゲー
ティング工程を不要にすること。 【解決手段】 サブストレート10の外縁でそれぞれの
チップパッド20のの樹脂モールディング部101に近
接した部分に至る樹脂通路上に、成形金型のゲートに対
応するゲートスロット30を有するサブストレート10
を用いる。このような半導体パッケージを成形する金型
は、金型のゲートが樹脂供給ポット78またはランナー
80側に配置される第一ゲート50と、キャビティ74
側に配置される第二ゲート60とに分離され、第一ゲー
ト50と第二ゲート60との間にゲート遮断部76を有
する。 この金型を使用して実施する半導体パッケージ
成形方法は、上記のゲートスロット30を有するサブス
トレート10を金型に投入して樹脂モールディングを行
ない、デゲーティング工程を省略して個々の半導体チッ
プを分離するシンギュレーション工程を実施することか
らなる。
Description
【0001】
【発明の属する技術分野】本発明は、半導体の樹脂パッ
ケージに関し、ゲートスロットが形成されたサブストレ
ートと、このサブストレートを用いて樹脂モールディン
グをすることにより半導体パッケージを成形するための
金型および成形方法を提供する。
ケージに関し、ゲートスロットが形成されたサブストレ
ートと、このサブストレートを用いて樹脂モールディン
グをすることにより半導体パッケージを成形するための
金型および成形方法を提供する。
【0002】
【従来の技術】半導体パッケージ製造工程は、サブスト
レートに半導体チップをとり付けるダイボンディング工
程、半導体チップとサブストレートとの電気的な連結を
保護するために半導体チップを樹脂で被覆するモールデ
ィング工程、モールディングされた半導体チップを個々
のチップに分離するシンギュレーション工程などからな
る。 BGA(ボール・グリッド・アレイ)タイプの半
導体回路基板の場合、半導体チップをとり付けるサブス
トレートは樹脂薄板を多層に接着して形成し、層間に半
導体チップと電気的に接続される回路パターンとを形成
する。 サブストレートの上面には半導体チップをとり
付ける多数のチップパッドが形成され、それぞれのチッ
プパッドの一方の側部には成形樹脂が流入する樹脂通路
が形成される。
レートに半導体チップをとり付けるダイボンディング工
程、半導体チップとサブストレートとの電気的な連結を
保護するために半導体チップを樹脂で被覆するモールデ
ィング工程、モールディングされた半導体チップを個々
のチップに分離するシンギュレーション工程などからな
る。 BGA(ボール・グリッド・アレイ)タイプの半
導体回路基板の場合、半導体チップをとり付けるサブス
トレートは樹脂薄板を多層に接着して形成し、層間に半
導体チップと電気的に接続される回路パターンとを形成
する。 サブストレートの上面には半導体チップをとり
付ける多数のチップパッドが形成され、それぞれのチッ
プパッドの一方の側部には成形樹脂が流入する樹脂通路
が形成される。
【0003】図1は従来のサブストレートを示す平面図
であり、図2は樹脂モールディング用の金型を示す断面
図である。 図1にみるとおり、サブストレート100
の上面に多数の半導体チップパッケージのための樹脂モ
ールディング部101が形成されており、樹脂モールデ
ィング部101の一方の側には、金型のゲートに対応す
る樹脂通路102が、サブストレート100の外縁の端
まで連絡するように形成されている。 このようなサブ
ストレートに半導体チップ103をとり付けた後、図2
に示すように、金型の上型70および下型72の間にサ
ブストレート100を挟み込み、プランジャー84を作
動させ、ゲート73を通じて溶融樹脂82をキャビティ
74内に注入して、半導体チップパッケージのモールデ
ィングを行なう。 この際、樹脂通路102を通じて流
入した成形樹脂は、半導体チップがモールディングされ
た後に、樹脂通路上にも残留する。 このようにして樹
脂通路に残留した樹脂残留物は、半導体チップパッケー
ジにおいて不良要因になるため、それを分離除去する作
業(デゲーティング)を行なわなければならない。
であり、図2は樹脂モールディング用の金型を示す断面
図である。 図1にみるとおり、サブストレート100
の上面に多数の半導体チップパッケージのための樹脂モ
ールディング部101が形成されており、樹脂モールデ
ィング部101の一方の側には、金型のゲートに対応す
る樹脂通路102が、サブストレート100の外縁の端
まで連絡するように形成されている。 このようなサブ
ストレートに半導体チップ103をとり付けた後、図2
に示すように、金型の上型70および下型72の間にサ
ブストレート100を挟み込み、プランジャー84を作
動させ、ゲート73を通じて溶融樹脂82をキャビティ
74内に注入して、半導体チップパッケージのモールデ
ィングを行なう。 この際、樹脂通路102を通じて流
入した成形樹脂は、半導体チップがモールディングされ
た後に、樹脂通路上にも残留する。 このようにして樹
脂通路に残留した樹脂残留物は、半導体チップパッケー
ジにおいて不良要因になるため、それを分離除去する作
業(デゲーティング)を行なわなければならない。
【0004】しかし、残留した成形樹脂をサブストレー
トの樹脂通路102上から除去するときに、サブストレ
ートの層間剥離が生じやすい。 この問題点を解決する
ために、従来はサブストレートの樹脂通路102に金メ
ッキをして、残留した成形樹脂が容易に分離される、つ
まりデゲーティングされるようにする方策が開示されて
いる。 しかし、このようにゲートに対応するサブスト
レートの樹脂通路102にメッキをする場合、一連のメ
ッキ工程のための設備と入手とを必要とするため、工程
が面倒であり、コストが上昇するという別の問題が生じ
る。
トの樹脂通路102上から除去するときに、サブストレ
ートの層間剥離が生じやすい。 この問題点を解決する
ために、従来はサブストレートの樹脂通路102に金メ
ッキをして、残留した成形樹脂が容易に分離される、つ
まりデゲーティングされるようにする方策が開示されて
いる。 しかし、このようにゲートに対応するサブスト
レートの樹脂通路102にメッキをする場合、一連のメ
ッキ工程のための設備と入手とを必要とするため、工程
が面倒であり、コストが上昇するという別の問題が生じ
る。
【0005】
【発明が解決しようとする課題】本発明の目的は、上述
したような、従来の半導体チップ成形技術に存在してい
る問題を解消し、半導体成形工程のコストを節減すると
ともに生産性を向上させることができる、新しい構造の
ゲートスロットを有するサブストレートを提供すること
にある。
したような、従来の半導体チップ成形技術に存在してい
る問題を解消し、半導体成形工程のコストを節減すると
ともに生産性を向上させることができる、新しい構造の
ゲートスロットを有するサブストレートを提供すること
にある。
【0006】さらに本発明は、上記のような新しい構造
のゲートスロットを有するサブストレートを用いる、新
しい構造の半導体パッケージ成形用の金型、およびそれ
を使用して実施する、半導体パッケージの成形方法を提
供することもまた、その目的に含んでいる。
のゲートスロットを有するサブストレートを用いる、新
しい構造の半導体パッケージ成形用の金型、およびそれ
を使用して実施する、半導体パッケージの成形方法を提
供することもまた、その目的に含んでいる。
【0007】
【課題を解決するための手段】本発明のサブストレート
のひとつの態様は、図3に示すように、上面に半導体チ
ップをとり付ける多数のチップパッド20が形成された
サブストレート10において、前記サブストレート10
の外縁とそれぞれのチップパッド20の樹脂モールディ
ング部101に近接した部分との間に、成形金型の上型
70のゲートに対応するゲートスロット30を有するこ
とを特徴とする。
のひとつの態様は、図3に示すように、上面に半導体チ
ップをとり付ける多数のチップパッド20が形成された
サブストレート10において、前記サブストレート10
の外縁とそれぞれのチップパッド20の樹脂モールディ
ング部101に近接した部分との間に、成形金型の上型
70のゲートに対応するゲートスロット30を有するこ
とを特徴とする。
【0008】本発明のサブストレートの別の態様は、前
記ゲートスロット30が長方形・楕円形または多角形の
輪郭をもつことを特徴とする。
記ゲートスロット30が長方形・楕円形または多角形の
輪郭をもつことを特徴とする。
【0009】本発明の半導体パッケージ成形用の金型
は、上面に半導体チップ103をとり付ける多数のチッ
プパッド20が形成され、その外縁でそれぞれのチップ
パッド20の樹脂モールディング部101に近接した部
分に至る樹脂通路上にゲートスロット30を有するサブ
ストレート10の上に半導体チップ103を樹脂モール
ディングするために使用する半導体パッケージ成形用の
金型であって、前記金型のゲートは樹脂供給ポット78
またはランナー80側に配置される第一ゲート50と、
キャビティ74側に配置される第二ゲート60とに分離
され、前記第一ゲート50と前記第二ゲート60との間
には、前記サブストレート10のゲートスロット30に
面するゲート遮断部76が形成されたことを特徴とす
る。
は、上面に半導体チップ103をとり付ける多数のチッ
プパッド20が形成され、その外縁でそれぞれのチップ
パッド20の樹脂モールディング部101に近接した部
分に至る樹脂通路上にゲートスロット30を有するサブ
ストレート10の上に半導体チップ103を樹脂モール
ディングするために使用する半導体パッケージ成形用の
金型であって、前記金型のゲートは樹脂供給ポット78
またはランナー80側に配置される第一ゲート50と、
キャビティ74側に配置される第二ゲート60とに分離
され、前記第一ゲート50と前記第二ゲート60との間
には、前記サブストレート10のゲートスロット30に
面するゲート遮断部76が形成されたことを特徴とす
る。
【0010】本発明の半導体パッケージの成形方法は、
ゲートスロット30を有するサブストレート10のチッ
プパッド20上に半導体チップ103をとり付けるダイ
ボンディング段階、半導体チップ103とサブストレー
ト10の接点とを電気的に接続するワイヤボンディング
段階、ゲートが、樹脂供給ポット78またはランナー8
0に連絡する第一ゲート50と、キャビティ74に連絡
する第二ゲート60とに分離され、前記第一ゲート50
と前記第二ゲート60との間にゲート遮断部76が形成
された金型の上型70および下型72の間に前記サブス
トレート10を投入し、前記第一ゲート50とゲートス
ロット30および第二ゲート60とを順次経由して溶融
樹脂を注入するモールディング段階、サブストレート1
0の底面に入出力端子用ソルダーボール40を溶接する
段階、ならびに、デゲーティング工程を省略してサブス
トレート10から個々の半導体パッケージを切断分離す
るシンギュレーション段階からなる。
ゲートスロット30を有するサブストレート10のチッ
プパッド20上に半導体チップ103をとり付けるダイ
ボンディング段階、半導体チップ103とサブストレー
ト10の接点とを電気的に接続するワイヤボンディング
段階、ゲートが、樹脂供給ポット78またはランナー8
0に連絡する第一ゲート50と、キャビティ74に連絡
する第二ゲート60とに分離され、前記第一ゲート50
と前記第二ゲート60との間にゲート遮断部76が形成
された金型の上型70および下型72の間に前記サブス
トレート10を投入し、前記第一ゲート50とゲートス
ロット30および第二ゲート60とを順次経由して溶融
樹脂を注入するモールディング段階、サブストレート1
0の底面に入出力端子用ソルダーボール40を溶接する
段階、ならびに、デゲーティング工程を省略してサブス
トレート10から個々の半導体パッケージを切断分離す
るシンギュレーション段階からなる。
【0011】
【発明の実施の形態】以下、添付した図面を参照して、
本発明の好ましい実施例を詳細に説明する。
本発明の好ましい実施例を詳細に説明する。
【0012】図3に示すとおり、本発明にかかるサブス
トレート10は、樹脂薄板が多層に接着されて所定の厚
さに形成されたサブストレート10の上面に、多数の半
導体チップをとり付けるようチップパッド20が形成さ
れ、それぞれのチップパッド20の一方の端部に配置さ
れる樹脂通路102上には、ほぼ長方形のゲートスロッ
ト30が貫通し、サブストレート10の外側端に沿って
一定の間隔で離れて形成される。
トレート10は、樹脂薄板が多層に接着されて所定の厚
さに形成されたサブストレート10の上面に、多数の半
導体チップをとり付けるようチップパッド20が形成さ
れ、それぞれのチップパッド20の一方の端部に配置さ
れる樹脂通路102上には、ほぼ長方形のゲートスロッ
ト30が貫通し、サブストレート10の外側端に沿って
一定の間隔で離れて形成される。
【0013】このゲートスロット30の内側端の位置
は、樹脂モールディング部101までは延長されず、そ
の外側に隣接した部分まで延びて、そこで止まる。 従
って、このようなサブストレート10が上型70と下型
72間に挟み込まれると、溶融樹脂が流入する樹脂通路
は、金型の外側に形成された第一ゲート50、サブスト
レート10上に形成されたゲートスロット30、および
金型の内側で樹脂モールディング部101とゲートスロ
ット30との間に形成された第二ゲート60を、順次通
ることになる。
は、樹脂モールディング部101までは延長されず、そ
の外側に隣接した部分まで延びて、そこで止まる。 従
って、このようなサブストレート10が上型70と下型
72間に挟み込まれると、溶融樹脂が流入する樹脂通路
は、金型の外側に形成された第一ゲート50、サブスト
レート10上に形成されたゲートスロット30、および
金型の内側で樹脂モールディング部101とゲートスロ
ット30との間に形成された第二ゲート60を、順次通
ることになる。
【0014】この際、前記ゲートスロット30は、長方
形・楕円形・小判形またはゲートや樹脂通路に沿って折
り曲がりまたは湾曲した輪郭など、樹脂通路を構成する
ことができる適切な形態である限り、任意に形成するこ
とができるのはもちろんである。 図9(a)および
(b)は、それぞれ小判形ゲートスロット30aと、折
り曲ったゲートスロット30bとを例示している。
形・楕円形・小判形またはゲートや樹脂通路に沿って折
り曲がりまたは湾曲した輪郭など、樹脂通路を構成する
ことができる適切な形態である限り、任意に形成するこ
とができるのはもちろんである。 図9(a)および
(b)は、それぞれ小判形ゲートスロット30aと、折
り曲ったゲートスロット30bとを例示している。
【0015】一方、本発明にかかる金型は、図4および
図5に示すとおり、樹脂が流入するゲートが、第一ゲー
ト50と第二ゲート60とに分離される。 第一ゲート
50は上型(キャビティブロック)70の樹脂供給ポッ
ト78およびランナー80の側に配置され、第二ゲート
60はキャビティ74の側に配置される。 この第一ゲ
ート50と第二ゲート60との間には、上型の底面まで
延びるゲート遮断部76が形成されている。 このゲー
ト遮断部76は、下型上に置かれるサブストレート10
のゲートスロット30に対応する位置に設定される。
このような構造によって、樹脂供給ポット78の樹脂
は、第一ゲート50を通って流入してゲート遮断部76
で塞がれ、ゲートスロット30を通り迂回して第二ゲー
ト60を通ってキャビティ74に導入され、樹脂モール
ディング部101に至ってパッケージを形成する。
図5に示すとおり、樹脂が流入するゲートが、第一ゲー
ト50と第二ゲート60とに分離される。 第一ゲート
50は上型(キャビティブロック)70の樹脂供給ポッ
ト78およびランナー80の側に配置され、第二ゲート
60はキャビティ74の側に配置される。 この第一ゲ
ート50と第二ゲート60との間には、上型の底面まで
延びるゲート遮断部76が形成されている。 このゲー
ト遮断部76は、下型上に置かれるサブストレート10
のゲートスロット30に対応する位置に設定される。
このような構造によって、樹脂供給ポット78の樹脂
は、第一ゲート50を通って流入してゲート遮断部76
で塞がれ、ゲートスロット30を通り迂回して第二ゲー
ト60を通ってキャビティ74に導入され、樹脂モール
ディング部101に至ってパッケージを形成する。
【0016】図6は、本発明にかかる金型のキャビティ
74、ならびにゲート部50、30および60に、樹脂
が充填された状態を示す。 図7および図8は、本発明
のゲートスロット30が形成されたサブストレート10
を、本発明の金型を利用して樹脂モールディングした
後、サブストレート10の底面にソルダーボール40を
溶接し、サブストレート10のフレーム部分を切断して
個別のチップに分離された半導体パッケージを示すが、
樹脂モールディング部101の一方の側にある第二ゲー
ト60の部分と、シンギュレーション段階で切断された
ゲートスロット30の部分とに、樹脂残留物60aが残
留している状況を示す。
74、ならびにゲート部50、30および60に、樹脂
が充填された状態を示す。 図7および図8は、本発明
のゲートスロット30が形成されたサブストレート10
を、本発明の金型を利用して樹脂モールディングした
後、サブストレート10の底面にソルダーボール40を
溶接し、サブストレート10のフレーム部分を切断して
個別のチップに分離された半導体パッケージを示すが、
樹脂モールディング部101の一方の側にある第二ゲー
ト60の部分と、シンギュレーション段階で切断された
ゲートスロット30の部分とに、樹脂残留物60aが残
留している状況を示す。
【0017】このように、サブストレート10にゲート
スロット30を形成し、本発明に従う金型を使用して半
導体パッケージを形成すると、従来行なっていたデゲー
ティング工程を省略しても、第一ゲート50上に残留す
る樹脂とゲートスロット30に残留する大部分の樹脂
は、個別チップの切断分離工程(シンギュレーション工
程)で除去される。 第二ゲート60に残留する樹脂6
0aはその大きさが小さいため、そのまま残存させても
半導体チップの使用に差し支えがない。 このように、
従来技術と異なって、サブストレートのゲート上に残留
する樹脂残留物を除去するためのデゲーティング工程を
完全に省略することができるので、半導体製造工程が短
縮され、生産性が向上して、コストの節減を図ることが
できる。
スロット30を形成し、本発明に従う金型を使用して半
導体パッケージを形成すると、従来行なっていたデゲー
ティング工程を省略しても、第一ゲート50上に残留す
る樹脂とゲートスロット30に残留する大部分の樹脂
は、個別チップの切断分離工程(シンギュレーション工
程)で除去される。 第二ゲート60に残留する樹脂6
0aはその大きさが小さいため、そのまま残存させても
半導体チップの使用に差し支えがない。 このように、
従来技術と異なって、サブストレートのゲート上に残留
する樹脂残留物を除去するためのデゲーティング工程を
完全に省略することができるので、半導体製造工程が短
縮され、生産性が向上して、コストの節減を図ることが
できる。
【0018】
【発明の効果】以上説明したとおり、本発明によれば、
サブストレートの樹脂通路上にゲートスロットを形成
し、樹脂モールディングのための成形用金型のゲートを
第一ゲートと第二ゲートとに分離し、第一ゲートと第二
ゲートとの間にはゲートを遮断するゲート遮断部を形成
することにより、金型にサブストレートを投入して樹脂
モールディングを行なったときに、デゲーティング工程
を省略することができる。それに伴って、デゲーティン
グを容易にするために樹脂通路上に金メッキその他の別
途の処理を施す必要もないから、半導体の生産工程を画
期的に改善し、生産性を向上させることができる。
サブストレートの樹脂通路上にゲートスロットを形成
し、樹脂モールディングのための成形用金型のゲートを
第一ゲートと第二ゲートとに分離し、第一ゲートと第二
ゲートとの間にはゲートを遮断するゲート遮断部を形成
することにより、金型にサブストレートを投入して樹脂
モールディングを行なったときに、デゲーティング工程
を省略することができる。それに伴って、デゲーティン
グを容易にするために樹脂通路上に金メッキその他の別
途の処理を施す必要もないから、半導体の生産工程を画
期的に改善し、生産性を向上させることができる。
【図1】 従来のボール・グリッド・アレイ半導体パッ
ケージのサブストレートの平面図。
ケージのサブストレートの平面図。
【図2】 従来の半導体パッケージ成形用の金型の断面
図。
図。
【図3】 本発明が適用された半導体パッケージの、サ
ブストレートの一例を示す平面図。
ブストレートの一例を示す平面図。
【図4】 本発明の半導体パッケージ成形用金型の断面
図。
図。
【図5】 図4の金型の上型の概略底面図。
【図6】 本発明の成形用金型に樹脂が充填された状態
を示す概略断面図。
を示す概略断面図。
【図7】 本発明により製造された半導体チップの構成
図。
図。
【図8】 同じく本発明により製造された半導体チップ
の構成図。
の構成図。
【図9】 本発明の別の実施例にかかるサブストレート
の平面図。
の平面図。
10 サブストレート(本発明) 20 チップパッド 30 ゲートスロット 40 ソルダーボール 50 第一ゲート 60 第二ゲート 70 上型 72 下型 74 キャビティ 76 ゲート遮断部 78 樹脂供給ポット 80 ランナー 100 サブストレート(従来技術) 101 樹脂モールディング部 102 樹脂通路 103 半導体チップ 104 ワイヤ
Claims (4)
- 【請求項1】 上面に半導体チップをとり付ける多数の
チップパッド20が形成されたサブストレート10にお
いて、前記サブストレート10の外縁と、それぞれのチ
ップパッド20の樹脂モールディング部101に近接し
た部分との間に、成形金型上型70のゲートに対応する
ゲートスロット30を有することを特徴とするサブスト
レート。 - 【請求項2】 前記ゲートスロット30は長方形・楕円
形または多角形の輪郭をもつ形態であることを特徴とす
る請求項1に記載のゲートスロットを有するサブストレ
ート。 - 【請求項3】 上面に半導体チップ103をとり付ける
多数のチップパッド20が形成され、その外縁でそれぞ
れのチップパッド20の樹脂モールディング部101に
近接した部分に至る樹脂通路上にゲートスロット30を
有するサブストレート10の上に、半導体チップ103
を樹脂モールディングするために使用する半導体パッケ
ージ成形用の金型であって、前記金型のゲートは樹脂供
給ポット78またはランナー80側に配置される第一ゲ
ート50と、キャビティ74側に配置される第二ゲート
60とに分離され、前記第一ゲート50と前記第二ゲー
ト60との間には前記サブストレート10のゲートスロ
ット30に面するゲート遮断部76が形成されているこ
とを特徴とする半導体パッケージ成形用の金型。 - 【請求項4】 ゲートスロット30を有するサブストレ
ート10のチップパッド20上に半導体チップ103を
とり付けるダイボンディング段階、半導体チップ103
とサブストレート10の接点とを電気的に接続するワイ
ヤボンディング段階、ゲートが、樹脂供給ポット78ま
たはランナー80に連絡する第一ゲート50と、キャビ
ティ74に連絡する第二ゲート60とに分離され、前記
第一ゲート50と前記第二ゲート60との間にゲート遮
断部76が形成された金型の上型70および下型72の
間に前記サブストレート10を投入し、前記第一ゲート
50とゲートスロット30および第二ゲート60とを順
次経由して溶融樹脂を注入する樹脂モールディング段
階、サブストレート10の底面に入出力端子用ソルダー
ボール40を溶接する段階、ならびに、デゲーティング
工程を省略してサブストレート10から個々の半導体パ
ッケージを切断分離するシンギュレーション段階からな
る半導体パッケージの成形方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1997-28254 | 1997-06-27 | ||
KR1019970028254A KR19990004211A (ko) | 1997-06-27 | 1997-06-27 | 게이트슬롯이 형성된 서브스트레이트 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH1126489A true JPH1126489A (ja) | 1999-01-29 |
Family
ID=19511750
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9321687A Pending JPH1126489A (ja) | 1997-06-27 | 1997-11-21 | ゲートスロットを有するサブストレートならびに半導体パッケージ成形用の金型および成形方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6013947A (ja) |
JP (1) | JPH1126489A (ja) |
KR (1) | KR19990004211A (ja) |
SG (1) | SG72771A1 (ja) |
TW (1) | TW410444B (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6664139B2 (en) * | 2000-06-16 | 2003-12-16 | Micron Technology, Inc. | Method and apparatus for packaging a microelectronic die |
US6796028B2 (en) | 2000-08-23 | 2004-09-28 | Micron Technology, Inc. | Method of Interconnecting substrates for electrical coupling of microelectronic components |
US8460191B2 (en) | 2005-05-20 | 2013-06-11 | Hitachi Medical Corporation | Ultrasonic medical diagnostic device for imaging changes with time |
Families Citing this family (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6111324A (en) * | 1998-02-05 | 2000-08-29 | Asat, Limited | Integrated carrier ring/stiffener and method for manufacturing a flexible integrated circuit package |
US6143981A (en) | 1998-06-24 | 2000-11-07 | Amkor Technology, Inc. | Plastic integrated circuit package and method and leadframe for making the package |
KR100572393B1 (ko) * | 1998-12-30 | 2006-08-30 | 삼성전자주식회사 | 비지에이 패키지용 인쇄회로기판_ |
KR200309906Y1 (ko) * | 1999-06-30 | 2003-04-14 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 제조용 리드프레임 |
US6300166B1 (en) * | 1999-08-30 | 2001-10-09 | Advanced Semiconductor Engineering, Inc. | Method for packaging a BGA and the structure of a substrate for use with the method |
KR20010037247A (ko) * | 1999-10-15 | 2001-05-07 | 마이클 디. 오브라이언 | 반도체패키지 |
US6338813B1 (en) * | 1999-10-15 | 2002-01-15 | Advanced Semiconductor Engineering, Inc. | Molding method for BGA semiconductor chip package |
US7042068B2 (en) | 2000-04-27 | 2006-05-09 | Amkor Technology, Inc. | Leadframe and semiconductor package made using the leadframe |
US6545345B1 (en) | 2001-03-20 | 2003-04-08 | Amkor Technology, Inc. | Mounting for a package containing a chip |
KR100393448B1 (ko) * | 2001-03-27 | 2003-08-02 | 앰코 테크놀로지 코리아 주식회사 | 반도체 패키지 및 그 제조 방법 |
US6597059B1 (en) | 2001-04-04 | 2003-07-22 | Amkor Technology, Inc. | Thermally enhanced chip scale lead on chip semiconductor package |
TW508769B (en) * | 2001-06-07 | 2002-11-01 | Advanced Semiconductor Eng | Packaging substrate protected against electrostatic discharge |
TW512504B (en) * | 2001-10-12 | 2002-12-01 | Advanced Semiconductor Eng | Package substrate having protruded and recessed side edge |
US6818973B1 (en) | 2002-09-09 | 2004-11-16 | Amkor Technology, Inc. | Exposed lead QFP package fabricated through the use of a partial saw process |
US6905914B1 (en) | 2002-11-08 | 2005-06-14 | Amkor Technology, Inc. | Wafer level package and fabrication method |
US7723210B2 (en) | 2002-11-08 | 2010-05-25 | Amkor Technology, Inc. | Direct-write wafer level chip scale package |
US6798047B1 (en) | 2002-12-26 | 2004-09-28 | Amkor Technology, Inc. | Pre-molded leadframe |
US6750545B1 (en) | 2003-02-28 | 2004-06-15 | Amkor Technology, Inc. | Semiconductor package capable of die stacking |
US6794740B1 (en) | 2003-03-13 | 2004-09-21 | Amkor Technology, Inc. | Leadframe package for semiconductor devices |
US7525180B2 (en) * | 2005-10-24 | 2009-04-28 | Panasonic Corporation | Semiconductor mount substrate, semiconductor device and method of manufacturing semiconductor package |
US7572681B1 (en) | 2005-12-08 | 2009-08-11 | Amkor Technology, Inc. | Embedded electronic component package |
US7902660B1 (en) | 2006-05-24 | 2011-03-08 | Amkor Technology, Inc. | Substrate for semiconductor device and manufacturing method thereof |
US7968998B1 (en) | 2006-06-21 | 2011-06-28 | Amkor Technology, Inc. | Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package |
TW200830573A (en) * | 2007-01-03 | 2008-07-16 | Harvatek Corp | Mold structure for packaging light-emitting diode chip and method for packaging light-emitting diode chip |
US7956471B2 (en) * | 2008-11-12 | 2011-06-07 | Freescale Semiconductor, Inc. | Mold and substrate for use with mold |
US8796561B1 (en) | 2009-10-05 | 2014-08-05 | Amkor Technology, Inc. | Fan out build up substrate stackable package and method |
US8937381B1 (en) | 2009-12-03 | 2015-01-20 | Amkor Technology, Inc. | Thin stackable package and method |
US9691734B1 (en) | 2009-12-07 | 2017-06-27 | Amkor Technology, Inc. | Method of forming a plurality of electronic component packages |
US8324511B1 (en) | 2010-04-06 | 2012-12-04 | Amkor Technology, Inc. | Through via nub reveal method and structure |
US8294276B1 (en) | 2010-05-27 | 2012-10-23 | Amkor Technology, Inc. | Semiconductor device and fabricating method thereof |
US8440554B1 (en) | 2010-08-02 | 2013-05-14 | Amkor Technology, Inc. | Through via connected backside embedded circuit features structure and method |
US8487445B1 (en) | 2010-10-05 | 2013-07-16 | Amkor Technology, Inc. | Semiconductor device having through electrodes protruding from dielectric layer |
CN102456780B (zh) * | 2010-10-29 | 2014-11-05 | 展晶科技(深圳)有限公司 | 发光二极管封装方法 |
US8791501B1 (en) | 2010-12-03 | 2014-07-29 | Amkor Technology, Inc. | Integrated passive device structure and method |
US8390130B1 (en) | 2011-01-06 | 2013-03-05 | Amkor Technology, Inc. | Through via recessed reveal structure and method |
US8716845B2 (en) * | 2011-04-15 | 2014-05-06 | Texas Instruments Incorporated | Lead frame strip for reduced mold sticking during degating |
US8552548B1 (en) | 2011-11-29 | 2013-10-08 | Amkor Technology, Inc. | Conductive pad on protruding through electrode semiconductor device |
US9129943B1 (en) | 2012-03-29 | 2015-09-08 | Amkor Technology, Inc. | Embedded component package and fabrication method |
US9048298B1 (en) | 2012-03-29 | 2015-06-02 | Amkor Technology, Inc. | Backside warpage control structure and fabrication method |
TWI662659B (zh) * | 2017-02-15 | 2019-06-11 | 矽品精密工業股份有限公司 | 承載件 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW199235B (en) * | 1991-05-27 | 1993-02-01 | Hitachi Seisakusyo Kk | Method to enclose semiconductor devices in resin and semiconductor apparatuses |
US5612576A (en) * | 1992-10-13 | 1997-03-18 | Motorola | Self-opening vent hole in an overmolded semiconductor device |
US5430331A (en) * | 1993-06-23 | 1995-07-04 | Vlsi Technology, Inc. | Plastic encapsulated integrated circuit package having an embedded thermal dissipator |
US5635671A (en) * | 1994-03-16 | 1997-06-03 | Amkor Electronics, Inc. | Mold runner removal from a substrate-based packaged electronic device |
-
1997
- 1997-06-27 KR KR1019970028254A patent/KR19990004211A/ko active Search and Examination
- 1997-11-10 TW TW086116765A patent/TW410444B/zh not_active IP Right Cessation
- 1997-11-21 JP JP9321687A patent/JPH1126489A/ja active Pending
- 1997-11-27 SG SG1997004154A patent/SG72771A1/en unknown
- 1997-12-08 US US08/986,929 patent/US6013947A/en not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6664139B2 (en) * | 2000-06-16 | 2003-12-16 | Micron Technology, Inc. | Method and apparatus for packaging a microelectronic die |
US6796028B2 (en) | 2000-08-23 | 2004-09-28 | Micron Technology, Inc. | Method of Interconnecting substrates for electrical coupling of microelectronic components |
US8460191B2 (en) | 2005-05-20 | 2013-06-11 | Hitachi Medical Corporation | Ultrasonic medical diagnostic device for imaging changes with time |
US8911372B2 (en) | 2005-05-20 | 2014-12-16 | Hitachi Medical Corporation | Ultrasonic medical diagnostic device for imaging changes with time |
Also Published As
Publication number | Publication date |
---|---|
KR19990004211A (ko) | 1999-01-15 |
US6013947A (en) | 2000-01-11 |
SG72771A1 (en) | 2000-05-23 |
TW410444B (en) | 2000-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH1126489A (ja) | ゲートスロットを有するサブストレートならびに半導体パッケージ成形用の金型および成形方法 | |
US9793197B2 (en) | Low profile leaded semiconductor package | |
US8071426B2 (en) | Method and apparatus for no lead semiconductor package | |
US7019388B2 (en) | Semiconductor device | |
US8674487B2 (en) | Semiconductor packages with lead extensions and related methods | |
KR0179920B1 (ko) | 칩 사이즈 패키지의 제조방법 | |
US6875630B2 (en) | Lead frame, method of manufacturing the same, and method of manufacturing a semiconductor device using the same | |
JP3194917B2 (ja) | 樹脂封止方法 | |
KR20030031412A (ko) | 리드 프레임과 그 제조 방법 및 그를 이용한 반도체장치의 제조 방법 | |
JP3332654B2 (ja) | 半導体装置用基板、半導体装置および半導体装置の製造方法 | |
US5981873A (en) | Printed circuit board for ball grid array semiconductor package | |
JPH09252065A (ja) | 半導体装置及びその製造方法及び基板フレーム | |
US5929513A (en) | Semiconductor device and heat sink used therein | |
JPH10284525A (ja) | 半導体装置の製造方法 | |
US6333211B1 (en) | Process for manufacturing a premold type semiconductor package using support pins in the mold and external connector bumps | |
US5623163A (en) | Leadframe for semiconductor devices | |
US5126824A (en) | Carrier tape and method of manufacturing semiconductor device employing the same | |
JP2007088160A (ja) | 半導体デバイスの製造方法、半導体デバイス、及び電子機器 | |
JP3660854B2 (ja) | 半導体装置の製造方法 | |
US7511366B2 (en) | Multi-row substrate strip and method for manufacturing the same | |
JP4073098B2 (ja) | 半導体装置の製造方法 | |
US20020048851A1 (en) | Process for making a semiconductor package | |
JPH06232195A (ja) | 半導体装置の製造方法およびリードフレーム | |
JPH0936155A (ja) | 半導体装置の製造方法 | |
JP4475785B2 (ja) | 樹脂封止型半導体装置の製造方法 |