JP2007088160A - 半導体デバイスの製造方法、半導体デバイス、及び電子機器 - Google Patents

半導体デバイスの製造方法、半導体デバイス、及び電子機器 Download PDF

Info

Publication number
JP2007088160A
JP2007088160A JP2005274219A JP2005274219A JP2007088160A JP 2007088160 A JP2007088160 A JP 2007088160A JP 2005274219 A JP2005274219 A JP 2005274219A JP 2005274219 A JP2005274219 A JP 2005274219A JP 2007088160 A JP2007088160 A JP 2007088160A
Authority
JP
Japan
Prior art keywords
semiconductor device
outer edge
manufacturing
package
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005274219A
Other languages
English (en)
Inventor
Shinichi Higuchi
真一 樋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2005274219A priority Critical patent/JP2007088160A/ja
Publication of JP2007088160A publication Critical patent/JP2007088160A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】モールド成形後に生じるリードフレーム等の反りを防止することができる半導体デバイスの製造方法を提供する。
【解決手段】リードフレーム11に複数個の半導体チップを搭載し、半導体チップをモールド樹脂によりモールド成形によってパッケージ13を形成し、リードフレーム11を分割して複数個の半導体デバイスを製造する半導体デバイスの製造方法であって、リードフレーム11の外縁に沿って加熱成形可能な樹脂で外縁ランナー15を形成する。これにより、パッケージ13の形成により生じる応力と、外縁ライナー15の形成により生じる応力とにバランスがとられて反りがなくなる。
【選択図】図1

Description

本発明は、モールド成形後に生じるリードフレーム等の反りを抑えることができる半導体デバイスの製造方法、半導体デバイス、および、その半導体デバイスを用いた電子機器に関する。
従来の半導体デバイスの製造方法について説明する。
図8は、従来の半導体デバイスの製造方法において、パッケージが形成された後のリードフレームを示した図であり、(A)は正面図であり、(B)は側面図である。図9は、従来の半導体デバイスの製造方法において、パッケージを形成した後に行われるリードフレームの徐冷について説明するための説明図である。
半導体デバイス101は、一枚のリードフレーム111に複数個の半導体チップを配列して搭載し、樹脂モールドでモールド成形してパッケージ113を形成し、個々に分割することにより製造される。
ところが、モールド成形されたリードフレーム111は、熱硬化性のモールド樹脂とリードフレーム111との熱膨張係数とに差があるため、図8(B)に示すように、パッケージが形成されている方に反ってしまうという問題があった。また、リードフレーム111に形成する半導体デバイス101の数量が増えるほど、モールド樹脂とリードフレーム111との熱膨張の差が大きくなるため、その分、反りが大きくなり問題となっていた。
リードフレーム111の反りは、モールド工程後の工程において、種々のトラブルを発生させる原因となっている。例えば、反りがあるリードフレーム111をマガジンに収納して自動加工機等にセットした場合、外形寸法にばらつきがあるので、マガジンからの出し入れが円滑に行われず、度々自動機がストップするというトラブルがあった。
また、リードフレーム111の反りのためにリードフレーム111の外形寸法にばらつきが生じて、加工機に正確に配置できないことがあり、加工寸法にばらつきが生じてしまう場合があった。
そのため、従来では、図9に示すように、モールド成形時に加熱されたリードフレーム111を、保持台500によってパッケージ113の周囲に空隙200をあけるようにリードフレーム111の端部で支持することで、パッケージ113の上側と下側を均一に徐冷し、モールド成形後の反りを防止していた。
特開平5−160181号公報
しかしながら、リードフレーム111の上側と下側のパッケージ113の体積が同じである場合には、徐冷することで反りを防止するという効果があるものの、上側と下側のパッケージ113の体積が異なる場合には、反りの応力に差が生じるので、反りを防止する効果には限界があった。また、徐冷時間がかかるという問題もあった。
本発明はこのような状況に鑑みてなされたものであり、モールド成形後のリードフレームまたはプリント配線板等の反りを抑えることができる半導体デバイスの製造方法、半導体デバイス、および、その半導体デバイスを用いた電子機器を提供することを目的とする。
本発明に係る半導体デバイスの製造方法は、ベース板に複数個の半導体チップを搭載し、該半導体チップをモールド樹脂によりモールド成形によってパッケージを形成し、前記ベース板を分割して複数個の半導体デバイスを製造する半導体デバイスの製造方法であって、前記ベース板の外縁に沿って加熱成形可能な樹脂で外縁ランナーを形成することを特徴とする。
この構成により、加熱成形するだけで簡単に外縁ランナーを形成することができる。また、外縁ランナーをベース板の外縁に沿って形成することで、外縁ランナーによって外縁に沿って生ずる応力と、半導体チップが封止される部分に生ずる応力とが、全体的としてバランスがとられてベース板の反りが小さくなる。
また、パッケージ成形後のベース板の反りが小さくなることは、すなわち、ベース板の外形寸法のばらつきが少なくなることであるので、後工程における、装置による自動搬送時のトラブルが少なくなり生産効率が向上する。また、加工精度が向上し、半導体デバイスとしての品質が向上する。
なお、ベース板とは、リードフレーム、プリント配線板等、表面の一部が導体から形成されている板をいい、導体には半導体チップを搭載するマウント部が設けられている。
また、本発明に係る半導体デバイスの製造方法では、前記外縁ランナーは、前記モールド樹脂によって前記モールド成形時に形成されることを特徴とする。この構成により、外縁ランナーとパッケージとを同時に形成することができるので、生産効率が向上する。
また、本発明に係る半導体デバイスの製造方法では、前記外縁ランナーは、前記パッケージを形成するキャビティに樹脂を充填するランナーとしての機能を有していることを特徴とする。この構成により、外縁ランナーまたはキャビティに樹脂を充填するランナーのうち一方のランナーを形成する必要がなくなるので、ランナーと外縁ランナーとを別個に設ける場合と比較して、モールド樹脂を削減することができる。
また、本発明に係る半導体デバイスの製造方法では、前記外縁ランナーは、前記モールド成形と別の工程で形成されることを特徴とする。この構成により、モールド成形の際に同時にモールド樹脂を流し入れる空間部分が少なくなるので、パッケージを形成するキャビティへの樹脂未充填を防止することができる。
また、本発明に係る半導体デバイスの製造方法では、前記外縁ランナーは、前記ベース板の周囲を囲んで縁取るように設けることを特徴とする。この構成により、ベース板の一方向に対する反り(例えば、縦方向)と、他の方向(例えば、横方向)に対する反りが均衡しあって、全体的にバランスが保たれ、さらに反りが小さくなる。
また、本発明に係る半導体デバイスの製造方法では、前記外縁ランナーは、前記ベース板の外縁に沿って直線状に設けることを特徴とする。この構成により、パッケージにおいて生ずる応力を相殺させることができるので、ベース板の反りを防止させることができる。具体的には、パッケージにおいて生ずる応力の方向に対して、相殺する方向に応力が発生するように外縁ランナーを形成することによって、リードフレームの反りを防止することができる。
また、本発明に係る半導体デバイスの製造方法では、前記外縁ランナーは、前記ベース板の両面に設けたことを特徴とする。この構成により、一方の面側の方向への反りと他の面側の方向への反りとが打ち消しあって、ベース板の反りが更に抑えられる。
また、本発明に係る半導体デバイスの製造方法では、前記両面に設けられた前記外縁ランナーは、複数のスルーホールによって結合していることを特徴とする。この構成により、両面に設けられた外縁ランナーがベース板を挟んで結合するので、ベース板と剥離することがなくなり、ベース板の反りが効果的に抑えられる。
また、本発明に係る半導体デバイスの製造方法では、前記外縁ランナーおよび前記パッケージは、トランスファモールドで成形することを特徴とする。この構成により、ポッティング成形に比較して短時間でパッケージおよび外縁ランナーを成形することができる。
また、本発明に係る半導体デバイスの製造方法では、前記外縁ランナーおよび前記パッケージは、ポッティングで成形することを特徴とする。この構成により、モールド型の費用を抑えてパッケージおよび外縁ランナーを成形することができる。
また、本発明に係る半導体デバイスの製造方法では、前記パッケージは、複数の前記半導体チップを包含して成形し、前記パッケージをダイシングによって分割することを特徴とする。この構成により、半導体デバイスの外形サイズに応じて個別の分割金型を用意しなくても、ダイシングマシンの設定を変更するだけで、所望のサイズの半導体デバイスに分割することができる。
また、本発明に係る半導体デバイスの製造方法では、前記半導体チップは、前記ベース板に所定間隔で行方向に配列し、奇数行と偶数行は互いに前記所定間隔の半分ずらして配置して搭載することを特徴とする。この構成により、半導体チップが整列した行の行間隔を最小にできるので、同一ベース板上で形成できる半導体デバイスの数を増加させることができる。これによって、半導体デバイスの生産効率を向上させることができる。
また、本発明に係る半導体デバイスの製造方法では、前記ベース板は、プリント配線板であることを特徴とする。この構成により、モールド成形において生じるプリント配線板の反りを抑えることができる。
また、本発明に係る半導体デバイスの製造方法では、前記ベース板は、リードフレームであることを特徴とする。この構成により、モールド成形において生じるリードフレームの反りを抑えることができる。
また、本発明に係る半導体デバイスの製造方法では、前記リードフレームは、タイバーがないことを特徴とする。この構成により、タイバーカットする工程を省略することができるので、生産効率が向上する。
また、本発明に係る半導体デバイスの製造方法では、前記半導体チップはフリップチップであることを特徴とする。この構成により、チップの電極とベース板の電極とを金ワイヤで接続する必要がなくなるので、生産効率が向上する。
本発明に係る半導体デバイスは、本発明に係る半導体デバイスの製造方法を用いて製造されたことを特徴とする。この構成により、ベース板の反りが小さくなる製造方法で半導体デバイスが製造されることから、半導体デバイスは、端子先端部の位置が同一平面上に揃えられる。これにより、実装基板上における実装不良が少ない半導体デバイスを提供することができる。
本発明に係る電子機器は、実装基板に半導体デバイスが実装されて作成される電子機器において、前記半導体デバイスは本発明に係る半導体デバイスであることを特徴とする。この構成により、半導体デバイスの実装における実装不良が少なくなるので、電子機器の歩留りが良くなる。また、実装上における端子と基板電極との接触不良の頻度が少なくなるので、信頼性の高い電子機器を提供することができる。
本発明に係る半導体デバイスの製造方法によれば、外縁ランナーによりベース板の反りが小さくなるので、パッケージ形成後のトラブルが少なくなり生産効率が向上する。
また、本発明に係る半導体デバイスの製造方法によれば、外縁ランナーとパッケージとを同時に形成することができる。
また、本発明に係る半導体デバイスの製造方法によれば、外縁ランナーは、キャビティに樹脂を充填するランナーとしての機能を果たすので、外縁ランナーまたはキャビティに樹脂を充填するランナーのうち一方のランナーを形成する必要がなくなるので、ランナーと外縁ランナーとを別個に設ける場合と比較して、モールド樹脂を削減することができる。
また、本発明に係る半導体デバイスの製造方法によれば、外縁ランナーは、パッケージを形成するモールド成形と別の工程で形成されるので、樹脂未充填を防止することができる。
また、本発明に係る半導体デバイスの製造方法によれば、ベース板の周囲を囲んで縁取るように外縁ランナーが形成されるので、全体的にバランスが保たれ、さらに反りが小さくなる。
また、本発明に係る半導体デバイスの製造方法によれば、ベース板の外縁に沿って外縁ランナーが形成されるので、パッケージにおいて生ずる応力を相殺させることができるので、ベース板の反りを防止させることができる。
また、本発明に係る半導体デバイスの製造方法によれば、両面に外縁ランナーが形成されるので、一方の面側の方向への反りと他の面側の方向への反りとが打ち消しあって、ベース板の反りが更に抑えられる。
また、本発明に係る半導体デバイスの製造方法によれば、両面に設けられた外縁ランナーがスルーホールで結合しているので、ベース板と剥離することがなくなり、ベース板の反りが効果的に抑えられる。
また、本発明に係る半導体デバイスの製造方法によれば、トランスファモールドでパッケージが形成されるので、ポッティング法による成形に比較して短時間でパッケージおよび外縁ランナーを形成することができる。
また、本発明に係る半導体デバイスの製造方法によれば、ポッティング法によりパッケージが形成されるので、モールド型の費用を抑えてパッケージおよび外縁ランナーを形成することができる。
また、本発明に係る半導体デバイスの製造方法によれば、パッケージは複数の半導体チップを包含して成形し、パッケージをダイシングによって分割して、半導体デバイスが製造されるので、半導体デバイスの外形サイズに応じて個別の分割金型を用意しなくても、ダイシングマシンの設定を変更するだけで、所望のサイズの半導体デバイスを製造することができる。
また、本発明に係る半導体デバイスの製造方法によれば、半導体チップを整列させた行の行間隔を最小にできるので、同一ベース板上での半導体デバイスの取れ数を増加させることができる。これによって、生産効率を向上させることができる。
また、本発明に係る半導体デバイスの製造方法によれば、プリント配線板に適用できるので、プリント配線板の反りを小さくすることができる。
また、本発明に係る半導体デバイスの製造方法によれば、リードフレームに適用できるので、リードフレームの反りを小さくすることができる。
また、本発明に係る半導体デバイスの製造方法によれば、リードフレームのタイバーを省略できるので、タイバーカット工程を省略し生産効率を向上させることができる。
また、本発明に係る半導体デバイスの製造方法によれば、半導体チップをフリップチップとすることで、チップの電極とベース板の電極とを金ワイヤで接続する必要がなくなるので、生産効率が向上する。
また、本発明に係る半導体デバイスによれば、端子先端部の位置が同一平面上に揃えられるので、半導体デバイスの実装における実装不良が少なくなる。
また、本発明に係る電子機器によれば、半導体デバイスの実装における実装不良が少なくなるので、電子機器の歩留りが良くなる。また、実装上における端子と基板電極との接触不良の頻度が少なくなるので、信頼性の高い電子機器を提供することができる。
以下、本発明の実施の形態を図面に基づいて説明する。
<実施の形態1>
本発明の実施の形態1では、リードフレームを用いて半導体デバイスを製造する半導体デバイスの製造方法について説明する。
図1は、本発明の実施の形態1に係る半導体デバイスの製造方法において、パッケージが形成された後のリードフレームを示した図であり、(A)は正面図であり、(B)は矢符A−Aの断面拡大図である。
まず、マトリックス状に同一のパターンが形成されたリードフレーム11が作成される。これにより、一枚のフレームから多数の半導体デバイス1が作成できる。リードフレーム11は、導電率が高い鉄、銅、42アロイ等の金属板からスタンピング法またはエッチング法によりパターンが形成され、その後、銀メッキ等で表面のメッキ処理が行われて作成される。なお、半導体デバイス1の端子14が数mm程度で短い場合には、端子14の間を結びつけるタイバーを省略したパターンとしてもよい。これによって、タイバーカット工程を省略できるので生産効率が向上する。
次に、リードフレーム11にAgペースト等の導電性接着剤で半導体チップ等を搭載し、加熱して導電性接着剤を硬化させて半導体チップを固定する。その後、半導体チップに形成されている電極と端子14のボンディング部とを金ワイヤー等で接続させる。
次に、半導体チップが搭載されたリードフレーム11をモールド樹脂によってモールド成形し、パッケージ13を形成する。
具体的には、リードフレーム11をトランスファモールド金型の上型と下型に挟み込み、加圧してモールド樹脂を流し入れ、トランスファモールド金型に埋めこめられたヒータによって数分間加熱し、モールド樹脂を硬化させる。その後、トランスファモールド金型を開き、パッケージ13が形成されたリードフレーム11を取り出す。
トランスファモールド金型の上型または下型には、半導体デバイス1のパッケージ13を形成するパッケージ型が複数個集まったキャビティが設けられている。キャビティに形成されたパッケージ13を形成するパッケージ型は、隣接したパッケージ型とスルーゲート21によって連結されている。各キャビティには、サブランナー31が設けられ、サブランナー31は主ランナーに合流して、さらに主ランナーはモールド樹脂タブレットを圧入するカル部に合流するようになっている。すなわち、トランスファモールド金型の略中央部にカル部が設けられ、カル部から主ランナーが数本放射状に設けられ、さらに主ランナーからサブランナー31が枝分かれし各キャビティに繋がるようになっている。
これによって、カル部からモールド樹脂を圧入することで、樹脂が主ランナーを通過し、サブランナー31を介してキャビティに流れ込み、さらにスルーゲート21を次々と通り抜けて、パッケージ型の全部に樹脂が充填する。
反りを防止するための外縁ランナー15は、カル部、主ランナーまたはサブランナー31のいずれかから枝分かれして形成されるようになっている。例えば、カル部からリードフレーム11の外縁16に向けてランナーが導出されリードフレーム11の外縁16に沿って周囲を囲むように外縁ランナー15が形成される。これによって、モールド成形時とほぼ同時に反り防止用の外縁ランナー15が形成される。
または、主ランナーまたはサブランナー31の末端からリードフレーム11の外縁16に向けてランナーが導出されて、導出されたランナーが結合してリードフレーム11の外縁16に沿って周囲を囲むように外縁ランナー15が形成される。
または、主ランナーをリードフレーム11の外縁16に沿って周囲を囲むように形成して、主ランナーを反り防止の機能を果たすようにしてもよい。これによって、外縁ランナーまたはキャビティに樹脂を充填するランナーのうち一方のランナーを形成する必要がなくなるので、ランナーと外縁ランナーとを別個に設ける場合と比較して、モールド樹脂を削減することができる。
また、反り防止用の外縁ランナー15は、パッケージ13を形成するモールド工程とは別工程で形成してもよい。すなわち、モールド工程前あるいは後に、外縁ランナー15を形成してもよい。これによって、トランスファモールドの際に同時にモールド樹脂を流し入れる空間部分が少なくなるので、パッケージ13を形成するキャビティへの樹脂未充填を防止することができる。
また、外縁ランナー15を形成する工程において、パッケージ13を形成するモールド樹脂とは異なる成形収縮率、熱膨張係数を有するモールド樹脂を使用してもよい。例えば、低成形収縮率の樹脂、低熱膨張係数を有するモールド樹脂を用いることで、反りを効果的に防止することができる。
また、外縁ランナー15は、低コストのモールド樹脂を使用して形成もよい。すなわち、外縁ランナー15は、単にリードフレーム11の反りを防止するために設けられる補強体であり、半導体チップを腐食させないで封止するという機能は必要としないので、不純物の含有率が高い樹脂であっても使用することができる。
なお、外縁ランナー15をモールド工程とは別工程で形成する場合において、使用できる具体的な樹脂としては、例えば、加熱によって形成可能な樹脂、熱硬化性のエポキシ樹脂、あるいは熱可塑性の液晶ポリマー等を使用することができる。
次に、外縁ランナー15について図2乃至図4を参照して説明する。
図2は、本発明の実施の形態1に係る半導体デバイスの製造方法において、片面側に外縁ランナーが形成され、パッケージが形成された後のリードフレームを示した図であり、(A)は正面図であり、(B)は側面図である。
リードフレーム11の片面側に一定の幅の外縁ランナー15が、外縁16に沿って周囲を囲むように設けられている。
外縁ランナー15とリードフレーム11との接着面において、応力が生じている。すなわち、外縁ランナー15のモールド成形時の加熱温度から常温にいたるまでの収縮率は、リードフレーム11がモールド成形時に加熱された状態から常温にいたるまでの収縮率に比較して大きいためである。また、同様の理由によって、リードフレーム11の中央部で形成されるパッケージ13においても応力が生じている。
パッケージ13は、リードフレーム11に対して中央部に配列されていることから、応力は中央部に生じるが、外縁ランナー15がリードフレーム11の外縁16に沿って周囲を囲むように設けられることで、応力の方向が分散されることになり、互いに応力が打ち消しあい全体的に均衡することになるので、リードフレーム11の反りが抑えられることになる。
また、外縁16に沿って周囲を囲むように設けられた外縁ランナー15の形状を略矩形として、平行な二辺の外縁ランナー15とこれに直角な二辺の外縁ランナー15の断面積を適宜異なるようにして形成することが好ましい。これによって、リードフレーム11の中央部で形成されるパッケージ13において生じている応力と、外縁16に沿って設けられる外縁ランナー15によって生じる応力とを適宜均衡させることができるので、さらにリードフレーム11の反りを小さくすることができる。
なお、外縁ランナー15は、リードフレーム11の外縁16に沿って周囲を囲むように形成しないで、外縁16に沿って直線状に形成してよい。すなわち、パッケージにおいて生ずる応力の方向に対して、相殺する方向に応力の発生するように外縁ランナー15を形成することによって、リードフレーム11の反りを防止することができる。
図3は、本発明の実施の形態1に係る半導体デバイスの製造方法において、両面側に外縁ランナーが形成され、パッケージが形成された後のリードフレームを示した図であり、(A)は正面図であり、(B)は側面図である。図4は、本発明の実施の形態1に係る半導体デバイスの製造方法において、両面側に外縁ランナーが形成され、パッケージが形成された後のリードフレームの矢符B−Bの断面拡大図である。
リードフレーム11の片面側に一定の幅の外縁ランナー15が、外縁16に沿って周囲を囲むように設けられ、リードフレーム11に対して略鏡面対称にしてほぼ同形状の外縁ランナー15がリードフレーム11の他面側に形成されている。
これによって、一方の面側の方向への反りと他の面側の方向への反りとが打ち消しあって、リードフレーム11の反りが抑えられる。すなわち、外縁ランナー15はリードフレーム11を介して互いに向き合うようにして形成されることから、互いに反対側にリードフレーム11を反らせるように力が働き、互い力を打ち消しあうことになるので、リードフレーム11の反りが小さくなる。
また、両面に設けられた外縁ランナー15は、リードフレーム11に設けられたスルーホール19を介して互いに結合させた構成とすることが好ましい。すなわち、外縁ランナー15が形成されるリードフレーム11の領域において、等間隔にスルーホール19が設けることで、両面に設けられる外縁ランナー15は結合して形成されることになる。
これによって、一方の外縁ランナー15のみがリードフレーム11から剥離することがなくなるので、応力の均衡を持続させることができる。
次に、外縁ランナー15が形成されたリードフレーム11における、具体的な効果について説明する。
外縁ランナー15が形成されたリードフレーム11は反りが小さいので、モールド成形工程後においての搬送上や加工上のトラブルが少なくなる。例えば、モールド成形後のリードフレーム11をマガジンに入れて搬送し、リードフレーム11を加工する加工装置にセットして、自動的にリードフレーム11を押し出し、リードフレーム11の加工を施すような場合において、反りがあるリードフレーム11は、設計上の寸法に対して相違があるために、リードフレーム11が搬送路の出っ張り等に引っかかり加工装置が非常停止することがあったがこのようなトラブルは少なくなる。また、モールド成形後のリードフレーム11のフレームを加工する場合、リードフレーム11に形成されている位置決めホールを加工金型の位置決めピンに嵌入させる。このとき、リードフレーム11に反りがある場合には、嵌入させる作業に時間がかかっていたが、反りがない場合には、円滑に作業を行うことができる。これによって、半導体デバイス1の生産効率が向上する。
次に、モールド成形されたリードフレーム11は、トリミング金型によって個々の半導体デバイス1に分割される。リードフレーム11に反りが小さいので、分割された半導体デバイス1も反りが小さく、各端子の先端部は、略同一平面上に揃えられる。
また、分割工程は、ダイサーによってダイシングすることによってリードフレーム11を切断し、個々の半導体デバイス1に分割してもよい。ダイシングによれば、新たにトリミング金型を起こす必要がなくなる。
なお、パッケージ13は、複数の半導体チップを包含して成形して、パッケージ13をダイシングによって分割することで、半導体デバイス1を製造してもよい。これによって、一枚のリードフレーム11に形成できる半導体デバイス1の数を増加させることができ、また、半導体デバイス1の外形サイズに応じて個別の分割金型を用意しなくても、ダイシングマシンの設定を変更するだけで、所望のサイズの半導体デバイス1に分割することができる。
<実施の形態2>
本発明の実施の形態2では、プリント配線板を用いて半導体デバイスを製造する半導体デバイスの製造方法について説明する。
図5は、本発明の実施の形態2に係る半導体デバイスの製造方法において、片面側に外縁ランナーが形成され、パッケージが形成された後のプリント配線板を示した図であり、(A)は正面図であり、(B)は側面図である。
まず、マトリックス状に同一の配線パターンが形成されたプリント配線板12が作成される。これにより、一枚のフレームから多数の半導体デバイス1が作成できる。プリント配線板12の配線パターンは、導電率が高い銅、金等の薄膜をエッチングすることにより形成される。
次に、プリント配線板12にAgペースト等の導電性接着剤で半導体チップ等を搭載し、加熱して導電性接着剤を硬化させて半導体チップを固定する。その後、半導体チップに形成されている電極と配線パターンとを金ワイヤー等で接続させる。
次に、半導体チップが搭載されたプリント配線板12をモールド樹脂によってモールド成形し、パッケージ13を形成する。具体的なパッケージ13の形成方法は、実施の形態1と同様であるので、説明を省略する。
プリント配線板12の片面側に一定の幅の外縁ランナー15が、外縁16に沿って周囲を囲むように設けられている。
外縁ランナー15とプリント配線板12との接着面において、応力が生じている。すなわち、外縁ランナー15は、モールド成形時に熱硬化して成形され、加熱温度から常温にいたるまでに収縮する一方、プリント配線板12は、モールド成形において加熱されて膨張し、その後、常温にいたるまで冷却されて収縮するが、外縁ランナー15およびプリント配線板12の熱膨張収縮する方向が異なるためである。また、同様に理由によって、プリント配線板12の中央部で形成されるパッケージ13においても応力が生じている。
パッケージ13は、プリント配線板12に対して中央部に配列されていることから、応力は中央部に生じるが、外縁ランナー15がプリント配線板12の外縁16に沿って周囲を囲むように設けられることで、応力の方向が分散されることになり、互いに応力が打ち消しあい全体的に均衡することになるので、プリント配線板12の反りが抑えられることになる。
また、外縁16に沿って周囲を囲むように設けられた外縁ランナー15の形状を略矩形として、平行な二辺の外縁ランナー15とこれに直角な二辺の外縁ランナー15の断面積を適宜異なるようにして形成することが好ましい。これによって、プリント配線板12の中央部で形成されるパッケージ13において生じている応力と、外縁16に沿って設けられる外縁ランナー15によって生じる応力とを適宜均衡させることができるので、さらにプリント配線板12の反りを小さくすることができる。
なお、外縁ランナー15は、プリント配線板12の外縁16に沿って周囲を囲むように形成しないで、外縁16に沿って直線状に形成してよい。すなわち、パッケージにおいて生ずる応力の方向に対して、相殺する方向に応力の発生するように外縁ランナー15を形成することによって、プリント配線板12の反りを防止することができる。
図6は、本発明の実施の形態2に係る半導体デバイスの製造方法において、両面側に外縁ランナーが形成され、パッケージが形成された後のプリント配線板を示した図であり、(A)は正面図であり、(B)は側面図である。
プリント配線板12の片面側に一定の幅の外縁ランナー15が、外縁16に沿って周囲を囲むように設けられ、プリント配線板12に対して略鏡面対称にしてほぼ同形状の外縁ランナー15がプリント配線板12の他面側に形成されている。
これによって、一方の面側の方向への反りと他の面側の方向への反りとが打ち消しあって、プリント配線板12の反りが抑えられる。すなわち、外縁ランナー15はプリント配線板12を介して互いに向き合うようにして形成されることから、互いに反対側にプリント配線板12を反らせるように力が働き、互い力を打ち消しあうことになるので、プリント配線板12の反りが小さくなる。
また、プリント配線板12の片面側のみに、パッケージ13が形成されている場合には、両面に形成される外縁ランナー15の一方の断面積を厚くすることが好ましい。これによって、両面に生ずる応力を適切に均衡させることができる。
また、両面に設けられた外縁ランナー15は、プリント配線板12に設けられたスルーホール19(図4参照)を介して互いに結合させた構成とすることが好ましい。すなわち、外縁ランナー15が形成されるプリント配線板12の領域において、等間隔にスルーホール19を設けることで、両面に設けられる外縁ランナー15は結合して形成されることになる。
これによって、一方の外縁ランナー15のみがプリント配線板12から剥離することがなくなるので、応力の均衡を持続させることができる。
外縁ランナー15が形成されたプリント配線板12における、具体的な効果は、実施の形態1と同様であるので、説明を省略する。
次に、モールド成形されたプリント配線板12は、トリミング金型によって個々の半導体デバイス1に分割される。プリント配線板12に反りが小さいので、分割された半導体デバイス1も反りが小さく、各端子の先端部は、略同一平面上に揃えられる。
なお、分割工程は、ダイサーによってダイシングすることによってプリント配線板12を切断し、個々の半導体デバイス1に分割してもよい。ダイシングによれば、新たにトリミング金型を起こす必要がなくなる。
<実施の形態3>
本発明の実施の形態3では、ポッティング法によりモールド成形して半導体デバイスを製造する半導体デバイスの製造方法について説明する。
モールド工程以外の工程は、実施の形態1と同様であるので説明を省略する。なお、モールド形成後のリードフレーム11は、実施の形態1と略同じ形態であるので、図1を参照して説明する。
モールド工程では、半導体チップ等が搭載されたリードフレーム11をポッティング法により樹脂封止しパッケージ13を形成する。具体的には、モールド型に樹脂を充填した後、リードフレーム11をモールド型に装着して、加熱硬化し、硬化後徐冷してモールド型を取り外すことによって、パッケージ13を形成する。
モールド型には、半導体デバイス1のパッケージ13を形成するパッケージ型が複数個集まったキャビティと、外縁ランナー15を形成するための外縁ランナー型が設けられている。これによって、リードフレーム11にパッケージ13と外縁ランナー15が同時に形成されることになる。
なお、反り防止用の外縁ランナー15は、パッケージ13を形成するモールド工程とは別工程で形成してもよい。すなわち、モールド工程前あるいは後に、外縁ランナー15を形成してもよい。
また、外縁ランナー15を形成する工程において、パッケージ13を形成するモールド樹脂とは異なる成形収縮率、熱膨張係数を有するモールド樹脂を使用してもよい。例えば、低成形収縮率の樹脂、低熱膨張係数を有するモールド樹脂を用いることで、反りを効果的に防止することができる。
また、外縁ランナー15は、低コストのモールド樹脂を使用して形成もよい。すなわち、外縁ランナー15は、単にリードフレーム11の反りを防止するために設けられる補強体であり、半導体チップを腐食させないで封止するという機能は必要としないので、不純物の含有率が高い樹脂であっても使用することができる。
ここで、外縁ランナー15の構造および効果については、実施の形態1と同様であるので説明を省略する。
なお、ポッティング法によるパッケージ13の形成は、プリント配線板12に対して適用することができる。
<実施の形態4>
本発明の実施の形態4では、リードフレームに複数の半導体チップを所定間隔で行方向に配列し、奇数行と偶数行は互いに所定間隔の半分をずらして配置して搭載して半導体デバイスを製造する半導体デバイスの製造方法について説明する。
図7は、本発明の実施の形態4に係る半導体デバイスの製造方法において、両面側に外縁ランナーが形成され、パッケージが形成された後のリードフレームを示した図であり、(A)は正面図であり、(B)は側面図である。
まず、同一のパターンが、所定間隔で行方向に配列し奇数行と偶数行は互いに所定間隔の半分ずらして配置されて形成されたリードフレーム11が作成される。一枚のフレームで半導体デバイス1が可能な限り多く作成できるようにするためである。リードフレーム11は、導電率が高い鉄、銅、42アロイ等の金属板からスタンピング法またはエッチング法によりパターンが形成され、その後、銀メッキ等で表面のメッキ処理が行われて作成される。
具体的には、半導体デバイス1を形成する各パターンは、当該各パターン幅の2倍程度の所定間隔で行方向へ直線的に配置させ、偶数行と奇数行の各パターンは互いに所定間隔の半分をずらして配置してある。すなわち、略矩形の網の目模様において、各半導体のパターンの上下左右には他のパターンを形成しないで、斜め右上下および斜め左上下に他の半導体のパターンを形成することによって、単位面積あたりにおける半導体デバイス1のパターンの密度を高くしている。
このようにパターンを配置することによって、一枚のフレームにおける単位面積あたりに作成できる半導体デバイス1の数量を増加させることができるので、生産効率が向上する。
次に、リードフレーム11にAgペースト等の導電性接着剤で半導体チップ等を搭載する。半導体チップは、所定間隔で行方向に配列し、奇数行と偶数行は互いに所定間隔の半分をずらして配置される。
次に、リードフレーム11を加熱して導電性接着剤を硬化させて半導体チップを固定する。その後、半導体チップに形成されている電極とリード端子14とを金ワイヤー等で接続させる。
次に、半導体チップが搭載されたリードフレーム11をモールド樹脂によってモールド成形し、パッケージ13および外縁ランナー15を形成する。パッケージ13および外縁ランナー15の形成方法は、実施の形態1と同様である。また、外縁ランナー15の構造についても実施の形態1と同様であるので、説明を省略する。
次に、モールド成形されたリードフレーム11は、トリミング金型によって個々の半導体デバイス1に分割される。リードフレーム11に反りが小さいので、分割された半導体デバイス1も反りが小さく、各端子の先端部は、略同一平面上に揃えられる。
なお、分割工程は、ダイサーによってダイシングすることによってリードフレーム11を切断し、個々の半導体デバイス1に分割してもよい。この場合、ダイシングラインが直線になるように、奇数列のダイシングラインと偶数列のダイシングラインを一致するようにして、パターンの所定間隔が定められる。
なお、本発明の実施の形態4で示した配置パターンは、プリント配線板12に対しても適用することができる。
<実施の形態5>
本発明の実施の形態5に係る半導体デバイスは、上述した半導体デバイスの製造方法を用いて製造されている。
すなわち、上述した製造方法によれば、リードフレーム11またはプリント配線板12の反りが小さくなるので、製造される半導体デバイス1は、端子先端部の位置が同一平面上に揃えられることになる。したがって、半導体デバイス1を電子機器の実装基板に搭載する際、各端子は所定のランド部に当接することになり、半田付けで接続不良の発生が抑えられる。
<実施の形態6>
本発明の実施の形態6に係る電子機器は、本発明に係る半導体デバイス1が実装基板に実装されている。
本発明に係る半導体デバイス1は反りが小さいので、実装時における実装不良が少なくなる。したがって、電子機器の生産歩留りが良くなる。また、実装基板上における端子と基板電極との接触不良が少なくなるので、信頼性の高い電子機器を製造することができる。
本発明の実施の形態1に係る半導体デバイスの製造方法において、パッケージが形成された後のリードフレームを示した図であり、(A)は正面図であり、(B)は矢符A−Aの断面拡大図である。 本発明の実施の形態1に係る半導体デバイスの製造方法において、片面側に外縁ランナーが形成され、パッケージが形成された後のリードフレームを示した図であり、(A)は正面図であり、(B)は側面図である。 本発明の実施の形態1に係る半導体デバイスの製造方法において、両面側に外縁ランナーが形成され、パッケージが形成された後のリードフレームを示した図であり、(A)は正面図であり、(B)は側面図である。 本発明の実施の形態1に係る半導体デバイスの製造方法において、両面側に外縁ランナーが形成され、パッケージが形成された後のリードフレームの矢符B−Bの断面拡大図である。 本発明の実施の形態2に係る半導体デバイスの製造方法において、片面側に外縁ランナーが形成され、パッケージが形成された後のプリント配線板を示した図であり、(A)は正面図であり、(B)は側面図である。 本発明の実施の形態2に係る半導体デバイスの製造方法において、両面側に外縁ランナーが形成され、パッケージが形成された後のプリント配線板を示した図であり、(A)は正面図であり、(B)は側面図である。 本発明の実施の形態4に係る半導体デバイスの製造方法において、両面側に外縁ランナーが形成され、パッケージが形成された後のリードフレームを示した図であり、(A)は正面図であり、(B)は側面図である。 従来の半導体デバイスの製造方法において、パッケージが形成された後のリードフレームを示した図であり、(A)は正面図であり、(B)は側面図である。 従来の半導体デバイスの製造方法において、パッケージを形成した後に行われるリードフレームの徐冷について説明するための説明図である。
符号の説明
1 半導体デバイス
11 リードフレーム
12 プリント配線板
13 パッケージ
14 端子
15 外縁ランナー
16 外縁
19 スルーホール
21 スルーゲート
31 サブランナー

Claims (18)

  1. ベース板に複数個の半導体チップを搭載し、該半導体チップをモールド樹脂によりモールド成形によってパッケージを形成し、前記ベース板を分割して複数個の半導体デバイスを製造する半導体デバイスの製造方法であって、
    前記ベース板の外縁に沿って加熱成形可能な樹脂で外縁ランナーを形成することを特徴とする半導体デバイスの製造方法。
  2. 前記外縁ランナーは、前記モールド樹脂によって前記モールド成形時に形成されることを特徴とする請求項1に記載の半導体デバイスの製造方法。
  3. 前記外縁ランナーは、前記パッケージを形成するキャビティに樹脂を充填するランナーとしての機能を有していることを特徴とする請求項1または請求項2に記載の半導体デバイスの製造方法。
  4. 前記外縁ランナーは、前記モールド成形と別の工程で形成されることを特徴とする請求項1に記載の半導体デバイスの製造方法。
  5. 前記外縁ランナーは、前記ベース板の周囲を囲んで縁取るように設けることを特徴とする請求項1乃至請求項4のいずれか一つに記載の半導体デバイスの製造方法。
  6. 前記外縁ランナーは、前記ベース板の外縁に沿って直線状に設けることを特徴とする請求項1乃至請求項4のいずれか一つに記載の半導体デバイスの製造方法。
  7. 前記外縁ランナーは、前記ベース板の両面に設けたことを特徴とする請求項1乃至請求項6のいずれか一つに記載の半導体デバイスの製造方法。
  8. 前記両面に設けられた前記外縁ランナーは、複数のスルーホールによって結合していることを特徴とする請求項7に記載の半導体デバイスの製造方法。
  9. 前記外縁ランナーおよび前記パッケージは、トランスファモールドで成形することを特徴とする請求項1乃至請求項8のいずれか一つに記載の半導体デバイスの製造方法。
  10. 前記外縁ランナーおよび前記パッケージは、ポッティングで成形することを特徴とする請求項1乃至請求項8のいずれか一つに記載の半導体デバイスの製造方法。
  11. 前記パッケージは、複数の前記半導体チップを包含して成形し、前記パッケージをダイシングによって分割することを特徴とする請求項1乃至請求項10のいずれか一つに記載の半導体デバイスの製造方法。
  12. 前記半導体チップは、前記ベース板に所定間隔で行方向に配列し、奇数行と偶数行は互いに前記所定間隔の半分ずらして配置して搭載することを特徴とする請求項1乃至請求項10のいずれか一つに記載の半導体デバイスの製造方法。
  13. 前記ベース板は、プリント配線板であることを特徴とする請求項1乃至請求項12のいずれか一つに記載の半導体デバイスの製造方法。
  14. 前記ベース板は、リードフレームであることを特徴とする請求項1乃至請求項12のいずれか一つに記載の半導体デバイスの製造方法。
  15. 前記リードフレームは、タイバーがないことを特徴とする請求項14に記載の半導体デバイスの製造方法。
  16. 前記半導体チップはフリップチップであることを特徴とする請求項1乃至請求項15のいずれか一つに記載の半導体デバイスの製造方法。
  17. 請求項1乃至請求項16のいずれか一つに記載の半導体デバイスの製造方法を用いて製造されたことを特徴とする半導体デバイス。
  18. 実装基板に半導体デバイスが実装されて作成される電子機器において、前記半導体デバイスは請求項17に記載の半導体デバイスであることを特徴とする電子機器。
JP2005274219A 2005-09-21 2005-09-21 半導体デバイスの製造方法、半導体デバイス、及び電子機器 Pending JP2007088160A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005274219A JP2007088160A (ja) 2005-09-21 2005-09-21 半導体デバイスの製造方法、半導体デバイス、及び電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005274219A JP2007088160A (ja) 2005-09-21 2005-09-21 半導体デバイスの製造方法、半導体デバイス、及び電子機器

Publications (1)

Publication Number Publication Date
JP2007088160A true JP2007088160A (ja) 2007-04-05

Family

ID=37974857

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005274219A Pending JP2007088160A (ja) 2005-09-21 2005-09-21 半導体デバイスの製造方法、半導体デバイス、及び電子機器

Country Status (1)

Country Link
JP (1) JP2007088160A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014138108A (ja) * 2013-01-17 2014-07-28 Dainippon Printing Co Ltd リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置の多面付け体
JP2014139971A (ja) * 2013-01-21 2014-07-31 Dainippon Printing Co Ltd 樹脂付きリードフレームの多面付け体、光半導体装置の多面付け体
JP2014157855A (ja) * 2013-02-14 2014-08-28 Dainippon Printing Co Ltd 樹脂付きリードフレームの多面付け体、光半導体装置の多面付け体
JP2014160767A (ja) * 2013-02-20 2014-09-04 Dainippon Printing Co Ltd 樹脂付きリードフレームの多面付け体、光半導体装置の多面付け体
JP2015037100A (ja) * 2013-08-12 2015-02-23 大日本印刷株式会社 樹脂付きリードフレーム、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体、樹脂付きリードフレームの多面付け体の製造方法、光半導体装置の製造方法
JP2015050370A (ja) * 2013-09-03 2015-03-16 大日本印刷株式会社 リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、半導体装置の多面付け体
JP2015060984A (ja) * 2013-09-19 2015-03-30 大日本印刷株式会社 リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、半導体装置の多面付け体

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014138108A (ja) * 2013-01-17 2014-07-28 Dainippon Printing Co Ltd リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、光半導体装置の多面付け体
JP2014139971A (ja) * 2013-01-21 2014-07-31 Dainippon Printing Co Ltd 樹脂付きリードフレームの多面付け体、光半導体装置の多面付け体
JP2014157855A (ja) * 2013-02-14 2014-08-28 Dainippon Printing Co Ltd 樹脂付きリードフレームの多面付け体、光半導体装置の多面付け体
JP2014160767A (ja) * 2013-02-20 2014-09-04 Dainippon Printing Co Ltd 樹脂付きリードフレームの多面付け体、光半導体装置の多面付け体
JP2015037100A (ja) * 2013-08-12 2015-02-23 大日本印刷株式会社 樹脂付きリードフレーム、樹脂付きリードフレームの多面付け体、光半導体装置、光半導体装置の多面付け体、樹脂付きリードフレームの多面付け体の製造方法、光半導体装置の製造方法
JP2015050370A (ja) * 2013-09-03 2015-03-16 大日本印刷株式会社 リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、半導体装置の多面付け体
JP2015060984A (ja) * 2013-09-19 2015-03-30 大日本印刷株式会社 リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、半導体装置の多面付け体

Similar Documents

Publication Publication Date Title
KR100623506B1 (ko) 반도체장치 제조방법
JP5543058B2 (ja) 半導体装置の製造方法
JP5590814B2 (ja) 半導体装置及びその製造方法
EP2005470B1 (en) Lead frame based, over-molded semiconductor package with integrated through hole technology (tht) heat spreader pin(s) and associated method of manufacturing
KR20090010858A (ko) 리드프레임 패널
KR20170085500A (ko) 개선된 컨택 핀을 구비한 qfn 패키지
JPH1126489A (ja) ゲートスロットを有するサブストレートならびに半導体パッケージ成形用の金型および成形方法
JP2001352009A (ja) 半導体装置およびその製造方法
US20170005030A1 (en) Flat No-Leads Package With Improved Contact Pins
JP2007088160A (ja) 半導体デバイスの製造方法、半導体デバイス、及び電子機器
JP2010153466A (ja) 配線基板
US11764075B2 (en) Package assembly for plating with selective molding
US11876003B2 (en) Semiconductor package and packaging process for side-wall plating with a conductive film
KR20150042043A (ko) 반도체 패키지용 프레임 보강재 및 그를 이용한 반도체 패키지의 제조방법
CN211125635U (zh) 半导体设备和电子设备
JP5579982B2 (ja) 半導体装置の中間構造体及び中間構造体の製造方法
JP2011040640A (ja) 半導体装置の製造方法
JP3398580B2 (ja) 半導体装置の製造方法及び基板フレーム
US20230360928A1 (en) Method for manufacturing semiconductor devices and corresponding semiconductor device
JP2011151104A (ja) 半導体装置の製造方法及び半導体装置の中間構造体
JP3768690B2 (ja) 剛性部材を有する集合基板、およびこの集合基板から得られた半導体装置
US9252124B2 (en) Circuit module having a substrate, semiconductor chip, and molding material formed by dicing
JP4451874B2 (ja) 半導体装置の製造方法