TWI662659B - 承載件 - Google Patents

承載件 Download PDF

Info

Publication number
TWI662659B
TWI662659B TW106104869A TW106104869A TWI662659B TW I662659 B TWI662659 B TW I662659B TW 106104869 A TW106104869 A TW 106104869A TW 106104869 A TW106104869 A TW 106104869A TW I662659 B TWI662659 B TW I662659B
Authority
TW
Taiwan
Prior art keywords
carrier
packaging
flow channel
item
patent application
Prior art date
Application number
TW106104869A
Other languages
English (en)
Other versions
TW201832325A (zh
Inventor
蕭錦池
葉汶岳
魏慶全
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW106104869A priority Critical patent/TWI662659B/zh
Priority to CN201710099844.XA priority patent/CN108428635A/zh
Publication of TW201832325A publication Critical patent/TW201832325A/zh
Application granted granted Critical
Publication of TWI662659B publication Critical patent/TWI662659B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一種承載件，係定義有供接置電子元件之封裝部以及鄰接該封裝部且供封裝材通過之流道部，其中該流道部對應封裝模組之注膠口處形成有複數穿孔，以利於封裝製程後移除封裝樹脂之渣料。

Description

承載件
本發明係關於一種晶片承載件，特別是關於一種用於封裝製程之晶片承載件。
傳統雙側(double side)模壓半導體封裝件係以成批方式構建於一整片之晶片承載件(即導線架或封裝基板單元組合建構之平面)上，該晶片承載件表面係預先定義出複數個呈矩陣排列之獨立封裝單元，每一獨立之封裝單元俾供一個以上之半導體晶片黏覆以形成一半導體封裝件。另外，如欲令配置完成之半導體晶片得與外界維持氣密隔離以達到電性區隔及靜音防塵之需求，係藉由一封裝模具進行雙側模壓作業以形成一用以包覆該半導體晶片之封裝膠體。
如第1A圖所示，該雙側模壓半導體封裝件係於一承載件1上設置複數半導體晶片7，其以覆晶(利用銲錫凸塊70)或打線方式(利用銲線71)電性連接該承載件1之上下側，再以封裝膠體(Encapsulant)8包覆該些半導體晶片7，其中，該承載件1可為線路板(不會上下離形)或一具有分離層10之夾心式線路結構11(可上下離形)。
習知雙側模壓製程中，如第1B圖所示之封裝模組9，其以模具9a,9b夾持承載件1，且該模具9a,9b之間係以注膠道(Runner)91連結至共同之埠口90。於運作時，熔融狀之封裝樹脂係自該些埠口90雙向流經該些注膠道91而分送至該注膠道91之末端之注膠口(Gate)，以將該封裝樹脂注入該些模具9a,9b之模穴中，待該熔融封裝樹脂固化成封裝膠體8後，移除該封裝模組9，並移除(Degating)樹脂渣料(即該埠口90與注膠道91中之封裝樹脂)。
品質優良之半導體封裝件係要求該封裝膠體8與該承載件1之間具有最佳之表面附著度，故為了達到高附著性之目的，業界一般均使用高黏著性樹脂作為該封裝膠體8之材料。
惟，若該封裝膠體8與該承載件1之間的表面附著力大於該承載件1本身之平面支撐力，當移除該承載件1上之樹脂渣料時，將導致該承載件1發生變形(Deformation)。
再者，當該承載件1之厚度減小而相對地降低其剛性(Rigidity)時，例如，該承載件1作為如四邊形平面無導腳式封裝件(Quad Flat Non-leaded Package，簡稱QFN)、薄型導線架封裝件(Thin Quad Flat Package，簡稱TQFP)或球柵陣列半導體裝置(Ball Grid Array，簡稱BGA)等之無腳式晶片承載件(Leadless Chip Carrier，簡稱LCC)，該承載件1之變形程度將更為嚴重而喪失其平面度。
因此，如何克服上述習知技術中之變形問題，實已成目前亟欲解決的課題。
鑑於上述習知技術之缺失，本發明遂提供一種承載件，係包括：封裝部，係用以接置電子元件且令封裝材包覆該電子元件；以及流道部，係鄰接該封裝部且具有複數之穿孔，以供封裝材通過該流道部至該封裝部。
前述之承載件中，該封裝部係具有絕緣表面。
前述之承載件中，該流道部係具有金屬層。例如，該穿孔係位於該金屬層中。
前述之承載件中，該穿孔係沿該流道部之邊緣佈設。
前述之承載件具有相對之上表面及下表面，且該承載件之上、下表面定義有該封裝部及該流道部，該流道部係對應封裝模組之注膠口位置。
由上可知，本發明之承載件主要藉由該流道部具有穿孔之設計(即對應模具之注膠口位置形成中空孔洞)，以於封裝製程後，即可簡易透過彎折方式分離封裝件與樹脂渣料，故相較於習知雙側型封裝件，即便封裝膠體與該承載件之間的表面附著力大於該承載件本身之平面支撐力，仍可輕易移除該承載件上之樹脂渣料，避免該承載件發生變形。
1,2‧‧‧承載件
10‧‧‧分離層
11‧‧‧線路結構
20‧‧‧封裝部
21‧‧‧流道部
210,210’‧‧‧穿孔
3‧‧‧封裝材
30‧‧‧主體部
31‧‧‧延伸部
32‧‧‧連接部
7‧‧‧半導體晶片
70‧‧‧銲錫凸塊
71‧‧‧銲線
8‧‧‧封裝膠體
9‧‧‧封裝模組
9a,9b‧‧‧模具
90‧‧‧埠口
91‧‧‧注膠道
A‧‧‧箭頭方向
第1A圖為習知雙側模壓半導體封裝件之剖面示意圖；第1B圖為習知雙側模壓製程之上視示意圖；第2A圖為本發明之承載件之局部上視示意圖；第2B至2E圖為第2A圖之不同實施例； 第3圖為本發明之承載件於封裝後之局部立體示意圖；第3’圖為第3圖之另一實施例；第3A至3B圖為本發明之承載件於封裝後之分離作業之剖面示意圖；第3A’至3B’圖為第3A至3B圖之另一實施例；以及第4A至4B圖為本發明之承載件於封裝後之分離作業之另一實施例之立體示意圖。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如「上」及「一」等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
第2A圖係為本發明之承載件2之上視示意圖。如第 2A圖所示，所述之承載件2係包括：一封裝部20以及一鄰接該封裝部20之流道部21。
該承載件2具有相對之上表面及下表面，該承載件2之上、下表面定義有封裝部20以供接置電子元件(圖略)，並令封裝材3(如第3圖所示)包覆該電子元件。於本實施例中，該封裝部20係具有絕緣表面，如防銲材，且該電子元件係為主動元件、被動元件或其組合者，其中，該主動元件係例如半導體晶片，而該被動元件係例如電阻、電容或電感。
該承載件2之上、下表面定義有鄰接該封裝部20之流道部21，且該流道部21係具有複數之穿孔210。於本實施例中，該流道部21之表面具有金屬層。再者，該些穿孔210係位於該金屬層中並沿該流道部21之邊緣佈設，其位置可依需求佈設，如第2A至2E圖所示，並無特別限制，且其孔徑大小可相同或不相同(如第2D圖所示之穿孔210,210’)。
於進行封裝製程時，如第3圖所示，該封裝材3係透過如第1B圖所示之封裝模組9模封該承載件2。
具體地，如前所述，係先令模具9a,9b夾持承載件2，且該模具9a,9b之間係以注膠道(Runner)91連結至共同之埠口90，其中，該注膠道(Runner)91之注膠口係對應於承載件2之流道部21位置，於運作時，熔融狀之封裝樹脂係自該些埠口90雙向流經該些注膠道91而分送至該注膠道91之末端之注膠口(Gate)，以將該封裝樹脂注入該些模具 9a,9b之模穴中，待該熔融封裝樹脂固化成封裝材3後，移除該封裝模組9。
同時配合參閱第3A圖，該封裝材3係分為主體部30、延伸部31與連接部32，該主體部30係對應模具位置形成於該封裝部20上以包覆該電子元件，且該延伸部31係對應注膠道位置形成於該流道部21上以覆蓋部分該金屬層表面及部分該穿孔210並外露出其它該穿孔210，而該連接部32係對應形成於埠口位置。須注意，第3圖僅揭露其中一側之承載件2，而省略另一側之承載件。
接續於封裝製程後，係分離該些承載件2，如第3A及3B圖所示。於本實施例中，係以該連接部32為基準，彎折兩側之承載件2，以藉由該些穿孔210折斷該延伸部31與該主體部30，而分離該些承載件2。
於其它實施例中，如第3’圖所示，該封裝材3可不形成延伸部31，且該主體部30結合該些承載件2邊緣，故仍可以該連接部32為基準藉由該些穿孔210折斷該主體部30，而分離該些承載件2，如第3A’及3B’圖所示。
因此，本發明之承載件2係藉由該流道部21具有穿孔210(即對應模具之注膠口處形成中空孔洞)之設計，以利於折斷該主體部30(與該延伸部31)，且同時可分離兩側已完成封裝之承載件2，故相較於習知雙側(double side)型封裝件，本發明之承載件2易於分離封裝件(即該承載件2、電子元件與該主體部30)與廢料(即該延伸部31與該連接部32)。
於另一實施例中，如第4A及4B圖所示，係利用現有模封機台於封裝樹脂出料後折斷該延伸部31與該主體部30。具體地，係以其中一側之承載件2(如第4A圖所示之前側承載件2)為基準，而將另一側(後側)之承載件2彎折翻起(如箭頭方向A)，以藉由該些穿孔210折斷該延伸部31與該主體部30，而分離該些承載件2。
綜上所述，本發明之承載件2藉由該流道部21具有穿孔210之設計，即使該封裝材3與該承載件2之間的表面附著力大於該承載件2本身之平面支撐力，當移除該承載件2上之封裝材3時，能避免該承載件2發生變形(Deformation)。
再者，當該承載件2之厚度減小而相對地降低其剛性時，例如，該承載件應用於如QFN、TQFP或BGA等，藉由該流道部21具有穿孔210之設計，能大幅減緩該承載件2之變形程度，因而該該承載件2仍保有所需之平面度。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。

Claims (7)

  1. 一種承載件，係包括：封裝部，係用以接置電子元件且令封裝材包覆該電子元件；以及流道部，係鄰接該封裝部且具有複數之穿孔，以供封裝材通過該流道部至該封裝部，其中，該封裝材係包含有連接部與主體部，該連接部係結合該流道部的邊緣，且該主體部係形成於該封裝部上以包覆該電子元件，以藉由該些穿孔分離該主體部與該連接部。
  2. 如申請專利範圍第1項所述之承載件，其中，該封裝部係具有絕緣表面。
  3. 如申請專利範圍第1項所述之承載件，其中，該流道部係具有金屬層。
  4. 如申請專利範圍第3項所述之承載件，其中，該穿孔係位於該金屬層中。
  5. 如申請專利範圍第1項所述之承載件，其中，該穿孔係沿該流道部之邊緣佈設。
  6. 如申請專利範圍第1項所述之承載件，其中，該承載件具有相對之上表面及下表面，且該承載件之上、下表面定義有該封裝部及該流道部。
  7. 如申請專利範圍第1項所述之承載件，其中，該流道部係對應封裝模組之注膠口位置。
TW106104869A 2017-02-15 2017-02-15 承載件 TWI662659B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW106104869A TWI662659B (zh) 2017-02-15 2017-02-15 承載件
CN201710099844.XA CN108428635A (zh) 2017-02-15 2017-02-23 承载件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106104869A TWI662659B (zh) 2017-02-15 2017-02-15 承載件

Publications (2)

Publication Number Publication Date
TW201832325A TW201832325A (zh) 2018-09-01
TWI662659B true TWI662659B (zh) 2019-06-11

Family

ID=63155615

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106104869A TWI662659B (zh) 2017-02-15 2017-02-15 承載件

Country Status (2)

Country Link
CN (1) CN108428635A (zh)
TW (1) TWI662659B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200411849A (en) * 2002-12-30 2004-07-01 Advanced Semiconductor Eng Molding device and system of lead frame
WO2007010315A2 (en) * 2005-07-20 2007-01-25 Infineon Technologies Ag Leadframe strip and mold apparatus for an electronic component and method of encapsulating an electronic component

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100369386B1 (ko) * 1996-12-27 2003-04-08 앰코 테크놀로지 코리아 주식회사 볼그리드어레이반도체패키지용인쇄회로기판및이를이용한볼그리드어레이반도체패키지의봉지방법
KR19990004211A (ko) * 1997-06-27 1999-01-15 한효용 게이트슬롯이 형성된 서브스트레이트
JP4112458B2 (ja) * 2003-08-07 2008-07-02 松下電器産業株式会社 リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP5054923B2 (ja) * 2006-01-23 2012-10-24 Ｔｏｗａ株式会社 電子部品の樹脂封止成形方法
JP2008066491A (ja) * 2006-09-07 2008-03-21 Matsushita Electric Ind Co Ltd 半導体装置用基板及びこれを用いた半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200411849A (en) * 2002-12-30 2004-07-01 Advanced Semiconductor Eng Molding device and system of lead frame
WO2007010315A2 (en) * 2005-07-20 2007-01-25 Infineon Technologies Ag Leadframe strip and mold apparatus for an electronic component and method of encapsulating an electronic component

Also Published As

Publication number Publication date
CN108428635A (zh) 2018-08-21
TW201832325A (zh) 2018-09-01

Similar Documents

Publication Publication Date Title
JP5227501B2 (ja) スタックダイパッケージ及びそれを製造する方法
US8710647B2 (en) Semiconductor device having a first conductive member connecting a chip to a wiring board pad and a second conductive member connecting the wiring board pad to a land on an insulator covering the chip and the wiring board
US20090014876A1 (en) Wafer level stacked package having via contact in encapsulation portion and manufacturing method thereof
JP2002118207A (ja) 半導体パッケージ及びその製造方法
TWI500130B (zh) 封裝基板及其製法暨半導體封裝件及其製法
JP2006269486A (ja) 半導体装置の製造方法
JP4635202B2 (ja) 両面電極パッケージの製造方法
JP2006344898A (ja) 半導体装置及びその製造方法
JP2012230981A (ja) 半導体装置及びその製造方法
JP5767294B2 (ja) 半導体装置
KR101352814B1 (ko) 멀티 칩 스택 패키지
US20080224284A1 (en) Chip package structure
TWI662659B (zh) 承載件
JP5754864B2 (ja) 基板ストリップ
JP2010165777A (ja) 半導体装置及びその製造方法
JP7148220B2 (ja) 半導体パッケージ及びその製造方法
TW201916317A (zh) 半導體裝置
JP5420737B2 (ja) 半導体装置の製造方法
TWI429351B (zh) 小基板記憶卡封裝構造
US8878070B2 (en) Wiring board and method of manufacturing a semiconductor device
US9184067B1 (en) Methods of mitigating defects for semiconductor packages
TWI480986B (zh) 半導體封裝件及其製法
KR20090059192A (ko) 반도체 패키지 제조용 자재 및 이를 이용한 반도체 패키지제조 방법
KR101204741B1 (ko) 방열판을 포함하는 반도체 패키지 및 그 제조 방법
KR20110056769A (ko) 스택 패키지용 인터포저 및 이를 이용한 스택 패키지