JP4112458B2 - リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 - Google Patents
リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4112458B2 JP4112458B2 JP2003288393A JP2003288393A JP4112458B2 JP 4112458 B2 JP4112458 B2 JP 4112458B2 JP 2003288393 A JP2003288393 A JP 2003288393A JP 2003288393 A JP2003288393 A JP 2003288393A JP 4112458 B2 JP4112458 B2 JP 4112458B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- resin
- eject hole
- lead
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
用意したリードフレームのダイパッド部上に半導体素子を搭載する工程と、
ダイパッド部上に搭載した半導体素子の電極とリードフレームのボンディングリード部とを金属細線により接続する工程と、
少なくともリードフレーム上の半導体素子および金属細線の接続領域を樹脂封止する封止工程と、
封止工程後、樹脂を成形型の各キャビティに注入するためのランナーおよびゲートに残った樹脂を、イジェクトホールより突上げてリードフレームから分離する工程とを含むものである。
2 ダイパッド
3 ボンディングリード
4 イジェクトホール
5 ストッパ
5a 溝
5b 貫通孔
5c 溝
5e 溝
6 半導体素子
7 金属細線
8 封止樹脂
8a 樹脂くず
9 封止シート
10 ランナー
11 吊りリード部
101 リードフレーム本体
102 ダイパッド
103 ボンディングリード
104 イジェクトホール
105 吊りリード部
106 半導体素子
107 金属細線
108 封止樹脂
108a 樹脂くず
109 封止シート
110 ランナー
Claims (7)
- 金属板よりなるフレーム本体と、前記フレーム本体の領域内に配設された半導体素子搭載用のダイパッド部と、先端部が前記ダイパッド部に対向して配列され後端部が前記フレーム本体と接続されて表面に金属細線が接続されるボンディングリード部とを備えたリードフレームであって、封止工程時にランナーが通る箇所となる前記フレーム本体上にイジェクトホールが設けられ、前記イジェクトホールと隣接して、前記フレーム本体の表面側または裏面側の少なくとも一方に前記フレーム本体の厚みの1/3〜2/3の深さの溝からなるストッパが設けられていることを特徴とするリードフレーム。
- 前記溝は前記イジェクトホールから周辺に延びる形状であることを特徴とする請求項1記載のリードフレーム。
- 前記溝は複数あることを特徴とする請求項2記載のリードフレーム。
- 前記イジェクトホールと前記溝を介して連結された貫通穴が設けられていることを特徴とする請求項1記載のリードフレーム。
- 前記溝は前記イジェクトホールを囲むリング状の溝であることを特徴とする請求項1記載のリードフレーム。
- 前記リング状の溝の深さ方向の内面が凹曲面を有することを特徴とする請求項5記載のリードフレーム。
- 請求項1から6のいずれか1項記載のリードフレームを用意する工程と、
用意した前記リードフレームのダイパッド部上に半導体素子を搭載する工程と、
前記ダイパッド部上に搭載した前記半導体素子の電極と前記リードフレームのボンディングリード部とを金属細線により接続する工程と、
少なくとも前記リードフレーム上の前記半導体素子および前記金属細線の接続領域を樹脂封止する封止工程と、
前記封止工程後、樹脂を成形型の各キャビティに注入するためのランナーおよびゲートに残った樹脂を、イジェクトホールより突上げて前記リードフレームから分離する工程とを含む樹脂封止型半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003288393A JP4112458B2 (ja) | 2003-08-07 | 2003-08-07 | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003288393A JP4112458B2 (ja) | 2003-08-07 | 2003-08-07 | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005057151A JP2005057151A (ja) | 2005-03-03 |
JP4112458B2 true JP4112458B2 (ja) | 2008-07-02 |
Family
ID=34367058
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003288393A Expired - Fee Related JP4112458B2 (ja) | 2003-08-07 | 2003-08-07 | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4112458B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI662659B (zh) * | 2017-02-15 | 2019-06-11 | 矽品精密工業股份有限公司 | 承載件 |
-
2003
- 2003-08-07 JP JP2003288393A patent/JP4112458B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005057151A (ja) | 2005-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6208020B1 (en) | Leadframe for use in manufacturing a resin-molded semiconductor device | |
JP4669166B2 (ja) | 半導体装置 | |
US6841414B1 (en) | Saw and etch singulation method for a chip package | |
JP3562311B2 (ja) | リードフレームおよび樹脂封止型半導体装置の製造方法 | |
JP2002064114A (ja) | 半導体装置及びその製造方法 | |
JP2001077274A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
JP2003209216A (ja) | リードフレーム、樹脂封止金型およびそれらを用いた半導体装置の製造方法 | |
JP2008135688A (ja) | 半導体装置および半導体装置の製造方法 | |
JP3405202B2 (ja) | リードフレームおよびそれを用いた樹脂封止型半導体装置およびその製造方法 | |
JP2003158234A (ja) | 半導体装置及びその製造方法 | |
JP2001077287A (ja) | 半導体装置用リードフレーム | |
JP2000243891A (ja) | 樹脂封止型半導体装置,その製造方法及びリードフレーム | |
JP4112458B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
JP3445930B2 (ja) | 樹脂封止型半導体装置 | |
JPH0574999A (ja) | 半導体装置及びその製造方法 | |
JP3007632B1 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
JP2001077285A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 | |
JPS61269338A (ja) | 樹脂封止半導体装置およびその製造に用いるモ−ルド型 | |
JPH11220087A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
JP4446719B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
KR100819794B1 (ko) | 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법 | |
JP3795047B2 (ja) | 樹脂封止型半導体装置 | |
JP2002050646A (ja) | 半導体装置の製造方法 | |
KR100856038B1 (ko) | 리드프레임 제조를 위한 다운셋 펀칭용 다이를 이용한 리드프레임의 제조 방법 | |
JPH10209330A (ja) | Bga型中空半導体パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051108 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060424 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070921 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071002 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071225 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080318 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080409 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110418 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120418 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |