JP4112458B2 - リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 - Google Patents

リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 Download PDF

Info

Publication number
JP4112458B2
JP4112458B2 JP2003288393A JP2003288393A JP4112458B2 JP 4112458 B2 JP4112458 B2 JP 4112458B2 JP 2003288393 A JP2003288393 A JP 2003288393A JP 2003288393 A JP2003288393 A JP 2003288393A JP 4112458 B2 JP4112458 B2 JP 4112458B2
Authority
JP
Japan
Prior art keywords
lead frame
resin
eject hole
lead
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003288393A
Other languages
English (en)
Other versions
JP2005057151A (ja
Inventor
高志 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2003288393A priority Critical patent/JP4112458B2/ja
Publication of JP2005057151A publication Critical patent/JP2005057151A/ja
Application granted granted Critical
Publication of JP4112458B2 publication Critical patent/JP4112458B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は、半導体素子を搭載した樹脂封止型半導体装置に用いるリードフレームおよびそれらを用いた樹脂封止型半導体装置の製造方法に関するもので、特にゲートブレイク工程後に、ランナーディゲートに用いるリードフレームのイジェクトホールの側面に残存しやすい樹脂残りが後工程で落下し、傷をつけるなど品質に悪影響することを防止するように、リードフレームおよびそれを用いた樹脂封止型半導体装置の製造方法に関するものである。
近年、電子機器の小型化に対応するために、樹脂封止型半導体装置などの半導体部品の高密度実装が要求され、それにともなって、半導体部品の小型、薄型化が進んでいる。また小型で薄型でありながら、多ピン化が進み、高密度の小型、薄型の樹脂封止型半導体装置が要望されている。
以下、従来のダイパッド部の露出型のQFNの樹脂封止型半導体装置について説明する。図6は従来の樹脂封止型半導体装置の製造に用いるリードフレームを示す図面であり、図6(a)は平面図、図6(b)は図6(a)のA−A1箇所の断面図、図6(c)は図6(a)のB−B1箇所の断面図である。
図6に示すように、本リードフレームは金属板よりなるフレーム本体101と、フレーム本体101の領域内に配設され、表面に突出部を有した半導体素子搭載用のダイパッド部102と、先端部がダイパッド部102に対向して配列され後端部がフレーム本体101と接続され、表面に金属細線が接続されたボンディングリード部103を有する構造である。また、封止工程で各素子まで樹脂を注入するためのランナーが通る部分のフレーム本体101上には、封止工程後にランナーに残った樹脂をイジェクトするためのイジェクトホール104が設けられている。105はダイパッド部102をフレーム本体101に保持する吊りリード部である。
次に従来の樹脂封止型半導体装置の製造方法について説明する。図7から図9はリードフレームを用いた従来の樹脂封止型半導体装置の製造方法を示す工程ごとの平面図および断面図である。
まず図7(a)に平面図を示し、図7(a)のC−C1箇所の断面図を図7(b)に示すように、フレーム本体101と、そのフレーム本体101内に、表面に突出部を有した半導体素子搭載用のダイパッド部102と、ダイパッド部102を支持する吊りリード部105と、半導体素子を載置した場合にその載置した半導体素子と金属細線等の手段により電気的接続するボンディングリード部103とを有し、また封止工程で各素子まで樹脂を注入するためのランナーが通る部分のフレーム本体101上には、封止後にランナーに残った樹脂をイジェクトするためのイジェクトホール104が設けられているリードフレームを用意する。
次に図7(c)に平面図を示し、図7(c)のD−D1箇所の断面図を図7(d)に示すように、リードフレームのダイパッド部102上に半導体素子106を銀ペースト等の接着剤により接合する(ダイボンド工程)。
図8(a)に平面図を示し、図8(a)のE−E1箇所の断面図を図8(b)に示すように、ダイパッド部102上に搭載した半導体素子106の表面の電極パッド(図示せず)と、リードフレームのボンディングリード部103とを金属細線107により接続する(ワイヤボンド工程)。
その後、図8(c)に平面図を示し、図8(c)のF−F1箇所の断面図を図8(d)に示すように、ダイパッド部102、半導体素子106、ボンディングリード部103の外囲を封止樹脂108により封止する。この工程ではフレーム本体101の底面に封止シート109を密着させて封止することにより、ダイパッド部102の底面を除く領域、吊りリード部105、半導体素子106、ボンディングリード部103の底面を除く領域、および金属細線107の接続領域を封止するものであり、封止樹脂108の底面からダイパッド部102の底面、ボンディングリード部103の底面が露出した構成となる。なお、図8(c)、図8(c)のG−G1箇所の断面図である図8(e)、および図8(c)のH−H1箇所の断面図である図8(f)に示すように、封止樹脂108がランナー110を通過し各素子に充填されるので、イジェクトホール104内にも封止樹脂が充填される構造となる(封止工程)。
さらに、図9(a)、図9(a)のI−I1箇所の断面図である図9(b)および図9(a)のJ−J1箇所の断面図である図9(c)に示すように、封止工程後、イジェクトホール104より成形型のゲートおよびランナー110に残った樹脂を突上げし、リードフレーム本体101より分離する(ゲートブレイク工程)。このとき、イジェクトホール104内には樹脂くず108aが残ることがある。
そして、ゲートブレイク工程の後、ボンディングリード部103の末端部分を切断し、各リード部103の各末端部を封止樹脂108の側面と同一面に配置することにより、裏面に外部端子およびダイパッド部2が露出した樹脂封止型半導体装置を得るものである。
特開2000−243891 (第13頁、第3図)
しかしながら、従来の樹脂封止型半導体装置に用いるリードフレームおよびその製造方法では、ゲートブレイクした後にイジェクトホール104の側面に残存する樹脂くず108aが後工程内で落下し、製品に悪影響を与えてしまうことがある。このような現象は近年、樹脂封止型半導体装置を製造する上で品質的に大きな問題となっていた。
封止以降の後工程内でイジェクトホール側面に残存した樹脂くずが落下すると、リードフレームを重ねた際に樹脂くず108aが製品部を傷をつけたり、製品部に樹脂くずが付着したままマーキングをすると文字が欠けるなどの不具合が発生し、品質上好ましくない状況となる。
本発明は前記した従来の課題を解決するものであり、QFNタイプやQFPタイプをはじめとし、あらゆる樹脂封止型半導体装置において、リードフレームのイジェクトホール側面に残存する樹脂くずによる工程内不具合を解決することのできるリードフレームおよびそれを用いた樹脂封止型半導体装置の製造方法を提供することを目的とする。
前記従来の課題を解決するために、本発明のリードフレームは、金属板よりなるフレーム本体と、フレーム本体の領域内に配設された半導体素子搭載用のダイパッド部と、先端部がダイパッド部に対向して配列され後端部がフレーム本体と接続されて表面に金属細線が接続されるボンディングリード部とを備えたリードフレームであって、封止工程時にランナーが通る箇所となるフレーム本体上にイジェクトホールが設けられ、イジェクトホールと隣接して、フレーム本体の表面側または裏面側の少なくとも一方にフレーム本体の厚みの1/3〜2/3の深さの溝からなるストッパが設けられていることを特徴とするものである。
上記構成において、はイジェクトホールから周辺に延びる形状であることが好ましい。さらに、上記の溝は複数あることが好ましい。さらに、イジェクトホールとを介して連結された貫通穴が設けられていることが好ましい。また、はイジェクトホールを囲むリング状の溝であってもよい。リング状の溝は深さ方向の内面が凹曲面を有することが好ましい。
また、本発明の樹脂封止型半導体装置の製造方法は、請求項1または請求項2記載のリードフレームを用意する工程と、
用意したリードフレームのダイパッド部上に半導体素子を搭載する工程と、
ダイパッド部上に搭載した半導体素子の電極とリードフレームのボンディングリード部とを金属細線により接続する工程と、
少なくともリードフレーム上の半導体素子および金属細線の接続領域を樹脂封止する封止工程と、
封止工程後、樹脂を成形型の各キャビティに注入するためのランナーおよびゲートに残った樹脂を、イジェクトホールより突上げてリードフレームから分離する工程とを含むものである。
上記構成の通り、本発明の樹脂封止型半導体装置に用いるリードフレームによれば、封止樹脂を注入するランナーおよびゲートに残った樹脂を分離した際にイジェクトホールに残存する樹脂くず(残り)が、ストッパに強固に密着するので、後工程内に落下することを防止できる。
また、本発明の樹脂封止型半導体装置の製造方法によれば、イジェクトホールに残存する樹脂くずが後工程内に落下することを防止できるため、製品に影響を与えることなく、樹脂封止型半導体装置を安定した品質において製造することを実現できるものであり、QFNタイプやQFPタイプなどのリードフレームを使った樹脂封止型半導体装置の製造方法に広く適用できるものである。
以下、本発明の樹脂封止型半導体装置用リードフレームおよびそれを用いた樹脂封止型半導体装置の製造方法の一実施形態について図面を参照しながら説明する。
図1は本実施形態の樹脂封止型半導体装置用リードフレームを示す図であり、図1(a)は平面図、図1(b)は図1(a)のK−K1箇所の断面図、図1(c)は図1(a)のL−L1箇所の断面図である。
図1に示すように、本実施形態の樹脂封止型半導体装置用リードフレームは、金属板よりなるフレーム本体1と、フレーム本体1の領域内に配設され、表面に突出部を有した半導体素子搭載用のダイパッド部2と、先端部がダイパッド部2に対向して配列され後端部がフレーム本体1と接続され表面に金属細線が接続されるボンディングリード部3とを有した構造である。ダイパッド部2の各角部は吊りリード部11の先端部で支持し、末端部がフレーム本体1に接続されている。
また、封止工程で各素子まで樹脂を注入するためのランナーの通る部分のフレーム本体1上には、封止後にランナーに残った樹脂を突上げてフレーム本体1から分離するためのイジェクトホール4が設けられており、そのイジェクトホール4にはランナーイジェクト後にイジェクトホール側面に残存しやすい樹脂くずが、封止以降の後工程で脱落することのないように、イジェクトホール4にその樹脂くずを強固に密着させるため、例えばエッチング加工やプレス加工などによりイジェクトホール4に接するように表面側または裏面側に施された、例えば溝により形成されたストッパ5が設けられている。
図2は、図1で説明したリードフレームのイジェクトホール4に設けるストッパ5の他の実施形態を示す図である。図2(a)と(b)、図2(c)と(d)、図2(e)と(f)は、ストッパ5のそれぞれ別の実施の形態の平面図とその断面図であり、封止工程で各素子まで樹脂を注入するためのランナーが通る部分のフレーム上に形成された、ランナーをイジェクトするためのイジェクトホール4およびストッパ5の形状をそれぞれ示したものである。
図2(a)、(b)に示すように、ランナーをイジェクトした際に残存する樹脂くずが後工程で落下しないように樹脂残りとリードフレームを強固に密着させるように設置するストッパ5として、イジェクトホール4から溝5aを介して周辺に貫通穴5bを設けている。さらには、図2(c)、(d)に示すように、イジェクトホール4に隣接するリング状の溝5c、5dを表面および裏面に、または図2(e)、(f)に示すように表面または裏面の片側のみに内面が凹曲面になった溝5eを設ける手段もある。これらのイジェクトホール4のストッパ5の形状おいても同様に、ゲートブレイク後にイジェクトホール4の側面に残存する樹脂くずを、その密着面積の増大化により、リードフレームにしっかりと密着させることができる。なお、溝5a、5c、5d、5e等の深さはフレーム本体1の厚みの約1/3〜約2/3であるのが好ましい。
以上、本実施形態の樹脂封止型半導体装置に用いるリードフレームでは、イジェクトホールに沿うように溝や貫通穴を設けることで、ゲートブレイク後の樹脂残りをリードフレームと強固に密着させ、後工程で落下させることなく、樹脂封止型半導体装置の製造を安定した品質で実現することが可能となる。
次に本実施形態の半導体装置の製造方法について説明する。
図3から図5は本実施形態の樹脂封止型半導体装置の製造方法における主要な工程を示す平面図および断面図である。
まず、リードフレームは図3(a)に平面図を示し、図3(a)のM−M1箇所の断面図を図3(b)に示すように、金属板よりなるフレーム本体1と、フレーム本体1の領域内に配設され、表面に突出部を有した半導体素子搭載用のダイパッド部2と、先端部がダイパッド部2に対向して配列され、後端部がフレーム本体1と接続され、表面に金属細線が接続されたボンディングリード部3を有した構造となる。また、封止工程で各素子まで樹脂を注入するためのランナーが通る部分のフレーム上には、封止後にランナーをイジェクトするためのイジェクトホール4が設けられており、そのイジェクトホール4にはランナーイジェクト後にイジェクトホール側面に残存しやすい樹脂くずが、封止以降の後工程で脱落することのないように、イジェクトホール4にその樹脂くずを強固に密着させるためのエッチング加工やプレス加工などによる表面または裏面の溝であるストッパ5が設けられているリードフレームを用意する。
次に図3(c)に平面図を示し、図3(c)のN−N1箇所の断面図を図3(d)に示すように、リードフレームのダイパッド部2上に半導体素子6をその主面を上にして銀ペースト等の接着剤により接合する(ダイボンド工程)。
次に図4(a)に平面図を示し、図4(a)のO−O1箇所の断面図を図4(b)に示すように、ダイパッド部2上に搭載した半導体素子6の表面の電極パッド(図示せず)と、リードフレームのボンディングリード部3とを金属細線7により接続する(ワイヤーボンド工程)。
その後、図4(c)に平面図を示し、図4(c)のP−P1箇所の断面図を図4(d)に示すように、成形型のキャビティ内にダイパッド部2、半導体素子6、ボンディングリード部3を配置し、これらの外囲を封止樹脂8により封止する。この工程ではリードフレームの底面に封止シート9を密着させてリードフレームの上面側を樹脂封止することにより、ダイパッド部2の底面を除く領域、吊りリード部11、半導体素子6、ボンディングリード部3のインナーリード部の底面を除く領域、および金属細線7の接続領域を封止するものであり、封止樹脂8の底面からダイパッド部2の底面、インナーリード部の底面が露出した構成となる。なお、図4(c)、図4(c)のQ−Q1箇所の断面図である図4(e)および図4(c)のR−R1箇所の断面図である図4(f)に示すように、封止樹脂8がランナー10を通過し各素子に充填されるので、イジェクトホール4内にも封止樹脂が充填される(封止工程)。
そして、図5(a)、図5(a)のS−S1箇所の断面図である図5(b)および図5(a)のT−T1箇所の断面図である図5(c)に示すように、封止工程後、イジェクトホール4より成形型のゲートおよびランナー10に残った樹脂をイジェクトし、リードフレーム本体1より分離する(ゲートブレイク工程)。8aはイジェクトホール4に残った樹脂くずである。
そして、ゲートブレイク工程の後、リード部3の末端部分を切断し、各リード部3の各末端部を封止樹脂8の側面と同一面に配置することにより、裏面に外部端子およびダイパッド部2が露出した樹脂封止型半導体装置を得るものである。
図3から図5に示した樹脂封止型半導体装置の製造方法では、ゲートブレイクした際にリードフレームのイジェクトホール4に残存する樹脂くずを強固に密着させることができるので、後工程内で落下することなく、安定した品質において樹脂封止型半導体装置の製造を実現することができる。
なお、本実施形態ではダイパッド露出型のQFNタイプの樹脂封止型半導体装置を例に説明したが、QFPタイプなどの樹脂封止型半導体装置の製造方法にも広く適用できるものである。
本発明にかかるリードフレームおよびそれを用いた樹脂封止型半導体装置の製造方法は、封止樹脂を注入するランナーおよびゲートに残った樹脂を分離した際にイジエクトホールに残存する樹脂くずが、後工程内に落下することを防止できるものであり、製品に影響を与えることなく、樹脂封止型半導体装置を安定した品質において製造することを実現でき、QFNタイプやQFPタイプなどのリードフレームを使った樹脂封止型半導体装置の製造方法に広く適用できるという効果を有し、半導体素子を搭載した樹脂封止型半導体装置に用いるリードフレームおよびそのリードフレームを用いた樹脂封止型半導体装置の製造方法等に有用である。
本発明の一実施形態の樹脂封止型半導体装置に用いるリードフレームを示す図であり、(a)は平面図、(b)はそのK−K1線断面図、(c)はそのL−L1線断面図である。 イジェクトホールおよびストッパの他の各種実施の形態を示し、(a)は一の実施の形態の部分平面図、(b)はその断面図、(c)は別の実施の形態の平面図、(d)はその断面図、(e)はさらに別の実施の形態の平面図、(f)はその断面図である。 本発明の一実施形態の樹脂封止型半導体装置の製造方法を示す工程図を示し、(a)はリードフレームの部分平面図、(b)はそのM−M1線断面図、(c)は半導体素子をリードフレームに搭載した状態の部分平面図、(d)はそのN−N1線断面図である。 図3に続く工程図を示し、(a)は金属細線を接続した状態の部分平面図、(b)はそのO−O1線断面図、(c)は半導体素子を樹脂封止した状態の平面図、(d)はそのP−P1線断面図、(e)は図(c)のQ−Q1線断面図、(f)は図(c)のR−R1線断面図である。 図4に続く工程図を示し、(a)はゲートおよびランナをイジェクトした状態の部分平面図、(b)はそのS−S1線断面図、(c)は図(a)のT−T1線断面図である。 従来の樹脂封止型半導体装置のリードフレームを示す図であり、(a)は部分平面図、(b)はそのA−A1線断面図、(c)は図(a)のB−B1線断面図である。 従来の樹脂封止型半導体装置の製造方法を示し、(a)はリードフレームの部分平面図、(b)はそのC−C1線断面図、(c)は半導体素子をリードフレームに搭載した状態の部分平面図、(d)はそのD−D1線断面図である。 図7に続く工程図を示し、(a)は金属細線を接続した状態の部分平面図、(b)はそのE−E1線断面図、(c)は半導体素子を樹脂封止した状態の平面図、(d)はそのF−F1線断面図、(e)は図(c)のG−G1線断面図、(f)は図(c)のH−H1線断面図である。 図8に続く工程図を示し、(a)はゲートおよびランナをイジェクトした状態の部分平面図、(b)はそのI−I1線断面図、(c)は図(a)のJ−J1線断面図である。
符号の説明
1 リードフレーム本体
2 ダイパッド
3 ボンディングリード
4 イジェクトホール
5 ストッパ
5a 溝
5b 貫通孔
5c 溝
5e 溝
6 半導体素子
7 金属細線
8 封止樹脂
8a 樹脂くず
9 封止シート
10 ランナー
11 吊りリード部
101 リードフレーム本体
102 ダイパッド
103 ボンディングリード
104 イジェクトホール
105 吊りリード部
106 半導体素子
107 金属細線
108 封止樹脂
108a 樹脂くず
109 封止シート
110 ランナー

Claims (7)

  1. 金属板よりなるフレーム本体と、前記フレーム本体の領域内に配設された半導体素子搭載用のダイパッド部と、先端部が前記ダイパッド部に対向して配列され後端部が前記フレーム本体と接続されて表面に金属細線が接続されるボンディングリード部とを備えたリードフレームであって、封止工程時にランナーが通る箇所となる前記フレーム本体上にイジェクトホールが設けられ、前記イジェクトホールと隣接して、前記フレーム本体の表面側または裏面側の少なくとも一方に前記フレーム本体の厚みの1/3〜2/3の深さの溝からなるストッパが設けられていることを特徴とするリードフレーム。
  2. 前記溝は前記イジェクトホールから周辺に延びる形状であることを特徴とする請求項1記載のリードフレーム。
  3. 前記溝は複数あることを特徴とする請求項2記載のリードフレーム。
  4. 前記イジェクトホールと前記溝を介して連結された貫通穴が設けられていることを特徴とする請求項1記載のリードフレーム。
  5. 前記溝は前記イジェクトホールを囲むリング状の溝であることを特徴とする請求項1記載のリードフレーム。
  6. 前記リング状の溝の深さ方向の内面が凹曲面を有することを特徴とする請求項5記載のリードフレーム。
  7. 請求項1から6のいずれか1項記載のリードフレームを用意する工程と、
    用意した前記リードフレームのダイパッド部上に半導体素子を搭載する工程と、
    前記ダイパッド部上に搭載した前記半導体素子の電極と前記リードフレームのボンディングリード部とを金属細線により接続する工程と、
    少なくとも前記リードフレーム上の前記半導体素子および前記金属細線の接続領域を樹脂封止する封止工程と、
    前記封止工程後、樹脂を成形型の各キャビティに注入するためのランナーおよびゲートに残った樹脂を、イジェクトホールより突上げて前記リードフレームから分離する工程とを含む樹脂封止型半導体装置の製造方法。
JP2003288393A 2003-08-07 2003-08-07 リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 Expired - Fee Related JP4112458B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003288393A JP4112458B2 (ja) 2003-08-07 2003-08-07 リードフレームとそれを用いた樹脂封止型半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003288393A JP4112458B2 (ja) 2003-08-07 2003-08-07 リードフレームとそれを用いた樹脂封止型半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005057151A JP2005057151A (ja) 2005-03-03
JP4112458B2 true JP4112458B2 (ja) 2008-07-02

Family

ID=34367058

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003288393A Expired - Fee Related JP4112458B2 (ja) 2003-08-07 2003-08-07 リードフレームとそれを用いた樹脂封止型半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4112458B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI662659B (zh) * 2017-02-15 2019-06-11 矽品精密工業股份有限公司 承載件

Also Published As

Publication number Publication date
JP2005057151A (ja) 2005-03-03

Similar Documents

Publication Publication Date Title
US6208020B1 (en) Leadframe for use in manufacturing a resin-molded semiconductor device
JP4669166B2 (ja) 半導体装置
US6841414B1 (en) Saw and etch singulation method for a chip package
JP3562311B2 (ja) リードフレームおよび樹脂封止型半導体装置の製造方法
JP2002064114A (ja) 半導体装置及びその製造方法
JP2001077274A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2003209216A (ja) リードフレーム、樹脂封止金型およびそれらを用いた半導体装置の製造方法
JP2008135688A (ja) 半導体装置および半導体装置の製造方法
JP3405202B2 (ja) リードフレームおよびそれを用いた樹脂封止型半導体装置およびその製造方法
JP2003158234A (ja) 半導体装置及びその製造方法
JP2001077287A (ja) 半導体装置用リードフレーム
JP2000243891A (ja) 樹脂封止型半導体装置,その製造方法及びリードフレーム
JP4112458B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP3445930B2 (ja) 樹脂封止型半導体装置
JPH0574999A (ja) 半導体装置及びその製造方法
JP3007632B1 (ja) 樹脂封止型半導体装置およびその製造方法
JP2001077285A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JPS61269338A (ja) 樹脂封止半導体装置およびその製造に用いるモ−ルド型
JPH11220087A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
JP4446719B2 (ja) 樹脂封止型半導体装置の製造方法
KR100819794B1 (ko) 리드프레임 및, 그것을 이용한 반도체 패키지 제조 방법
JP3795047B2 (ja) 樹脂封止型半導体装置
JP2002050646A (ja) 半導体装置の製造方法
KR100856038B1 (ko) 리드프레임 제조를 위한 다운셋 펀칭용 다이를 이용한 리드프레임의 제조 방법
JPH10209330A (ja) Bga型中空半導体パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051108

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060424

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071002

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071225

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080318

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080409

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110418

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120418

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees