JPH0645514A - 混成集積回路 - Google Patents

混成集積回路

Info

Publication number
JPH0645514A
JPH0645514A JP2581791A JP2581791A JPH0645514A JP H0645514 A JPH0645514 A JP H0645514A JP 2581791 A JP2581791 A JP 2581791A JP 2581791 A JP2581791 A JP 2581791A JP H0645514 A JPH0645514 A JP H0645514A
Authority
JP
Japan
Prior art keywords
wiring
chip
island
silicon
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2581791A
Other languages
English (en)
Other versions
JP2913858B2 (ja
Inventor
Shigeki Nara
茂樹 奈良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2581791A priority Critical patent/JP2913858B2/ja
Publication of JPH0645514A publication Critical patent/JPH0645514A/ja
Application granted granted Critical
Publication of JP2913858B2 publication Critical patent/JP2913858B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【構成】アイランド６上にアルミ配線が形成されたシリ
コン基板９を固着したのち、このシリコン基板９上に半
田バンプ１１を介してフリップチップ１０を搭載する。
次でモールド樹脂８にて封止する。 【効果】シリコン基板の固着により配線密度が高くなる
ため、搭載する半導体チップの数をふやすことができ
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は混成集積回路に関する。
【０００２】
【従来の技術】従来の混成集積回路は、図３に示すよう
に、配線パターンが形成されたセラミック基板５やプリ
ント基板上に、半導体チップとして２つ以上の能動素子
１及び受動素子３をダイボンディング法やフェイスボン
ディング法等により搭載し、更にワイヤー４にて素子と
配線パターンと外部リード７との電気的接続を行なった
のち、モールド樹脂８にて封止する構造となっていた。
【０００３】
【発明が解決しようとする課題】この従来の混成集積回
路では、所定の電気回路を実現させるためにセラミック
基板又はプリント基板上に所定の導体配線パターンを形
成しており、配線密度はこの配線基板のパターン形成上
の精度によって決定される。通常、配線基板上の最小パ
ターン幅及び間隔は、各々例えば１００μｍ程度となっ
ていた。これはシリコン基板上に形成される配線パター
ンと比較すると、配線密度が小さいため、従来の混成集
積回路の配線密度を大きくすることは困難であった。従
って回路構成の複雑なものを１パッケージ化するために
は、配線基板における配線領域を大きくしなければなら
ないため、搭載する半導体チップの数を多くできないと
いう欠点があった。
【０００４】
【課題を解決するための手段】第１の発明の混成集積回
路は、アイランドと、このアイランドの周囲に設けられ
た外部リードと、前記アイランド上に固着された配線基
板と、この配線基板上に固着されたアルミ配線を有する
シリコン配線チップ及び複数の半導体チップと、少くと
も前記シリコン配線チップと前記配線基板と前記外部リ
ードとを接続するワイヤーと、前記アイランドと前記配
線基板と前記シリコン基板及び半導体チップと前記外部
リードの一部とを封止する樹脂とを含んで構成される。
【０００５】第２の発明の混成集積回路は、アイランド
と、このアイランドの周囲に設けられた外部リードと、
前記アイランド上に固着されたアルミ配線を有するシリ
コン基板と、このシリコン基板上に固着された複数の半
導体チップと、少くとも前記シリコン基板と前記外部リ
ードとを接続するワイヤーと、前記アイランドと前記シ
リコン基板と前記外部リードの一部とを封止する樹脂と
を含んで構成される。
【０００６】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の第１の実施例の断面図である。以下
製造工程順に説明する。
【０００７】まず配線パターンが形成されているセラミ
ック基板５をアイランド６上に樹脂や半田等により固着
したのち、このセラミック基板５上に能動素子１と受動
素子３等の半導体チップ及びアルミ配線によって回路配
線の一部が形成されているシリコン配線チップ２をダイ
ボンディングする。更に各素子とシリコン配線チップ２
とセラミック基板５との間及びセラミック基板５と外部
リード７との間をワイヤー４により接続する。次にモー
ルド樹脂８にてアイランド６，セラミック基板５及び各
チップ等を封止する。
【０００８】このように構成された第１の実施例によれ
ば、シリコン配線チップ２により配線密度を大きくでき
るため、搭載する半導体チップの数を多くすることがで
きる。
【０００９】なお、シリコン配線チップ２と能動素子１
及び受動素子３間を直接ワイヤー４で接続し、出来る限
りセラミック基板５上の配線を使用しないようにするこ
とにより、セラミック基板５上の配線領域を小さくする
ことができる。
【００１０】図２は本発明の第２の実施例の断面図であ
る。図２において、アイランド６上にはアルミ配線が形
成されたシリコン基板９がダイボンディング法により固
着されており、このシリコン基板９上には半田バンプ１
１を介して複数のフリップチップ１０が搭載されてい
る。そしてシリコン基板９の配線は、金等からなるワイ
ヤー４により外部リード７に接続されている。そしてア
イランド６，シリコン基板８，フリップチップ１０及び
外部リード７の一部はモールド樹脂８により封止されて
いる。
【００１１】このように構成された第２の実施例によれ
ば、フリップチップ１０が搭載されている基板は配線密
度の高いシリコン基板９であるため、セラミック基板等
従来の配線密度の低い基板や第１の実施例に比べ、半導
体チップをより多く搭載できる利点がある。
【００１２】
【発明の効果】以上説明したように本発明は、アルミ配
線を有する配線チップを半導体チップと一緒に搭載する
か、または、アルミ配線を有するシリコン配線基板上に
半導体チップを搭載することにより、混成集積回路の配
線密度を大きくできるため、搭載する半導体チップの数
をふやすことができるという効果を有する。
【図面の簡単な説明】
【図１】本発明の第１の実施例の断面図である。
【図２】本発明の第２の実施例の断面図である。
【図３】従来の混成集積回路の一例の断面図である。
【符号の説明】 １ 能動素子 ２ シリコン配線チップ ３ 受動素子 ４ ワイヤー ５ セラミック基板 ６ アイランド ７ 外部リード ８ モールド樹脂 ９ シリコン基板 １０ フリップチップ １１ 半田バンプ

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 アイランドと、このアイランドの周囲に
    設けられた外部リードと、前記アイランド上に固着され
    た配線基板と、この配線基板上に固着されたアルミ配線
    を有するシリコン配線チップ及び複数の半導体チップ
    と、少くとも前記シリコン配線チップと前記配線基板と
    前記外部リードとを接続するワイヤーと、前記アイラン
    ドと前記配線基板と前記シリコン基板及び半導体チップ
    と前記外部リードの一部とを封止する樹脂とを含むこと
    を特徴とする混成集積回路。
  2. 【請求項２】 アイランドと、このアイランドの周囲に
    設けられた外部リードと、前記アイランド上に固着され
    たアルミ配線を有するシリコン基板と、このシリコン基
    板上に固着された複数の半導体チップと、少くとも前記
    シリコン基板と前記外部リードとを接続するワイヤー
    と、前記アイランドと前記シリコン基板と前記外部リー
    ドの一部とを封止する樹脂とを含むことを特徴とする混
    成集積回路。
JP2581791A 1991-02-20 1991-02-20 混成集積回路 Expired - Lifetime JP2913858B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2581791A JP2913858B2 (ja) 1991-02-20 1991-02-20 混成集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2581791A JP2913858B2 (ja) 1991-02-20 1991-02-20 混成集積回路

Publications (2)

Publication Number Publication Date
JPH0645514A true JPH0645514A (ja) 1994-02-18
JP2913858B2 JP2913858B2 (ja) 1999-06-28

Family

ID=12176421

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2581791A Expired - Lifetime JP2913858B2 (ja) 1991-02-20 1991-02-20 混成集積回路

Country Status (1)

Country Link
JP (1) JP2913858B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008066457A (ja) * 2006-09-06 2008-03-21 Asmo Co Ltd 自動車用モータの制御用コネクタ一体型半導体モジュール
US7402442B2 (en) 2005-12-21 2008-07-22 International Business Machines Corporation Physically highly secure multi-chip assembly

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7402442B2 (en) 2005-12-21 2008-07-22 International Business Machines Corporation Physically highly secure multi-chip assembly
US7768005B2 (en) 2005-12-21 2010-08-03 International Business Machines Corporation Physically highly secure multi-chip assembly
JP2008066457A (ja) * 2006-09-06 2008-03-21 Asmo Co Ltd 自動車用モータの制御用コネクタ一体型半導体モジュール
JP4745925B2 (ja) * 2006-09-06 2011-08-10 アスモ株式会社 自動車用モータの制御用コネクタ一体型半導体モジュール

Also Published As

Publication number Publication date
JP2913858B2 (ja) 1999-06-28

Similar Documents

Publication Publication Date Title
US8053278B2 (en) Multi-chip package type semiconductor device
US6380048B1 (en) Die paddle enhancement for exposed pad in semiconductor packaging
KR100280762B1 (ko) 노출 후부를 갖는 열적 강화된 반도체 장치 및 그 제조방법
US7598599B2 (en) Semiconductor package system with substrate having different bondable heights at lead finger tips
US7339258B2 (en) Dual row leadframe and fabrication method
US7115441B2 (en) Semiconductor package with semiconductor chips stacked therein and method of making the package
JPH1092972A (ja) 集積回路用パッケージ
KR930004244B1 (ko) 하이브리드형 수지밀봉 반도체장치
US6340839B1 (en) Hybrid integrated circuit
US6791166B1 (en) Stackable lead frame package using exposed internal lead traces
JP2001156251A (ja) 半導体装置
JPH05299456A (ja) 樹脂封止型半導体装置
JP2913858B2 (ja) 混成集積回路
US5982026A (en) Inexpensive resin molded semiconductor device
JPH0653266A (ja) 半導体装置
JP3466354B2 (ja) 半導体装置
KR100704311B1 (ko) 내부리드 노출형 반도체 칩 패키지와 그 제조 방법
KR200169976Y1 (ko) 반도체 패키지
KR100708050B1 (ko) 반도체패키지
JPH05291345A (ja) 半導体装置
JP2000269376A (ja) 半導体装置
JPH05190611A (ja) 半導体素子の実装方法及び半導体装置
KR100401536B1 (ko) 센터 패드형 반도체 칩을 퍼리퍼럴 패드형 반도체 칩으로 변경하는 방법
JPH11307483A (ja) 半導体装置の製法および半導体装置
JPH07106462A (ja) 半導体装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990316