KR100401536B1 - 센터 패드형 반도체 칩을 퍼리퍼럴 패드형 반도체 칩으로 변경하는 방법 - Google Patents

센터 패드형 반도체 칩을 퍼리퍼럴 패드형 반도체 칩으로 변경하는 방법 Download PDF

Info

Publication number
KR100401536B1
KR100401536B1 KR1019970081197A KR19970081197A KR100401536B1 KR 100401536 B1 KR100401536 B1 KR 100401536B1 KR 1019970081197 A KR1019970081197 A KR 1019970081197A KR 19970081197 A KR19970081197 A KR 19970081197A KR 100401536 B1 KR100401536 B1 KR 100401536B1
Authority
KR
South Korea
Prior art keywords
semiconductor chip
type semiconductor
pad type
bonding pads
metal
Prior art date
Application number
KR1019970081197A
Other languages
English (en)
Other versions
KR19990060950A (ko
Inventor
양정덕
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019970081197A priority Critical patent/KR100401536B1/ko
Publication of KR19990060950A publication Critical patent/KR19990060950A/ko
Application granted granted Critical
Publication of KR100401536B1 publication Critical patent/KR100401536B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 반도체 패키지에 관한 것으로, 보다 상세하게는, 센터 패드형 반도체 칩을 퍼리퍼럴 패드형 반도체 칩으로 변경하는 방법에 관한 것이다. 본 발명은 센터 패드형 반도체 칩 상에 금속막을 도포한 후, 이 금속막을 패터닝하여 각각의 본딩패드와 인접된 부분으로부터 상기 반도체 칩의 양측 가장자리까지 연장·배치되는 다수의 금속패턴들을 형성한다. 그런 다음, 금속패턴들을 형성된 반도체 칩의 전면 상에 비전도성 절연 물질인 폴리이미드막을 도포하고, 이를 패터닝하여 반도체 칩의 중심부에 배열된 본딩패드들과 이에 인접되어 형성된 금속패턴 부분을 포함하는 영역과, 반도체 칩의 가장자리에 배치된 금속패턴 부분을 노출시킨다. 이후, 본딩패드들 각각에 솔더 범프를 형성하고, 이를 압착시켜 본딩패드와 금속패턴간을 전기적으로 접속시킨다.

Description

센터 패드형 반도체 칩을 퍼리퍼럴 패드형 반도체 칩으로 변경하는 방법
본 발명은 반도체 패키지에 관한 것으로, 보다 상세하게는, 센터 패드형 반도체 칩을 퍼리퍼럴 패드형 반도체 칩으로 변경하는 방법에 관한 것이다.
일반적으로, 공지된 반도체 소자의 제조 공정을 통해 얻어진 반도체 칩들은 칩 절단, 칩 부착, 와이어 본딩, 몰딩 및 트림/포밍 등 일련의 어셈블리(Assembly) 공정을 거쳐 패키지화된다.
상기한 바와 같은 반도체 패키지의 전형적인 예가 도 1 에 도시되어 있는바, 이를 설명하면 다음과 같다.
상부면 가장자리에 본딩패드들(1a)이 구비된 퍼리퍼럴(Peripheral) 패드형 반도체 칩(1)은 리드 프레임의 다이 패드(2a) 상에 부착되어 있고, 반도체 칩(1)의 본딩패드(1a)는 금속 와이어(3)에 의해 리드 프레임의 인너리드(2b)와 전기적으로 연결되어 있다. 또한, 반도체 칩(1) 및 이에 와이어 본딩된 인너리드(2b)를 포함한 공간적 영역은 에폭시 수지와 같은 몰딩 컴파운드에 의해 봉지되어 있으며, 몰딩 컴파운드로 형성된 패키지 몸체(4)의 외측으로는 기판에의 실장을 위한 리드 프레임의 아웃리드(2c)가 돌출되어 있다.
한편, 상기와 같은 반도체 패키지는 본딩패드들이 상부면 가장자리에 배열되어 있는 퍼리퍼럴 패드형 반도체 칩을 패키징한 경우이며, 본딩패드들이 상부면 중심부에 배열되어 있는 센터 패드형 반도체 칩의 경우에는, 도 2 에 도시된 바와 같이, 엘·오·씨(이하, LOC) 패키지로 제작한다.
도 2 에 도시된 바와 같이, LOC 패키지는 상부면 중심부에 본딩패드들이 구비된 센터 패드형 반도체 칩(11) 상에는 전기적 신호 전달 경로를 이루는 리드들(12)이 접착제(13)에 의해 부착되어 있으며, 이러한 리드(12)와 반도체 칩의 본딩패드(11a)는 금속 와이어(14)에 의해 전기적으로 접속되어 있고, 반도체 칩(11)과 이에 와이어 본딩된 리드들(12)을 포함한 공간적 영역은 몰딩 컴파운드로된 패키지 몸체(15)에 의해 봉지되어 있다.
그러나, 상기와 같은 종래의 패키지들은 반도체 칩의 제조상에서 이미 패키지의 형태가 결정되기 때문에 센터 패드형 반도체 칩을 통상의 반도체 패키지로 제작하거나, 또는 퍼리퍼럴 패드형 반도체 칩을 LOC 패키지로 제작하기가 어려운 문제점이 있었다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 센터 패드형 반도체 칩을 퍼리퍼럴 패드형 반도체 칩으로 변경하는 방법을 제공하는데, 그 목적이 있다.
도 1 은 종래의 반도체 패키지를 도시한 단면도.
도 2 는 종래의 엘·오·씨 패키지를 도시한 단면도.
도 3 내지 도 7 은 본 발명의 실시예에 따른 센터 패드형 반도체 칩을 퍼리퍼럴 패드형 반도체 칩으로 변경하는 방법을 설명하기 위한 도면.
(도면의 주요부분에 대한 부호의 설명)
20 : 반도체 칩 22 : 본딩패드
30 : 금속패턴 32a : 제 1 전극단자
32b : 제 2 전극단자 40 : 폴리이미드막
50 : 솔더 범프
상기와 같은 목적을 달성하기 위하여, 본 발명은 센터 패드형 반도체 칩 상에 금속막을 도포한 후, 이 금속막을 패터닝하여 각각의 본딩패드와 인접된 부분으로부터 상기 반도체 칩의 양측 가장자리까지 연장·배치되는 다수의 금속패턴들을 형성한다. 그런 다음, 금속패턴들을 형성된 반도체 칩의 전면 상에 비전도성 절연 물질인 폴리이미드막을 도포하고, 이를 패터닝하여 반도체 칩의 중심부에 배열된 본딩패드들과 이에 인접되어 형성된 금속패턴 부분을 포함하는 영역과, 반도체 칩의 가장자리에 배치된 금속패턴 부분을 노출시킨다. 이후, 본딩패드들 각각에 솔더 범프를 형성하고, 이를 압착시켜 본딩패드와 금속패턴간을 전기적으로 접속시킨다.
본 발명에 따르면, 센터 패드형 반도체 칩을 퍼리퍼럴 패드형 반도체 칩으로 변경시킬 수 있기 때문에 상기 센터 패드형 반도체 칩을 통상의 반도체 패키지로 패키징할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명한다.
도 3 내지 도 7 은 본 발명의 실시예에 따른 센터 패드형 반도체 칩을 퍼리퍼럴 패드형 반도체 칩으로 변경하는 방법을 설명하기 도면으로서, 이를 설명하면 다음과 같다.
우선, 도 3 에 도시된 바와 같이, 상부면 중심부에 본딩패드들(22)이 배열된 센터 패드형 반도체 칩(20) 상에 금속막(도시않됨)을 증착하고, 이 금속막을 패터닝하여, 도 4 에 도시된 바와 같이, 금속패턴들(30)을 형성한다. 이때, 금속패턴들(30)은 각 본딩패드(22)의 인접된 부분으로부터 상기 반도체 칩(20)의 양측 가장자리에 배치되도록 형성하며, 아울러, 번갈아가면서 반대쪽 가장자리에 배치되도록 형성한다.
그런 다음, 금속패턴들(30)이 형성된 반도체 칩(20)의 전면 상에 비전도성 절연 물질인 폴리이미드막(40)을 소정 두께로 도포한 후, 도 5 에 도시된 바와 같이, 이 폴리이미드막을 패터닝하여 반도체 칩(20)의 상부면 중심부에 배열된 본딩패드들(22)과 상기 각각의 본딩패드들에 인접되어 형성된 금속패턴 부분(이하, 제 1 단자라 칭함 : 32a)을 포함하는 영역과, 반도체 칩(20)의 상부면 양측 가장자리에 배치된 각각의 금속패턴 부분(이하, 제 2 단자라 칭함 32b)을 노출시킨다.
이어서, 도 6 에 도시된 바와 같이, 노출된 본딩패드들(22) 각각 상에 주석(Sn)과 납(Pb)의 혼합 물질인 솔더 범프(Solder Bump : 50)를 형성한다.
그리고 나서, 도 7 에 도시된 바와 같이, 열압착기를 이용하여 각각의 본딩패드들(도시않됨) 상에 형성된 솔더 범프들(50)을 열압착시킨다. 이 결과, 솔더 범프(50)에 의해 본딩패드와 제 1 단자(32a)가 전기적으로 연결된다.
따라서, 반도체 칩의 상부면에 구비된 본딩패드들은 그들 각각에 인접되어 상기 반도체 칩의 상부면 가장자리까지 연장·배치되어 있는 금속패턴들과 솔더 범프에 의해 전기적으로 접속되기 때문에 전체적으로는 센터 패드형 반도체 칩이 퍼리퍼럴 패드형 반도체 칩으로 변경되며, 이에 따라, LOC 패키지는 물론 통상의 반도체 패키지도 제작이 가능하게 된다.
한편, 전술된 본 발명의 센터 패드형 반도체 칩을 퍼리퍼럴 패드형 반도체 칩으로 변경하는 방법은 웨이퍼 단계에서 실시되며, 이에 따라, 한번의 공정으로 다수의 센터 패드형 반도체 칩들을 퍼리퍼럴 패드형 반도체 칩들로 변경시킬 수 있다.
이상에서와 같이, 본 발명은 센터 패드형 반도체 칩을 퍼리퍼럴 패드형 반도체 칩으로 변경함으로써, LOC 패키지는 물론 필요에 따라 통상의 반도체 패키지로도 제작할 수 있다.
한편, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.

Claims (3)

  1. 상부면 중심부에 본딩패드들이 배열된 센터 패드형 반도체 칩의 전면 상에 금속막을 증착하는 단계;
    상기 금속막을 패터닝하여 상기 각각의 본딩패드와 인접된 부분으로부터 상기 반도체 칩의 가장자리까지 연장·배치되는 금속패턴들을 형성하는 단계;
    상기 금속패턴들이 형성된 반도체 칩의 전면 상에 절연막을 형성하는 단계;
    상기 절연막을 패터닝하여 본딩패드들과 상기 각각의 본딩패드들에 인접된 금속패턴 부분을 포함하는 영역 및 상기 반도체 칩의 상부면 양측 가장자리에 배치된 각각의 금속패턴 부분을 노출시키는 단계; 및
    상기 노출된 본딩패드들과 그들에 인접된 금속 패턴을 전기적으로 접속시키는 단계를 포함하는 것을 특징으로 하는 센터 패드형 반도체 칩을 퍼리퍼럴 패드형 반도체 칩으로 변경하는 방법.
  2. 제 1 항에 있어서, 상기 절연막은 폴리이미드인 것을 특징으로 하는 센터 패드형 반도체 칩을 퍼리퍼럴 패드형 반도체 칩으로 변경하는 방법.
  3. 제 1 항에 있어서, 상기 본딩패드와 금속패턴간의 전기적으로 접속시키는 단계는,
    상기 본딩패드 상에 솔더 범프를 형성하는 단계; 및
    상기 솔더 범프를 열압착시키는 단계를 포함하는 것을 특징으로 하는 센터 패드형 반도체 칩을 퍼리퍼럴 패드형 반도체 칩으로 변경하는 방법.
KR1019970081197A 1997-12-31 1997-12-31 센터 패드형 반도체 칩을 퍼리퍼럴 패드형 반도체 칩으로 변경하는 방법 KR100401536B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970081197A KR100401536B1 (ko) 1997-12-31 1997-12-31 센터 패드형 반도체 칩을 퍼리퍼럴 패드형 반도체 칩으로 변경하는 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970081197A KR100401536B1 (ko) 1997-12-31 1997-12-31 센터 패드형 반도체 칩을 퍼리퍼럴 패드형 반도체 칩으로 변경하는 방법

Publications (2)

Publication Number Publication Date
KR19990060950A KR19990060950A (ko) 1999-07-26
KR100401536B1 true KR100401536B1 (ko) 2004-01-24

Family

ID=37422403

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970081197A KR100401536B1 (ko) 1997-12-31 1997-12-31 센터 패드형 반도체 칩을 퍼리퍼럴 패드형 반도체 칩으로 변경하는 방법

Country Status (1)

Country Link
KR (1) KR100401536B1 (ko)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0613525A (ja) * 1992-06-24 1994-01-21 Toshiba Corp 半導体装置
KR940010291A (ko) * 1992-10-30 1994-05-24 김광호 다핀용 반도체 패키지
JPH06232328A (ja) * 1993-02-02 1994-08-19 Mitsubishi Electric Corp Ｌｏｃ型半導体装置
US5545921A (en) * 1994-11-04 1996-08-13 International Business Machines, Corporation Personalized area leadframe coining or half etching for reduced mechanical stress at device edge
KR970024059A (ko) * 1995-10-30 1997-05-30 김광호 금속 범퍼를 이용한 리드-온-칩 패키지 및 르드-온-칩 패키지 제조방법
KR19980069880A (ko) * 1997-02-28 1998-10-26 윤종용 엘오씨(ｌｏｃ) 리드와 표준형 리드가 복합된 구조를 갖는반도체 칩 패키지
KR0167292B1 (ko) * 1995-12-15 1998-12-15 문정환 반도체 다핀 패키지 및 그 제조방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0613525A (ja) * 1992-06-24 1994-01-21 Toshiba Corp 半導体装置
KR940010291A (ko) * 1992-10-30 1994-05-24 김광호 다핀용 반도체 패키지
JPH06232328A (ja) * 1993-02-02 1994-08-19 Mitsubishi Electric Corp Ｌｏｃ型半導体装置
US5545921A (en) * 1994-11-04 1996-08-13 International Business Machines, Corporation Personalized area leadframe coining or half etching for reduced mechanical stress at device edge
KR970024059A (ko) * 1995-10-30 1997-05-30 김광호 금속 범퍼를 이용한 리드-온-칩 패키지 및 르드-온-칩 패키지 제조방법
KR0167292B1 (ko) * 1995-12-15 1998-12-15 문정환 반도체 다핀 패키지 및 그 제조방법
KR19980069880A (ko) * 1997-02-28 1998-10-26 윤종용 엘오씨(ｌｏｃ) 리드와 표준형 리드가 복합된 구조를 갖는반도체 칩 패키지

Also Published As

Publication number Publication date
KR19990060950A (ko) 1999-07-26

Similar Documents

Publication Publication Date Title
US9362210B2 (en) Leadframe and semiconductor package made using the leadframe
US20040036180A1 (en) Chip scale package and manufacturing method therefor
US6344687B1 (en) Dual-chip packaging
KR970077584A (ko) 반도체장치와 그 제조방법
US20150084171A1 (en) No-lead semiconductor package and method of manufacturing the same
KR19990024255U (ko) 적층형 볼 그리드 어레이 패키지
KR100401536B1 (ko) 센터 패드형 반도체 칩을 퍼리퍼럴 패드형 반도체 칩으로 변경하는 방법
JPH11265964A (ja) 半導体装置とその製造方法
KR100891649B1 (ko) 반도체 패키지 제조방법
KR100247641B1 (ko) 적층형 볼 그리드 어레이 패키지 및 그의 제조방법
KR100390453B1 (ko) 반도체 패키지 및 그 제조방법
KR19990086280A (ko) 반도체 패키지
KR100258607B1 (ko) 리드 온 칩 타입의 칩 스케일 반도체 패키지 구조 및 제조방법
KR100267220B1 (ko) 반도체소자패키지및그의제조방법
KR0142975B1 (ko) 중간 도전성 베이스를 이용한 멀티칩 반도체 패키지 및 그 제조방법
KR100384335B1 (ko) 반도체패키지와 그 제조방법
KR100704311B1 (ko) 내부리드 노출형 반도체 칩 패키지와 그 제조 방법
KR20010004610A (ko) 트랜스퍼 몰드형 칩 사이즈 패키지 및 그의 제조 방법
KR950010866B1 (ko) 표면 실장형(surface mounting type) 반도체 패키지(package)
KR200313831Y1 (ko) 바텀리드패키지
KR100460072B1 (ko) 반도체패키지
JPH0645514A (ja) 混成集積回路
KR20020049821A (ko) 웨이퍼 레벨 칩스케일 패키지 및 그 제조방법
KR100370480B1 (ko) 반도체 패키지용 리드 프레임
KR19990081577A (ko) 멀티 칩 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee