KR970077584A - 반도체장치와 그 제조방법 - Google Patents

반도체장치와 그 제조방법 Download PDF

Info

Publication number
KR970077584A
KR970077584A KR1019970019230A KR19970019230A KR970077584A KR 970077584 A KR970077584 A KR 970077584A KR 1019970019230 A KR1019970019230 A KR 1019970019230A KR 19970019230 A KR19970019230 A KR 19970019230A KR 970077584 A KR970077584 A KR 970077584A
Authority
KR
South Korea
Prior art keywords
lead
insulating material
contour
forming
leads
Prior art date
Application number
KR1019970019230A
Other languages
English (en)
Other versions
KR100250560B1 (ko
Inventor
야수하루 나까무라
아끼요시 나까무라
Original Assignee
모기 쥰이찌
신꼬오덴기 고오교오 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모기 쥰이찌, 신꼬오덴기 고오교오 가부시끼가이샤 filed Critical 모기 쥰이찌
Publication of KR970077584A publication Critical patent/KR970077584A/ko
Application granted granted Critical
Publication of KR100250560B1 publication Critical patent/KR100250560B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 BGA 타입의 반도체장치 대신에 제조가 용이한 반도체장치를 얻을 수 있는 것으로, 해결수단은 복수개의 리드(10)와 반도체칩(60)이 탑재된 스테이지(20)를 소정간격으로 나란히 배열한다. 리드(10) 하면의 소정부위에는 단자부(12)를 돌출형성하고, 반도체칩(60)의 전극과 리드상면의 단자부(14)는 와이어(70)로 전기적으로 접속한다. 복수개의 리드(10)의 상면 및 측면과 스테이지(20)의 상면 및 측면에는 절연재(30)를 연속하여 층상으로 피착한다. 그리고, 상기 절연재(30)를 거쳐서, 복수개의 리드(10)와 스테이지(20)를 일련적으로 결합한다. 이와 동시에, 절연재(30) 내부에 반도체칩(60)를 봉입하여, 리드하면의 단자부(12)를 절연재(30) 사이로 노출시킨 것이다.

Description

반도체장치와 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 제1반도체장치의 단면도.

Claims (10)

  1. 복수개의 리드와 반도체칩이 탑재된 스테이지가 소정간격씩 두고 나란히 배열되고, 상기 리드하면의 소정 부위에 단자부가 돌출 형성되고, 상기 반도체칩의 전극과 상기 리드상면의 단자부가 전기적으로 접속되며, 상기 복수개의 리드 상면 및 측면과 스테이지의 상면 및 측면에 절연재가 연속하여 피착되고, 절연채를 거쳐서상기 복수개의 리드와 스테이지가 일련적으로 결합되는 동시에, 상기 절연재내부에 상기 반도체칩이 봉입되어 상기 리드 하면의 단자부가 상기 절연재 사이로 노출된 것을 특징으로 하는 반도체장치.
  2. 복수개의 리드가 소정간격씩 두고 나란히 배열되고, 상기 리드하면의 소정부위에 단자부가 돌출 형성되고, 상기 리드의 윗쪽으로 반도체칩이 배치되고, 칩 전극이 상기 리드상면의 단자부에 전기적으로 접속되며, 상기 복수개의 리드의 상면 및 측면에 절연재가 연속하여 피착되고, 상기 절연재를 거쳐서 상기 복수개의 리드가 일련적으로 결합되는 동시에, 상기 절연재내부에 상기 반도체칩이 봉입되어 상기 리드하면의 단자부가 상기 절연재사이에 노출된 것을 특징으로 하는 반도체장치.
  3. 제1항 또는 제2항에 있어서, 리드상면의 단자부, 또는 이에 더하여, 스테이지의 상면에, 본딩용 도금이 행해진 것을 특징으로 하는 반도체장치.
  4. 제1항 또는 제2항에 있어서, 리드하면으로 돌출 형성된 단자부, 또는 이에 더하여, 스테이지의 하면에 땜납범프가 형성된 것을 특징으로 하는 반도체장치.
  5. 제2항에 있어서, 반도체칩의 배면의 절연재 사이로 노출되고, 칩의 배면에 히트스프레더가 피착된 것을 특징으로 하는 반도체장치.
  6. a. 금속판상면의 소정부위를 에칭처리하여 금속판상면에 윤곽이 블라인드 홈을 소정패턴으로 형성하고, 상기 금속판에 상기 윤과의 블라인드 홈으로 구획된 복수개의 리드형성부와 스테이지형성부를 나란히 형성하는 공정, b. 상기 스테이지형성부의 상면에 반도체칩을 본딩하여 칩의 전극과 상기 리드 형성부상면의 단자부를 전기적으로 접속하는 공정, c. 상기 복수개의 리드형성부의 상면 및 측면과 스테이지형성부의 상면 및 측면과 이들 사이의 상기 윤곽의 블라인드 홈의 안쪽면에 절연재를 연속하여 피착하여, 절연재를 거쳐서 상기 복수개의 리드형성부와 스테이지형성부를 일련적으로 결합하는 동시에, 상기 절연재내부에 상기 반도체칩을 봉입하는 공정, d. 상기 금속판하면의 소정부위를 에칭처리하여 상기 윤곽의 블라인드 홈 바로 아래의 금속판하면 부분에 윤곽홈을 형성하고, 상기 윤곽홈에 의해 상기 복수개의 리드형성부 사이 및 리드형성부와 스테이지형성부 사이를 분리하여 복수개의 리드와 스테이지를 소정간격씩 두고 나란히 형성하는 동시에, 상기 윤곽홈 사이에 상기 절연재를 노출시켜 상기 리드하면의 소정부위에 단자부를 돌출 형성하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  7. a. 금속판상면의 소정부위를 에칭처리하여 금속판상면에 윤곽의 블라인드 홈을 소정패턴으로 형성하고, 상기 금속판에 상기 윤곽의 블라인드 홈으로 구획된 복수개의 리드형성부를 나란히 형성하는 공정, b. 상기 리드형성부의 윗쪽에 반도체칩을 배치하여, 칩의 전극을 상기 리드 형성부상면의 단자부에 전기적으로 접속하는 공정, c. 상기 복수개의 리드형성부의 상면 및 측면과 이들 사이의 상기 윤곽의 블라인드 홈의 안쪽면에 절연재를 연속하여 피착하여, 절연재를 거쳐서 상기 복수개의 리드형성부를 일련적으로 결합하는 동시에, 상기절연재내부에 상기 반도체칩을 봉입하는 공정, d. 상기 금속판 하면의 소정부위를 에칭처리하여, 상기 윤곽의 블라인드 홈 바로 아래의 금속판하면 부분에 윤곽홈을 형성하고, 상기 윤곽홈에 의해 상기 복수개의 리드형성부 사이를 분리하여 복수개의 리드를 소정간격씩 두고 나란히 형성하는 동시에, 상기 윤곽홈 사이에 상기 절연재를 노출시켜 상기 리드하면의 소정부위에 단자부를 돌출 형성하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  8. 제6항 또는 제7항에 있어서, 리드형성부상면의 단자부, 또는 이에 더하여, 스테이지형성부의 상면에, 본딩용의 도금을 행하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  9. 제6항 또는 제7항에 있어서, 리드하면으로 돌출 형성한 단자부 또는 이에 더하여, 스테이지의 하면에 땜납범프를 형성하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  10. 제7항에 있어서, 반도체칩의 배면을 절연재 사이로 노출시켜 칩배면에 히트스프레더를 피착하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019970019230A 1996-05-21 1997-05-19 반도체장치와그제조방법 KR100250560B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8150260A JPH09312355A (ja) 1996-05-21 1996-05-21 半導体装置とその製造方法
JP150260 1996-05-21

Publications (2)

Publication Number Publication Date
KR970077584A true KR970077584A (ko) 1997-12-12
KR100250560B1 KR100250560B1 (ko) 2000-04-01

Family

ID=15493060

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970019230A KR100250560B1 (ko) 1996-05-21 1997-05-19 반도체장치와그제조방법

Country Status (2)

Country Link
JP (1) JPH09312355A (ko)
KR (1) KR100250560B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4395986B2 (ja) * 2000-04-24 2010-01-13 住友金属鉱山株式会社 Ｂｃｃ用リードフレームとその製造方法並びにそれを用いて得た半導体装置
JP3883784B2 (ja) * 2000-05-24 2007-02-21 三洋電機株式会社 板状体および半導体装置の製造方法
KR100508733B1 (ko) * 2000-09-04 2005-08-18 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조방법
JP3945968B2 (ja) * 2000-09-06 2007-07-18 三洋電機株式会社 半導体装置およびその製造方法
JP4856821B2 (ja) * 2000-09-06 2012-01-18 三洋電機株式会社 半導体装置
CN1265451C (zh) * 2000-09-06 2006-07-19 三洋电机株式会社 半导体装置及其制造方法
CN1184684C (zh) * 2000-10-05 2005-01-12 三洋电机株式会社 半导体装置和半导体模块
US7061077B2 (en) 2002-08-30 2006-06-13 Fairchild Semiconductor Corporation Substrate based unmolded package including lead frame structure and semiconductor die
JP5195647B2 (ja) 2009-06-01 2013-05-08 セイコーエプソン株式会社 リードフレームの製造方法及び半導体装置の製造方法
TWI447879B (zh) * 2011-11-15 2014-08-01 矽品精密工業股份有限公司 預製導線架與半導體封裝件及預製導線架的製法
CN103187386B (zh) * 2011-12-30 2016-02-03 矽品精密工业股份有限公司 基板结构、封装结构及其制法
JP5954871B2 (ja) * 2012-09-04 2016-07-20 Ｓｈマテリアル株式会社 半導体装置の製造方法並びにそれに用いられる半導体素子搭載用基板とその製造方法

Also Published As

Publication number Publication date
KR100250560B1 (ko) 2000-04-01
JPH09312355A (ja) 1997-12-02

Similar Documents

Publication Publication Date Title
US7008824B2 (en) Method of fabricating mounted multiple semiconductor dies in a package
US6297547B1 (en) Mounting multiple semiconductor dies in a package
US5686762A (en) Semiconductor device with improved bond pads
KR960012397A (ko) 칩 사이즈 패키지형 반도체 장치의 제조 방법
TW429567B (en) Stack package and method of fabricating the same
EP1137066A3 (en) Semiconductor device and process of production of same
JPH11297889A (ja) 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法
CN1937194A (zh) 制作叠层小片封装的方法
JPH04250641A (ja) 金属被膜による半導体パッケージ
KR970077584A (ko) 반도체장치와 그 제조방법
US5243497A (en) Chip on board assembly
KR970077086A (ko) 반도체장치용 패키지 및 반도체장치와 그들의 제조방법
KR960043144A (ko) 다중 칩 패키지 제조방법
US5231305A (en) Ceramic bonding bridge
US8508032B2 (en) Chip packaging
JPH10270623A (ja) ボールグリッドアレイ用リードフレームおよびこれを用いた半導体装置、並びにその製造方法
US5408126A (en) Manufacture of semiconductor devices and novel lead frame assembly
KR0142975B1 (ko) 중간 도전성 베이스를 이용한 멀티칩 반도체 패키지 및 그 제조방법
KR100258607B1 (ko) 리드 온 칩 타입의 칩 스케일 반도체 패키지 구조 및 제조방법
KR100401536B1 (ko) 센터 패드형 반도체 칩을 퍼리퍼럴 패드형 반도체 칩으로 변경하는 방법
JPS58134450A (ja) 半導体装置およびその製造方法
JPS59231826A (ja) 半導体装置
KR100267220B1 (ko) 반도체소자패키지및그의제조방법
JPH06244313A (ja) 半導体パッケージ及び実装方法
KR20040067704A (ko) 엠씨엠 볼 그리드 어레이 패키지 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050103

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee