KR100250560B1 - 반도체장치와그제조방법 - Google Patents

반도체장치와그제조방법 Download PDF

Info

Publication number
KR100250560B1
KR100250560B1 KR1019970019230A KR19970019230A KR100250560B1 KR 100250560 B1 KR100250560 B1 KR 100250560B1 KR 1019970019230 A KR1019970019230 A KR 1019970019230A KR 19970019230 A KR19970019230 A KR 19970019230A KR 100250560 B1 KR100250560 B1 KR 100250560B1
Authority
KR
South Korea
Prior art keywords
lead
semiconductor device
insulating material
stage
contour
Prior art date
Application number
KR1019970019230A
Other languages
English (en)
Other versions
KR970077584A (ko
Inventor
야수하루 나까무라
아끼요시 나까무라
Original Assignee
모기 쥰이찌
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모기 쥰이찌, 신꼬오덴기 고교 가부시키가이샤 filed Critical 모기 쥰이찌
Publication of KR970077584A publication Critical patent/KR970077584A/ko
Application granted granted Critical
Publication of KR100250560B1 publication Critical patent/KR100250560B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 BGA 타입의 반도체장치 대신에 제조가 용이한 반도체장치를 얻을 수 있는 것으로, 해결수단은 복수개의 리드(10)와 반도체칩(60)이 탑재된 스테이지(20)를 소정간격으로 나란히 배열한다. 리드(10) 하면의 소정부위에는 단자부(12)를 돌출형성하고,. 반도체칩(60)의 전극과 리드상면의 단자부(14)는 와이어(70)로 전기적으로 접속한다. 복수개의 리드(10)의 상면 및 측면과 스테이지(20)의 상면 및 측면에는 절연재(30)를 연속하여 층상으로 피착한다. 그리고, 상기 절연재(30)를 거쳐서, 복수개의 리드(10)와 스테이지(20)를 일련적으로 결합한다. 이와 동시에, 절연재(30) 내부에 반도체칩(60)을 봉입하여, 리드하면의 단자부(12)를 절연재(30) 사이로 노출시킨 것이다.

Description

반도체장치와 그 제조방법
본 발명은 반도체칩이 내장된 반도체장치와, 이 장치를 형성하기 위한 반도체장치의 제조방법에 관한 것이다.
종래부터, 반도체칩이 내장된 BGA( Ball Grid Array ) 타입의 반도체장치가 있다. 이 반도체장치는 그 하면에 전자회로접속용의 복수의 단자가 격자상으로 나란히 구비되어 있다. 단자에는, 거의 반구상을 한 땜납범프가 형성되어 있다.
이 BGA 타입의 반도체장치에서는 그 하면 단자를, 상기 단자에 형성된 땜납범프를 사용하여, 반도체장치실장용 보드(이하, 보드라함) 표면에 형성된 전자회로의 단자부에 납땜 접속할 수 있다. 그리고, 그 반도체장치를 보드에 표면실장할 수 있다.
그러나, 상기 BGA 타입의 반도체장치의 제조에 있어서는, 그 반도체칩실장용의 기판에 스루홀을 뚫어 설치하고, 홀내주면에, 무전해도금법과 전기분해도금법을 사용하여, 도체층을 복수회 형성하고, 이 도체층을 거쳐서 기판상면에 형성된 회로패턴을 기판하면에 형성된 단자에 전기적으로 접속할 필요등이 있어, 그 제조에 막대한 잔손질과 시간이 소요되었다.
본 발명은, 이러한 과제에 비추어 행해진 것으로서, BGA 타입의 반도체장치 대신에, 제조가 용이한 반도체장치와, 이 장치를 형성하기 위한 반도체장치 제조방법을 제공하는 것을 목적으로 한다.
도1은 본 발명의 제1 반도체장치의 단면도.
도2는 본 발명의 제1 반도체장치의 저면도.
도3은 본 발명의 제1 반도체장치의 제조방법의 설명도.
도4는 본 발명의 제1 반도체장치의 제조방법의 설명도.
도5는 본 발명의 제1 반도체장치의 제조방법의 설명도.
도6은 본 발명의 제1 반도체장치의 제조방법의 설명도.
도7은 본 발명의 제1 반도체장치의 제조방법의 설명도.
도8은 본 발명의 제1 반도체장치의 제조방법의 설명도.
도9는 본 발명의 제1 반도체장치의 제조방법의 설명도.
도10은 본 발명의 제2 반도체장치의 단면도.
도11은 본 발명의 제2 반도체장치의 제조방법의 설명도.
도12는 본 발명의 제2 반도체장치의 제조방법의 설명도.
도13은 본 발명의 제2 반도체장치의 제조방법의 설명도.
도14는 본 발명의 제2 반도체장치의 제조방법의 설명도.
도15는 본 발명의 제2 반도체장치의 제조방법의 설명도.
도16은 본 발명의 제1 또는 제2 반도체장치의 리드하면의 단자부의 확대단면도.
도17은 본 발명의 제1 또는 제2 반도체장치의 리드하면의 단자부의 확대단면도.
도18은 본 발명의 제2 반도체장치의 단면도.
상기 목적을 달성하기 위해서, 본 발명의 제1 반도체장치는, 복수개의 리드와 반도체칩이 탑재된 스테이지가 소정간격씩 두고 나란히 배열되고, 상기 리드 하면의 소정부위에 단자부가 돌출 형성되어, 상기 반도체칩의 전극과 상기 리드상면의 단자부가 전기적으로 접속되고, 상기 복수개의 리드의 상면 및 측면과 스테이지의 상면 및 측면에 절연재가 연속하여 피착되고, 이 절연재를 거쳐서 상기 복수개의 리드와 스테이지가 일련으로 결합됨과 동시에, 상기 절연재내부에 상기 반도체칩이 봉입되어, 상기 리드하면의 단자부가 상기 절연재 사이로 노출되는 것을 특징으로 하고 있다.
본 발명의 제2 반도체장치는, 복수개의 리드가 소정간격씩 두고 나란히 배열되어, 상기 리드 하면의 소정부위로 단자부가 돌출 형성되며, 상기 리드의 윗쪽에 반도체칩이 배치되어, 이 칩의 전극이 상기 리드상면의 단자부에 전기적으로 접속되고, 상기 복수개의 리드의 상면 및 측면에 절연재가 연속하여 피착되고, 이 절연재를 거쳐서 상기 복수개의 리드가 일련적으로 결합됨과 동시에, 상기 절연재내부에 상기 반도체칩이 봉입되고, 상기 리드하면의 단자부가 상기 절연재 사이로 노출되는 것을 특징으로 하고 있다.
이 제1 또는 제2 반도체장치에 있어서는, 리드상면의 단자부와 리드하면의 단자부가, 리드를 거쳐서 일련적으로 전기적으로 접속되어 있다.
이 때문에 기판에 해당하는 절연재에 스루홀을 뚫어 설치하고, 이 홀내주면에 무전해도금법과 전기분해도금법을 사용하여 도체층을 복수회 형성하고, 이 도체층을 거쳐서, 리드상면의 단자부와 리드하면의 단자부를 전기적으로 접속할 필요가 없다.
또, 복수개의 리드 사이, 또는 이에 더하여, 리드와 스테이지 사이를 이들 사이에 개재시킨 절연재에 의해 전기적으로 절연시킬 수 있다.
또, 리드하면의 소정부위에 돌출 형성된 단자부로서, 절연재 사이로 노출된 리드 하면의 단자부를, 보드표면에 형성된 전자회로의 단자부에 납땜 접속하여, 반도체장치를 보드에 표면실장할 수 있다.
이 때에는 리드하면으로 돌출 형성된 단자부를 스탠드오프(Stand-off)로 사용하여, 반도체장치 하면을 보드표면의 윗쪽으로 리드하면에 돌출형성된 단자부의 길이 만큼, 부상시킬 수 있다.
또, 반도체칩이 절연재내부에 봉입되어 있기 때문에, 반도체칩에 먼지나 습기가 부착하여, 반도체칩이 동작불량을 일으키는 것을 방지할 수 있다.
본 발명의 제1 또는 제2 반도체장치에 있어서는, 리드상면의 단자부 또는 이에 더하여, 스테이지의 상면에 본딩용 도금이 행해진 구조로 함이 바람직하다.
이 반도체장치에서는 본딩용 도금이 행해진 리드상면의 단자부에, 반도체칩의 전극을 리드에 전기적으로 접속하기 위한 와이어등을 용이하고 또 확실히 본딩하거나, 반도체칩의 전극을 용이하고 또한 확실히 플립칩 본딩할 수 있다. 또, 이에 더하여, 본딩용 도금이 행해진 스테이지 상면에, 반도체칩을 용이하고 또한 확실히 본딩할 수 있다.
본 발명의 제1 또는 제2 반도체장치에 있어서는, 리드하면으로 돌출 형성된 단자부, 또는 이에 더하여 스테이지의 하면에 땜납범프가 형성된 구조로 함이 바람직하다.
이 반도체장치에서는, 리드하면의 단자부에 형성된 땜납범프를 사용하여, 리드하면의 단자부를 보드표면에 형성된 전자회로의 단자부에 용이하고 또한 확실하게 납땜 접속할 수 있다. 또 이에 더하여, 스테이지의 하면에 형성된 땜납범프를 사용하여, 스테이지의 하면을 보드표면에 형성된 금속제의 스테이지접합부에 용이하고 또 확실히 납땜 접속할 수 있다.
본 발명의 제2 반도체장치에 있어서는, 반도체칩의 배면이 절연재 사이로 노출되어, 칩의 배면에 히트스프레더가 피착된 구조로 하는 것을 바람직한 것으로 하고 있다..
이 반도체장치에서는 반도체칩이 발생하는 열을, 칩 배면에 피착된 히트스프레더를 통해서, 반도체장치외부로 효율 좋게 방산시킬 수 있다.
본 발명의 제1 반도체장치의 제조방법은 다음 공정을 포함하는 것을 특징으로 한다.
a. 금속판상면의 소정부위를 에칭처리하여, 금속판 상면에 윤곽의 블라인드 홈을 소정패턴으로 형성하고, 상기 금속판에 상기 윤곽의 블라인드 홈으로 구획된 복수개의 리드형성부와 스테이지형성부를 나란히 형성하는 공정.
b. 상기 스테이지형성부의 상면에 반도체칩을 본딩하여, 상기 칩의 전극과 상기 리드형성부상면의 단자부를 전기적으로 접속하는 공정.
c. 상기 복수개의 리드형성부의 상면 및 측면과 스테이지형성부의 상면 및 측면과 그들 사이의 상기 윤곽의 블라인드 홈의 내측면에 절연재를 연속하여 피착하고, 상기 절연재를 거쳐서 상기 복수개의 리드형성부와 스테이지형성부를 일련적으로 결합함과 동시에, 상기 절연재 내부에 상기 반도체칩을 봉입하는 공정.
d. 상기 금속판하면의 소정부위를 에칭처리하여, 상기 윤곽의 블라인드 홈바로 아래의 금속판하면 부분에 윤곽홈을 형성하고, 상기 윤곽홈에 의해 상기 복수개의 리드형성부 사이 및 리드형성부와 스테이지형성부 사이를 분리하여, 복수개의 리드와 스테이지를 소정간격씩 두고 나란히 형성함과 동시에, 상기 윤곽홈 사이에 상기 절연재를 노출시켜 상기 리드하면의 소정부위에 단자부를 돌출 형성하는 공정.
본 발명의 제2 반도체장치의 제조방법은, 다음 공정을 포함하는 것을 특징으로 한다.
a. 금속판상면의 소정부위를 에칭처리하여, 이 금속판상면에 윤곽의 블라인드 홈를 소정패턴으로 형성하고, 상기 금속판에 상기 윤곽의 블라인드 홈으로 구획된 복수개의 리드형성부를 나란히 형성하는 공정.
b. 상기 리드형성부의 윗쪽에 반도체칩을 배치하여, 칩의 전극을 상기 리드형성부 상면의 단자부에 전기적으로 접속하는 공정.
c. 상기 복수개의 리드형성부의 상면 및 측면과 이들 사이의 상기 윤곽의 블라인드 홈 안쪽면에 절연재를 연속하여 피착하고, 이 절연재를 거쳐서 상기 복수개의 리드형성부를 일련적으로 결합함과 동시에, 상기 절연재내부에 상기 반도체칩을 봉입하는 공정.
d. 상기 금속판 하면의 소정부위를 에칭처리하여, 상기 윤곽의 블라인드 홈바로 아래의 금속판 하면 부분에 윤곽홈를 형성하고, 이 윤곽홈에 의해 상기 복수개의 리드형성부 사이를 분리하고, 복수개의 리드를 소정 간격씩 두고 나란히 형성하는 동시에, 상기 윤곽홈 사이에 상기 절연재를 노출시켜 상기 리드하면의 소정부위에 단자부를 돌출 형성하는 공정.
제1 또는 제2 반도체장치의 제조방법에 있어서는, 금속판의 상하면의 소정부위를 에칭처리하고, 복수개의 리드, 또는 이 더하여, 스테이지를 소정간격씩 두고 나란히 형성할 수 있다. 이와 동시에, 리드하면의 소정부위에 단자부를 돌출형성 할 수 있다.
또, 금속판의 상하면의 소정부위를 에칭처리하여 형성한 복수개의 리드와 스테이지를 절연재를 거쳐서, 일련적으로 결합할 수 있다. 이와 동시에, 복수개의 리드 사이, 또는 이에 더하여, 리드와 스테이지 사이를 그들 사이에 개재시킨 절연재에 의해, 전기적으로 절연할 수 있다.
또, 리드상면의 단자부를, 리드하면으로 돌출 형성한 단자부에, 리드를 거쳐서 전기적으로 접속할 수 있다. 그리고, 기판에 해당하는 절연재에 스루홀을 뚫어 설치하고, 이 홀내주면에 무전해도금법과 전기분해도금법을 사용하여 도체층을 복수회 형성하여, 이 도체층을 거쳐서 리드상면의 단자부를 리드하면에 돌출 형성한 단자부에 전기적으로 접속할 필요가 없게 할수 있다.
또, 반도체칩을 절연재내부에 봉입하여, 반도체칩에 먼지나 습기가 부착하는것을 방지할 수 있다.
본 발명의 제1 또는 제2 반도체장치의 제조방법에 있어서는 리드형성부 상면의 단자부, 또는 이에 더하여, 스테이지형성부의 상면에, 본딩용의 도금을 행하는 공정을 포함하는 것이 바람직하다.
이 반도체장치의 제조방법에서는 본딩용 도금을 행한 리드상면의 단자부에, 반도체칩의 전극을 리드에 전기적으로 접속하기 위한 와이어등을 용이하고 또한 확실히 본딩하거나, 반도체칩의 전극을 용이하고 또한 확실히 플립칩 본딩할 수 있다. 또는 이에 더하여, 본딩용의 도금을 행한 스테이지의 상면에, 반도체칩을 용이하고 또한 확실히 본딩할 수 있다.
본 발명의 제1 또는 제2 반도체장치의 제조방법에 있어서는, 리드하면으로 돌출 형성한 단자부, 또 이에 더하여, 스테이지의 하면에 땜납범프를 형성하는 공정을 포함하는 것이 바람직하다.
이 반도체장치의 제조방법에서는, 리드하면의 단자부에 형성한 땜납범프를 사용하여, 리드하면의 단자부를 보드표면에 형성된 전자회로의 단자부에 용이하고 또한 확실히 납땜 접속이 가능한 반도체장치를 형성할 수 있다. 또 이에 더하여, 스테이지의 하면에 형성한 땜납범프를 사용하여, 스테이지의 하면을 보드표면에 형성된 금속제의 스테이지 접합부에 용이하고 또한 확실히 납땜 접속이 가능한 반도체장치를 형성할 수 있다.
본 발명의 제2 반도체장치의 제조방법에 있어서는, 반도체칩의 배면을 절연재사이로 노출시켜, 이 칩의 배면에 히트스프레더를 피착하는 공정을 포함하는 것이 바람직하다.
이 반도체장치의 제조방법에서는, 반도체칩이 발생하는 열을 칩 배면에 피착한 히트스프레더를 통해서, 반도체장치외부로 효율 좋게 방산시킬 수 있는 반도체장치를 형성할 수 있다.
발명의실시형태
다음에 본 발명의 실시의 형태를 도면에 따라서 설명한다.
도1과 도2는 본 발명의 제1 반도체장치의 바람직한 실시 형태를 나타낸 것이고, 도1은 그 단면도이고, 도2는 그 저면도이다. 이하에, 이 제1 반도체장치를 설명한다.
도면에 있어서, 10은 가는 띠상을 한 리드로서, 복수개 나란히 배열되어 있다.
20은 사각형판상을 한 스테이지로서, 복수개 나란히 배열된 리드(10)의 거의 중앙에 배열되어 있다.
복수개의 리드(10)와 스테이지(20)는 소정간격씩 두고 평면상으로 나란히 배열되어 있다. 복수개의 리드(10)와 스테이지(20)는 동, 동합금, 철－니켈합금, 철－니켈－코발트합금등으로 된 금속판을 사용하여 형성되어 있다.
리드(10)하면의 소정부위에는 보드표면에 형성된 전자회로의 단자부에 납땜 접속하기위한 단자부(12)가 凸상으로 돌출 형성되어 있다. 그리고 복수개의 각 리드(10) 하면으로 돌출 형성된 단자부(12)가 도2에 나타낸 바와같이, 보드표면에 형성된 전자회로의 각 단자부의 배열을 따라 격자상등으로 배열되어 있다.
리드상면의 단자부(14)에는, 본딩용의 은도금등의 도금(50)이 행해져 있다. 동일하게 스테이지의 상면(22)에도 본딩용 은도금등의 도금(40)이 행해져 있다.
본딩용 도금(40)이 행해진 스테이지의 상면(22)에는, 반도체칩(60)이 본딩되어 있다. 그리고, 스테이지(20)에 반도체칩(60)이 탑재되어 있다.
반도체칩(60)의 전극과, 본딩용 도금(50)이 행해진 리드상면의 단자부(14)는, 와이어(70)를 거쳐서 전기적으로 접속되어 있다.
소정간격씩 두고 나란히 배열된 복수개의 리드(10)의 상면 및 측면과, 스테이지(20)의 상면 및 측면에는 에폭시수지, 폴리이미드수지 등의 절연재(30)가 연속하여 층상으로 피착되어 있다. 그리고, 복수개의 리드(10)와 스테이지(20)가 절연재(30)를 거쳐서 일련적으로 결합되어 있다. 이와 동시에 절연재(30)내부에 반도체칩(60) 및 와이어(70)가 봉입되어 있다. 그리고 반도체칩(60)이나 와이어(70)에 먼지나 습기가 부착되는 것이 방지되어 있다.
복수개의 리드(10) 사이 및 리드(10)와 스테이지(20) 사이에는 절연재(30)가 개재되어 있고, 절연재(30)에 의해 복수개의 리드(10) 사이 및 리드(10)와 스테이지(20) 사이가 전기적으로 절연되어 있다.
리드(10) 하면으로 돌출 형성된 단자부(12)는 절연재(30) 사이로 노출되어 있다.
스테이지(20)는 리드(10)하면으로 돌출 형성된 단자부(12)와 동일한 길이 만큼 두텁게 형성되어 있다. 그리고, 스테이지(20)가 그 하면을 보드표면에 형성된 금속제의 스테이지접합부에 납땜 접속 가능한 구조로 형성되어 있다.
리드하면의 단자부(12)와 스테이지(20)의 하면에는 땜납범프(90, 100)가 형성되어 있다.
도1과 도2에 나타낸 제1 반도체장치는 이상과 같이 구성되어 있고, 이 제1 반도체장치에 있어서는, 리드하면의 단자부(12)에 형성된 땜납범프(90)를 사용하여, 리드하면의 단자부(12)를 보드표면에 형성된 전자회로의 단자부에 납땜 접속할 수 있다. 그리고, 이 제1 반도체장치를 보드에 표면실장 행할 수 있다.
이 때에는, 스테이지(20)의 하면에 형성된 땜납범프(100)을 사용하여, 스테이지(20)의 하면을 보드표면에 형성된 금속제의 스테이지접합부에 납땜접속할 수 있다. 그리고, 반도체칩(60)이 발산하는 열을 스테이지(20)를 통해서 보드에 효율 좋게 방산시킬 수 있다.
다음에, 도1과 도2에 나타낸 제1 반도체장치의 제조방법으로서 본 발명의 제1 반도체장치의 제조방법의 양호한 실시 형태를 설명한다.
도3 내지 도9는 본 발명의 제1 반도체장치의 제조방법의 바람직한 실시 형태를 나타낸 것이고, 구체적으로는 그 제조공정 설명도이다. 이하에, 이 제1 반도체장치의 제조방법을 설명한다.
도면의 제1 반도체장치의 제조방법에서는, 도3에 나타낸 바와같이, 동, 동합금, 철－니켈합금, 철－니켈－코발트합금 등으로 되는 금속판(110) 상면의 소정부위를 에칭처리하고, 금속판(110) 상면에 단면이 거의 U 자상을 한 윤곽의 블라인드 홈(120)을 소정패턴으로 형성하고 있다. 그리고, 금속판(110)에 윤곽의 블라인드 홈(120)으로 구획된 복수개의 리드형성부(10a)와, 스테이지형성부(20a)를 나란히 형성하고 있다.
구체적으로는, 도4에 나타낸 바와같이, 금속판(110)상면에 레지스트층(130)을 소정패턴으로 형성하고 있다. 또, 이 이외의 금속판(110) 하면과 그 측면등에도, 레지스트층(130)을 형성하고 있다. 그리고, 이들의 레지스트층(130)을 형성한 금속판(110)을 에칭처리 욕조내에 침지하여, 레지스트층(130) 사이로 노출한 금속판(110)상면의 소정부위를 에칭처리하고 있다. 그리고 금속판(110)상면에 윤곽의 블라인드 홈(120)을 소정패턴으로 형성하고 있다. 그 후, 레지스트층(130)을 금속판(110)표면으로 부터 박리하고 있다.
이어서, 도5에 나타낸 바와같이, 리드형성부상면의 단자부(14a)에, 본딩용의 은도금등의 도금(50)을 행하고 있다. 동일하게, 스테이지형성부의 상면(22a)에도, 본딩용의 은도금등의 도금(40)을 행하고 있다.
구체적으로는 리드형성부상면의 단자부(14a)와, 스테이지형성부의 상면(22a)과 이들 사이의 윤곽의 블라인드 홈(120)의 안쪽면을 제거했다. 그 밖의 금속판(110)의 상면부분을 고무 마스크(도시하지 않음)로 덮고, 리드형성부상면의 단자부(14a)와 스테이지형성부의 상면(22a)과 그들 사이의 윤곽의 블라인드 홈(120)의 안쪽면에 은도금등의 도금(40, 50)을 연속으로 행하고 있다.
이어서, 도6에 나타낸 바와같이, 본딩용의 도금(40)을 행한 스테이지형성부의 상면(22a)에 반도체칩(60)을 본딩하고 있다. 그리고, 반도체칩(60)을 스테이지형성부(20a)에 탑재하고 있다.
반도체칩(60)의 전극은 본딩용의 도금(50)을 행한 리드형성부상면의 단자부(14a)에, 와이어본딩 장치등을 사용하여 와이어(70)를 거쳐서, 전기적으로 접속하고 있다.
이어서, 도7에 나타낸 바와같이, 복수개의 리드형성부(10a)의 상면 및 측면과, 스테이지형성부(20a)의 상면 및 측면과, 이들 사이의 윤곽의 블라인드 홈(120)의 안쪽면에, 트랜스퍼 몰드법(transfer molding method), 포팅법(potting method)등에 의해, 에폭시수지, 폴리이미드수지등의 절연재(30)를 연속하여 층상으로 피착하고 있다. 그리고, 절연재(30)를 거쳐서, 복수개의 리드형성부(10a)와 스테이지형성부(20a)를 일련적으로 결합하고 있다. 이와 동시에, 절연재(30) 내부에 반도체칩(60) 및 와이어(70)를 봉입하여 반도체칩(60)이나 와이어(70)에 먼지, 습기가 부착하는 것을 방지하고 있다.
이어서, 도8에 나타낸 바와같이, 금속판(110) 하면의 소정부위를 에칭처리하여, 윤곽의 블라인드 홈(120) 바로 아래의 금속판(110)하면 부분에, 단면이 거의 U자상 등을 한 윤곽홈(140)을 형성하고 있다. 그리고, 윤곽홈(140)에 의해서, 복수개의 리드형성부(10a) 사이 및 리드형성부(10a)와 스테이지형성부(20a) 사이를 분리하고 있다. 그리고, 복수개의 리드(10)와 스테이지(20)를 소정간격씩 두고평면상으로 나란히 형성하고 있다. 이와 동시에, 윤곽홈(140) 사이에, 절연재(30)를 노출시켜, 리드(10) 하면의 소정부위에 단자부(12)를 凸상으로 돌출 형성하고 있다.
구체적으로는 도7에 나타낸 바와같이, 금속판(110) 하면에, 레지스트층(150)을 소정패턴으로 형성하고 있다. 또, 이 이외의 금속판(110) 측면 등에도, 레지스트층(도시하지 않음)을 형성하고 있다. 그리고 이들 레지스트층(150)을 형성한 금속판(110)을 에칭처리 욕조내에 침지하여 레지스트층(150) 사이로 노출된 금속판(110) 하면 부분을 에칭처리하고 있다. 그리고, 윤곽의 블라인드 홈(120) 바로 아래의 금속판(110) 하면 부분에, 윤곽홈(140)을 형성하고 있다. 그 후, 도9에 나타낸 바와같이, 레지스트층(150)을 금속판(110) 표면에서 박리하고 있다.
이어서, 리드(10) 하면으로 돌출 형성한 단자부(12)와, 스테이지(20)의 하면을 땜납욕조내에 침지하고 있다. 그리고 도1에 나타낸 바와같이, 리드(10)의 하면으로 돌출 형성한 단자부(12)와, 스테이지(20)의 하면에, 땜납범프(90, 100)를 형성하여 도1과 도2에 나타낸 바와같은 제1 반도체장치를 형성하고 있다.
도3 내지 도9에 나타낸 제1 반도체장치의 제조방법은 이상의 공정으로 된다.
도10은 본 발명의 제2 반도체장치의 바람직한 실시 형태를 나타낸 것이고, 상세하게는 그 단면도이다. 이하에 이 제2 반도체장치를 설명한다.
도면의 제2 반도체장치에서는 스테이지(20)가 리드(10)와 나란히 배열되지 않고 복수개의 리드(10)만이 소정간격씩 두고 평면상에 나란히 배열되어 있다.
리드(10)하면의 소정부위에는 단자부(12)가 凸상으로 돌출 형성되어 있다.
리드(10)의 윗쪽에는, 반도체칩(60)이 배치되어 있다. 그리고, 반도체칩(60)의 전극이, 그 바로 아래의 리드상면의 단자부(14)에 플립칩 본딩되어, 전기적으로 접속되어 있다.
복수개의 리드(10)의 상면 및 측면에는, 절연재(30)가 연속하여 층상으로 피착되어 있다. 그리고, 복수개의 리드(10)가 절연재(30)를 거쳐서, 일련적으로 결합되어 있다. 이와 동시에, 절연재(30) 내부에, 반도체칩(60)이 봉입되어 있어 반도체칩(60)에 먼지나 습기가 부착하는 것이 방지되어 있다.
기타는, 전술한 도1과 도2에 나타낸 제1 반도체장치와 같이 구성되어 있고, 그 사용예 및 그 작용도, 전술한 도1과 도2에 나타낸 제1 반도체장치와 같다.
다음에 이 제2 반도체장치의 제조방법으로서, 본 발명의 제2 반도체장치의 제조방법을 설명한다.
도11 내지 도15는 본 발명의 제2 반도체장치의 제조방법의 양호한 실시 형태를 나타낸 것이고, 상세하게는 그 제조공정 설명도이다. 이하에, 이 제2 반도체장치의 제조방법을 설명한다.
도면의 제2 반도체장치의 제조방법에서는 도11에 나타낸 바와같이, 금속판(110) 상면의 소정부위를 에칭처리하여, 금속판(110) 상면에 윤곽의 블라인드 홈(120)을 소정패턴으로 형성하고 있다. 그리고, 금속판(110)에 윤곽의 블라인드 홈(120)로 구획된 복수개의 리드형성부(10a)를 나란히 형성하고 있다.
이어서, 도12에 나타낸 바와같이 리드형성부상면의 단자부(14a)에 본딩용의 은도금등의 도금(50)을 행하고 있다.
다음에, 도13에 나타낸 바와같이, 리드형성부(10a)의 윗쪽에 반도체칩(60)을 배치하고 있다. 그리고, 그 반도체칩(60)의 전극을, 그 바로 아래의 리드형성부 상면의 단자부(14a)에 플립칩 본딩하여, 전기적으로 접속하고 있다.
이어서, 도14에 나타낸 바와같이, 복수개의 리드형성부(10a)의 상면 및 측면과, 이들 사이의 윤곽의 블라인드 홈(120) 안쪽면에, 절연재(30)를 연속하여 층상으로 피착하고 있다. 그리고, 절연재(30)를 거쳐서, 복수개의 리드형성부(10a)를 일련적으로 결합하고 있다. 이와 동시에, 절연재(30)내부에, 반도체칩(60)을 봉입하여 반도체칩(60)에 먼지나 습기가 부착하는 것을 방지하고 있다.
이어서, 도15에 나타낸 바와같이, 금속판(110) 하면의 소정부위를 에칭처리하여, 윤곽의 블라인드 홈(120) 바로 아래의 금속판(110)하면 부분에, 윤곽홈(140)을 형성하고 있다. 그리고 윤곽홈(140)에 의해서, 복수개의 리드형성부(10a) 사이를 분리하고 있다. 그리고 복수개의 리드(10)를 소정간격씩 두고서 평면상으로 나란히 형성하고 있다. 이와 동시에, 윤곽홈(140) 사이에 절연재(30)를 노출시켜, 리드(10) 하면의 소정부위에 단자부(12)를 凸상으로 돌출 형성하고 있다.
이어서, 리드(10) 하면으로 돌출 형성한 단자부(12)에, 땜납범프(90)을 형성하여 도10에 나타낸 바와같은 제2 반도체장치를 형성하고 있다.
도11 내지 도15에 나타낸 제2 반도체장치의 제조방법은 이상의 공정으로 된다.
또, 상술한 제1 또는 제2 반도체장치 및 반도체장치의 제조방법에 있어서는, 도16에 나타낸 바와같이, 리드하면의 단자부(12)의 하단을 거의 역 Y 자상으로 형성하거나, 도17에 나타낸 바와같이, 리드하면의 단자부(12)의 하부를 거의 구상으로 팽출형성하여 리드하면의 단자부(12)의 둘레면적을 넓히면 좋다. 그리고, 리드하면의 단자부(12)에 땜납범프(90)을 적확하게 형성하거나, 리드하면의 단자부(12)를 보드표면에 형성된 전자회로의 단자부에 정확하게 납땜 접속할 수 있도록 하면 좋다.
또, 리드하면의 단자부(12)에 땜납범프(90)을 형성하거나, 스테이지(20)의 하면에는 땜납범프(100)를 형성하지 않고, 보드표면에 형성된 전자회로의 단자부나 스테이지 접합부에 도포된 납땜 페이스트를 사용하여, 리드하면의 단자부(12)를 보드표면에 형성한 전자회로의 단자부에 납땜 접속하거나, 스테이지(20)의 하면을 보드표면에 형성된 금속제의 스테이지접합부에 납땜접속하여도 좋다.
또, 리드하면의 단자부(12)에 땜납범프(90)를 형성하거나, 스테이지(20)의 하면에 땜납범프(100)를 형성할 때에는, 리드하면의 단자부(12)의 둘레면이나 스테이지(20)의 하면에 주석도금등의 도금을 행하고, 이들 면의 땜납의 습윤성을 향상시키면 좋다. 그리고, 이들 면에 땜납범프(90, 100)를 용이하고 또한 정확하게 형성할 수 있도록 하면 좋다.
또, 리드상면의 단자부(14) 또는 리드형성부 상면의 단자부(14a), 또는 이에 더하여, 스테이지 상면(22) 또는 스테이지형성부의 상면(22a)에 본딩용의 도금(40, 50)을 행하지 않고, 리드(10) 또는 리드형성부(10a)나 와이어(70)를 본딩성이 우수한 금속부재로 형성하고, 와이어(70)나 반도체칩(60) 전극을 리드상면의 단자부(14) 또는 리드형성부 상면의 단자부(14a)의 베이스에 직접 본딩하거나, 반도체칩(60)을 스테이지의 상면(22) 또는 스테이지형성부의 상면(22a)에 접착제등을 사용하여 본딩하여도 좋다.
또, 복수개의 리드(10) 또는 복수개의 리드형성부(10a), 또는 이에 더하여, 스테이지(20) 또는 스테이지형성부(20a)는 평면상이 아니고, 단차를 갖게 하여, 나란히 배열하더라도 좋고, 이와 같이 해도 상술한 제1 또는 제2 반도체장치와 동일한 작용을 갖는 반도체장치를 제공거나 형성할 수 있다.
또, 상술한 제1 또는 제2 반도체장치의 제조방법에 있어서는, 금속판(110)에 리드 프레임형성용 등의 길이가 긴 금속띠판을 사용하고, 그 금속띠판에 제1 또는 제2 반도체장치형성용의 윤곽의 블라인드 홈(120)으로 구획된 복수개의 리드형성부(10a), 또는 이에 더하여, 스테이지형성부(20a)를 복수조 소정피치로 나란히 형성하면 좋다. 그리고, 이 금속띠판을 사용하여, 복수조의 제1 또는 제2 반도체장치를 잔손질을 거치지 않고 동시형성할 수 있도록 하면 좋다.
또, 상술한 제2 반도체장치에 있어서는, 도18에 나타낸 바와같이, 반도체칩(60)의 배면을 절연재(30) 사이로 노출시키고, 칩 배면에 고열방산성의 금속제등의 히트스프레더(160)를 피착한 구조로 하면 좋다. 또, 상술한 제2 반도체장치의 제조방법에 있어서도, 반도체칩(60)의 배면을 절연재(30) 사이로 노출시키고, 칩 배면에 고열방산성의 금속제등의 히트스프레더(160)를 피착하는 공정을 포함하면 좋다. 그리고 반도체칩(60)이 발산하는 열을 히트스프레더(160)를 통해서, 반도체장치외부로 효율 좋게 방산할 수 있는 반도체장치를 제공거나 형성할 수 있도록 하면 좋다.
이상 설명한 바와같이, 본 발명의 제1 또는 제2 반도체장치와 상기 장치의 제조방법에 의하면, BGA 타입의 반도체장치 대신에 제조가 용이한 반도체장치와 이 장치를 형성하기 위한 제조가 용이한 반도체장치의 제조방법을 제공할 수 있다.

Claims (10)

  1. 복수개의 리드와 반도체칩이 탑재된 스테이지가 소정간격씩 두고 나란히 배열되고, 상기 리드하면의 소정부위에 단자부가 돌출 형성되고, 상기 반도체칩의 전극과 상기 리드상면의 단자부가 전기적으로 접속되며, 상기 복수개의 리드 상면 및 측면과 스테이지의 상면 및 측면에 절연재가 연속하여 피착되고, 절연재를 거쳐서 상기 복수개의 리드와 스테이지가 일련적으로 결합되는 동시에, 상기 절연재내부에 상기 반도체칩이 봉입되어 상기 리드하면의 단자부가 상기 절연재 사이로 노출된 것을 특징으로 하는 반도체장치.
  2. 복수개의 리드가 소정간격씩 두고 나란히 배열되고, 상기 리드하면의 소정부위에 단자부가 돌출 형성되고, 상기 리드의 윗쪽으로 반도체칩이 배치되고, 칩 전극이 상기 리드상면의 단자부에 전기적으로 접속되며, 상기 복수개의 리드의 상면 및 측면에 절연재가 연속하여 피착되고, 상기 절연재를 거쳐서 상기 복수개의 리드가 일련적으로 결합되는 동시에, 상기 절연재내부에 상기 반도체칩이 봉입되어 상기 리드하면의 단자부가 상기 절연재사이에 노출된 것을 특징으로 하는 반도체장치.
  3. 제1항 또는 제2항에 있어서, 리드상면의 단자부, 또는 이에 더하여, 스테이지의 상면에, 본딩용 도금이 행해진 것을 특징으로 하는 반도체장치.
  4. 제1항 또는 제2항에 있어서, 리드하면으로 돌출 형성된 단자부, 또는 이에 더하여, 스테이지의 하면에 땜납범프가 형성된 것을 특징으로 하는 반도체장치.
  5. 제2항에 있어서, 반도체칩의 배면이 절연재 사이로 노출되고, 칩의 배면에 히트스프레더가 피착된 것을 특징으로 하는 반도체장치.
  6. a. 금속판상면의 소정부위를 에칭처리하여 금속판상면에 윤곽의 블라인드 홈을 소정패턴으로 형성하고, 상기 금속판에 상기 윤곽의 블라인드 홈으로 구획된 복수개의 리드형성부와 스테이지형성부를 나란히 형성하는 공정,
    b. 상기 스테이지형성부의 상면에 반도체칩을 본딩하여 칩의 전극과 상기 리드형성부상면의 단자부를 전기적으로 접속하는 공정,
    c. 상기 복수개의 리드형성부의 상면 및 측면과 스테이지형성부의 상면 및 측면과 이들 사이의 상기 윤곽의 블라인드 홈의 안쪽면에 절연재를 연속하여 피착하여, 절연재를 거쳐서 상기 복수개의 리드형성부와 스테이지형성부를 일련적으로 결합하는 동시에, 상기 절연재내부에 상기 반도체칩을 봉입하는 공정,
    d. 상기 금속판하면의 소정부위를 에칭처리하여 상기 윤곽의 블라인드 홈 바로 아래의 금속판하면 부분에 윤곽홈을 형성하고, 상기 윤곽홈에 의해 상기 복수개의 리드형성부 사이 및 리드형성부와 스테이지형성부 사이를 분리하여 복수개의 리드와 스테이지를 소정간격씩 두고 나란히 형성하는 동시에, 상기 윤곽홈사이에 상기 절연재를 노출시켜 상기 리드하면의 소정부위에 단자부를 돌출 형성하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법,
  7. a. 금속판상면의 소정부위를 에칭처리하여 금속판상면에 윤곽의 블라인드 홈을 소정패턴으로 형성하고, 상기 금속판에 상기 윤곽의 블라인드 홈으로 구획된 복수개의 리드형성부를 나란히 형성하는 공정,
    b. 상기 리드형성부의 윗쪽에 반도체칩을 배치하여, 칩의 전극을 상기 리드형성부상면의 단자부에 전기적으로 접속하는 공정,
    c. 상기 복수개의 리드형성부의 상면 및 측면과 이들 사이의 상기 윤곽의 블라인드 홈의 안쪽면에 절연재를 연속하여 피착하여, 절연재를 거쳐서 상기 복수개의 리드형성부를 일련적으로 결합하는 동시에, 상기 절연재내부에 상기 반도체칩을 봉입하는 공정,
    d. 상기 금속판 하면의 소정부위를 에칭처리하여, 상기 윤곽의 블라인드 홈 바로 아래의 금속판하면 부분에 윤곽홈을 형성하고, 윤곽홈에 의해 상기 복수개의 리드형성부 사이를 분리하여 복수개의 리드를 소정간격씩 두고 나란히 형성하는 동시에, 상기 윤곽홈 사이에 상기 절연재를 노출시켜 상기 리드하면의 소정부위에 단자부를 돌출 형성하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  8. 제6항 또는 제7항에 있어서, 리드형성부상면의 단자부, 또는 이에 더하여, 스테이지형성부의 상면에, 본딩용의 도금을 행하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  9. 제6항 또는 제7항에 있어서, 리드하면으로 돌출 형성한 단자부 또는이에 더하여, 스테이지의 하면에 땜납범프를 형성하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  10. 제7항에 있어서, 반도체칩의 배면을 절연재 사이로 노출시켜 칩 배면에 히트스프레더를 피착하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
KR1019970019230A 1996-05-21 1997-05-19 반도체장치와그제조방법 KR100250560B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP150260 1996-05-21
JP8150260A JPH09312355A (ja) 1996-05-21 1996-05-21 半導体装置とその製造方法

Publications (2)

Publication Number Publication Date
KR970077584A KR970077584A (ko) 1997-12-12
KR100250560B1 true KR100250560B1 (ko) 2000-04-01

Family

ID=15493060

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970019230A KR100250560B1 (ko) 1996-05-21 1997-05-19 반도체장치와그제조방법

Country Status (2)

Country Link
JP (1) JPH09312355A (ko)
KR (1) KR100250560B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101037997B1 (ko) 2002-08-30 2011-05-30 페어차일드 세미컨덕터 코포레이션 반도체 다이 패키지와 반도체 다이 패키지용 기판 그리고 이들의 형성 방법, 및 리드 프레임 구조물의 제조 방법 및 처리 방법

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4395986B2 (ja) * 2000-04-24 2010-01-13 住友金属鉱山株式会社 Ｂｃｃ用リードフレームとその製造方法並びにそれを用いて得た半導体装置
JP3883784B2 (ja) * 2000-05-24 2007-02-21 三洋電機株式会社 板状体および半導体装置の製造方法
KR100508733B1 (ko) * 2000-09-04 2005-08-18 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조방법
JP3945968B2 (ja) * 2000-09-06 2007-07-18 三洋電機株式会社 半導体装置およびその製造方法
CN1265451C (zh) * 2000-09-06 2006-07-19 三洋电机株式会社 半导体装置及其制造方法
JP4856821B2 (ja) * 2000-09-06 2012-01-18 三洋電機株式会社 半導体装置
CN1184684C (zh) * 2000-10-05 2005-01-12 三洋电机株式会社 半导体装置和半导体模块
JP5195647B2 (ja) * 2009-06-01 2013-05-08 セイコーエプソン株式会社 リードフレームの製造方法及び半導体装置の製造方法
TWI447879B (zh) * 2011-11-15 2014-08-01 矽品精密工業股份有限公司 預製導線架與半導體封裝件及預製導線架的製法
CN103187386B (zh) * 2011-12-30 2016-02-03 矽品精密工业股份有限公司 基板结构、封装结构及其制法
JP5954871B2 (ja) * 2012-09-04 2016-07-20 Ｓｈマテリアル株式会社 半導体装置の製造方法並びにそれに用いられる半導体素子搭載用基板とその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101037997B1 (ko) 2002-08-30 2011-05-30 페어차일드 세미컨덕터 코포레이션 반도체 다이 패키지와 반도체 다이 패키지용 기판 그리고 이들의 형성 방법, 및 리드 프레임 구조물의 제조 방법 및 처리 방법

Also Published As

Publication number Publication date
JPH09312355A (ja) 1997-12-02
KR970077584A (ko) 1997-12-12

Similar Documents

Publication Publication Date Title
US5847458A (en) Semiconductor package and device having heads coupled with insulating material
KR0169820B1 (ko) 금속 회로 기판을 갖는 칩 스케일 패키지
US5942795A (en) Leaded substrate carrier for integrated circuit device and leaded substrate carrier device assembly
JP3410396B2 (ja) 高性能集積回路チップパッケージ
US9117815B2 (en) Method of fabricating a packaged semiconductor
US20020125042A1 (en) Method for transforming a substrate with edge contacts into a ball grid array, ball grid array manufactured according to this method, and flexible wiring for the transformation of a substrate with edge contacts into a ball grid array
EP1076915A1 (en) Chip stack and method of making same
KR100250560B1 (ko) 반도체장치와그제조방법
KR100271676B1 (ko) 반도체장치용패키지및반도체장치와그들의제조방법
JP3612155B2 (ja) 半導体装置および半導体装置用のリードフレーム
JP3656861B2 (ja) 半導体集積回路装置及び半導体集積回路装置の製造方法
US6444494B1 (en) Process of packaging a semiconductor device with reinforced film substrate
TW201832298A (zh) 電子封裝構件及其製作方法
KR20030081549A (ko) 반도체소자 패키지 제조방법
KR100199286B1 (ko) 홈이 형성된 인쇄 회로 기판을 갖는 칩 스케일 패키지
JP4038021B2 (ja) 半導体装置の製造方法
JPH10154768A (ja) 半導体装置及びその製造方法
KR100520443B1 (ko) 칩스케일패키지및그제조방법
US6645794B2 (en) Method of manufacturing a semiconductor device by monolithically forming a sealing resin for sealing a chip and a reinforcing frame by transfer molding
KR100891652B1 (ko) 반도체 칩 실장용 기판
KR100195512B1 (ko) 칩 스케일 패키지 및 그 제조 방법
JP2822990B2 (ja) Ｃｓｐ型半導体装置
JPH07297236A (ja) 半導体素子実装用フィルムと半導体素子実装構造
KR200328474Y1 (ko) 볼그리드어레이패키지
KR100411810B1 (ko) 플립기술을이용한크기형반도체패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050103

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee