JP4395986B2 - Ｂｃｃ用リードフレームとその製造方法並びにそれを用いて得た半導体装置 - Google Patents
Ｂｃｃ用リードフレームとその製造方法並びにそれを用いて得た半導体装置 Download PDFInfo
- Publication number
- JP4395986B2 JP4395986B2 JP2000127663A JP2000127663A JP4395986B2 JP 4395986 B2 JP4395986 B2 JP 4395986B2 JP 2000127663 A JP2000127663 A JP 2000127663A JP 2000127663 A JP2000127663 A JP 2000127663A JP 4395986 B2 JP4395986 B2 JP 4395986B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- electrode pad
- depth
- ground
- bcc
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置組み立てに用いるリードフレームとその製造方法に関する。
【０００２】
【従来の技術】
半導体装置組み立てに用いられるリードフレームの一つに、いわゆる樹脂バンプの端子を特徴としたリードレスパッケージ（バンプ・チップ・キャリア ＢＣＣ）用リードフレームがある。このＢＣＣ用リードフレームは、図１に示したように、リードフレーム材１に凹部形状の半導体チップを搭載するグランド部２と電極パッド部３が設けられたものであり、該凹部内面にはリードフレーム材と溶解特性の異なるメッキ層が設けられている。
【０００３】
このＢＣＣ用リードフレームを用いて半導体チップを搭載して半導体装置を組み立てるに際しては、例えば、半導体チップをグランド部に接着剤で接合し、半導体チップの電極とＢＣＣ用リードフレームの電極パッド部とをワイヤーでボンディングし、その後半導体チップとボンディングワイヤーとを樹脂で封止し、その後リードフレーム材を溶解除去する。
【０００４】
このようなＢＣＣ用リードフレームは、リードフレーム材の表面にレジスト層を設け、グランドパッドと電極パッドとが設けられたマスクを該レジスト層表面に例えば、密接し、露光し、現像し、露出したリードフレーム材部分をハーフエッチングして得ている。この結果、電極パッド部の深さとグランド部の深さはほとんど同一とならざるを得ない。
【０００５】
しかしながら、このようにして得られた半導体装置を配線基板に搭載すると、半田リフロー時にグランド部がつかえ、配線基板の電極と半導体装置の電極パッドと必ずしも十分接合されず、接合不良が起きるという問題がある。
【０００６】
【発明が解決しようとする課題】
本発明は、上記状況に鑑みなされたものであり、上記欠点のないＢＣＣ用リードフレームの提供を課題とする。
【０００７】
【課題を解決するための手段】
上記課題を解決する本発明は、リードフレーム材に半導体チップが接合されるためのグランド部用凹部と該半導体チップの電極と接続される電極パッド部用凹部が設けられたＢＣＣ用リードフレームであり、前記電極パッド部用凹部の深さが、少なくとも前記グランド部用凹部の深さより５μｍ以上深く、且つ前記グランド部用凹部の開口部の面積よりも前記電極パッド部用凹部の開口部の面積の方が小さい。また、前記電極パッド部用凹部の深さは、前記グランド部用凹部の深さより８μｍ以上深いことが好ましい。
【０００８】
また、本発明の別の態様は、前記ＢＣＣ用リードフレームの前記各凹部に、前記リードフレーム材と溶解特性の異なる導電性材料で被膜が設けられたことを特徴とするＢＣＣ用リードフレームである。
【０００９】
また、本発明の別の態様は上記ＢＣＣ用リードフレームを用いて得た半導体装置である。
そして、本発明の別の態様は、上記ＢＣＣ用リードフレームの製造方法であり、リードフレーム材の表面にレジスト層を設け、電極パッドとグランドパッドを有する所望のマスクを用いてパターニングし、電極パッド部とグランド部とに相当する位置の前記レジスト層を除去し、前記グランド部に相当する開口部を覆い、前記電極パッド部の深さが少なくとも５μｍ以上となるように前記リードフレーム材をハーフエッチングし、その後、前記開口部の覆いを取り除き、前記電極パッド部の深さが所望の値となるようにハーフエッチングし、前記レジスト層を除去するものである。また、前記グランド部に相当する開口部を覆った後、前記電極パッド部の深さが８μｍ以上となるように前記リードフレーム材をハーフエッチングすることが好ましい。
【００１０】
また、別の態様は上記と同様にＢＣＣ用リードフレームの製造方法であり、リードフレーム材の表面にレジスト層を設け、電極パッドとグランドパッドを有する所望のマスクを用いてパターニングし、電極パッド部とグランド部とに相当する位置の前記レジスト層を除去し、前記電極パッド部と前記グランド部とを、前記グランド部の深さが所望の深さになるようにハーフエッチングし、その後前記グランド部に相当する開口部を覆い、前記電極パッド部の深さが前記グランド部より少なくとも５μｍ以上深くなるようにハーフエッチングし、その後、前記開口部の覆いを前記レジスト層とともに取り除くものである。また、前記グランド部に相当する開口部を覆った後、前記電極パッド部の深さが前記グランド部より８μｍ以上深くなるようにハーフエッチングすることが好ましい。
【００１１】
また、別の態様は上記と同様にＢＣＣ用リードフレームの製造方法であり、リードフレーム材の表面にレジスト層を設け、電極パッドとグランドパッドを有する所望のマスクを用いてパターニングし、電極パッド部とグランド部とに相当する位置の前記レジスト層を除去し、前記電極パッド部と前記グランド部とを、前記電極パッド部の深さが所望の深さになるようにハーフエッチングし、その後前記電極パッド部に相当する開口部を覆い、前記グランド部底面に前記リードフレーム材と溶解特性が同じ素材のメッキ層を少なくとも５μｍ以上施し、その後、前記開口部の覆いを取り除くものである。
【００１２】
また、本発明の別の態様は、上記と同様にＢＣＣ用リードフレームの製造方法であり、リードフレーム材の表面にレジスト層を設け、電極パッドとグランドパッドを有する所望のマスクを用いてパターニングし、電極パッド部とグランド部とに相当する位置の前記レジスト層を除去し、前記電極パッド部と前記グランド部とを、前記グランド部の深さが所望の深さになるようにハーフエッチングし、その後前記レジスト層を除去し、再度前記リードフレーム材表面に第２のレジスト層を設け、所定のマスクを用いて露光、現像して前記電極パッド部の前記第２のレジスト層を除去し、前記電極パッド部の深さが前記グランド部より少なくとも５μｍ以上深くなるようにハーフエッチングし、その後、前記第２のレジスト層を除去するものである。また、前記電極パッド部の前記第２のレジスト層を除去した後、前記電極パッド部の深さが前記グランド部より８μｍ以上深くなるようにハーフエッチングすることが好ましい。
また、本発明の方法はＢＣＣ用リードフレームの製造方法であり、上記方法により得られたＢＣＣ用リードフレームに、前記リードフレーム材と溶解特性の異なる導電性材料被膜を設けるものである。さらに、前記導電性材料被膜の上に所望の金属被膜を設けてもよい。
【００１３】
【発明の実施の形態】
本発明は、リードフレーム材に凹状の電極パッド部と、凹状のグランド部が設けられたＢＣＣ用リードフレーム、及び該凹状電極パッド部内面と凹状グランド部内面とにリードフレーム材と溶解特性の異なる金属皮膜が設けられたＢＣＣ用リードフレームであり、該電極パッド部用凹部の深さが、少なくとも該グランドパッド部用凹部の深さより、より正確には上記溶解特性の異なる金属皮膜を設ける前の電極パッド部用凹部の深さが、少なくとも溶解特性の異なる金属皮膜を設ける前の該グランドパッド部用凹部の深さより５μｍ以上、好ましくは８μｍ以上深くされているものである。また、グランド部用凹部の開口部の面積よりも電極パッド部用凹部の開口部の面積の方が小さいものである。こうすることにより、本発明のＢＣＣ用リードフレームを用いた最終組み立て品である半導体装置を配線基板に搭載する際に、半導体装置の電極パッドと配線基板の電極パッドを確実に半田接合させるものである。なお、上記深さの差の上限は用いる半導体チップにより異なる。
【００１４】
また、本発明は上記ＢＣＣ用リードフレームを用いた半導体装置である。このような半導体装置では、上記したように、半導体装置の電極パッド部と配線基板の電極パッド部との接合がより確実になる。
【００１５】
本発明のＢＣＣ用リードフレームを製造するに際しては、以下に示す各種の方法が適用可能である。これらを構成する各単位操作はよく採用されているものであり、特に新規な方法を提案するものではない。すなわち、本発明の方法を発明とならしめるものは、上記本発明のＢＣＣ用リードフレームを得るための各単位操作の組み合わせ順にある。以下これについて説明する。
【００１６】
まず、第一の方法は、リードフレーム材の表面にレジスト層を設け、電極パッドとグランドパッドを有する所望のマスクを用いてパターニングし、電極パッド部とグランド部とに相当する位置のレジスト層を除去し、グランド部に相当する開口部を覆い、電極パッド部の深さが少なくとも５μｍ以上、好ましくは８μｍ以上となるようにリードフレーム材をハーフエッチングし、その後、前記開口部の覆いを取り除き、電極パッド部の深さが所望の値となるようにハーフエッチングし、レジスト層を除去するものである。
【００１７】
本方法において、用いるレジスト層としては、塗布型のものを用いてもよく、ドライフィルムを用いてもよい。特にこだわるものでなく、全体の装置との兼ね合いでもっとも適したものを選定すればよい。露光条件、現像条件は用いるレジストに対して最適とされる条件で支障はない。
【００１８】
エッチング条件は、用いるリードフレーム材とエッチング液とによりもっとも好ましいと推奨される組み合わせを用いればよい。例えば、リードフレーム材として銅を用いる場合、エッチング液としては塩化鉄系でもよく、塩化銅系でもよい。当然エッチング条件は用いるエッチング液に推奨される方法となる。
【００１９】
グランド部に相当する部分の開口部を覆うのは、当該部位のエッチングを防止し、予め電極パッド部とグランド部との間に所望の差を付けておき、その後グランド部に必要とされる深さ得るためのエッチングを行うものである。こうすることにより、最初に設けた電極パッド部とグランド部との間の差が維持され、本発明のＢＣＣ用リードフレームが製造できる。なお、上記開口部を覆う方法としては、例えばテーピング等があげられる。
【００２０】
次に第二の方法は、リードフレーム材の表面にレジスト層を設け、電極パッドとグランドパッドを有する所望のマスクを用いてパターニングし、電極パッド部とグランド部とに相当する位置のレジスト層を除去し、電極パッド部とグランド部とを、グランド部の深さが所望の深さになるようにハーフエッチングし、その後グランド部に相当する開口部を覆い、電極パッド部の深さがグランド部より少なくとも５μｍ以上、好ましくは８μｍ以上深くなるようにハーフエッチングし、その後、前記開口部の覆いをレジスト層とともに取り除くものである。
【００２１】
本方法は、第一の方法と異なり、後で所望の差を得ようとするものである。第一の方法以上に付記することは特にないが、開口部を覆うことは上記と同様にテーピング等で可能である。
【００２２】
第三の方法は、リードフレーム材の表面にレジスト層を設け、電極パッドとグランドパッドを有する所望のマスクを用いてパターニングし、電極パッド部とグランド部とに相当する位置のレジスト層を除去し、電極パッド部とグランド部とを、電極バッド部の深さが所望の深さになるようにハーフエッチングし、その後電極パッド部に相当する開口部を覆い、グランド部底面にリードフレーム材と溶解特性が同じ素材のメッキ層を少なくとも５μｍ以上施し、その後、前記開口部の覆いをレジスト層とともに取り除くものである。
【００２３】
本方法は、第二の方法と同様に後で所望の差を設けるものであるが、その際にグランド部にリードフレーム材と溶解特性の同じ素材をメッキ等により肉盛りするものである。ここにおいて、溶解特性が同じとは、同じエッチング液で溶解できることを意味する。こうするのは、半導体素子実装後にリードフレーム材を溶解除去するが、この際に溶解特性が異なると余分な工程の追加が必要となるからである。
【００２４】
第四の方法は、リードフレーム材の表面にレジスト層を設け、電極パッドとグランドパッドを有する所望のマスクを用いてパターニングし、電極パッド部とグランド部とに相当する位置のレジスト層を除去し、電極パッド部とグランド部とを、グランド部の深さが所望の深さになるようにハーフエッチングし、その後レジスト層を除去し、再度リードフレーム材表面に第２のレジスト層を設け、所定のマスクを用いて露光、現像して電極パッド部の第２のレジスト層を除去し、電極パッド部の深さがグランド部より少なくとも５μｍ以上、好ましくは８μｍ以上深くなるようにハーフエッチングし、その後、第２のレジスト層を除去するものである。
【００２５】
本方法は、レジスト層を設ける行程が増加するため上記第一〜第三の方法より不利であるが、開口部をテーピング等で覆うことのできない場合には有効である。
【００２６】
本発明のＢＣＣ用リードフレームは凹部内面にリードフレーム材と溶解特性の異なる金属被膜を設けたものであるが、この金属被膜は、例えば電気メッキ法により容易に得られる。また、金属被膜を多層とし、リードフレーム材表面に作成される被膜のみを溶解特性のことなるものとしてもよい。
【００２７】
【実施例】
次に実施例を用いて本発明をさらに説明する。
（実施例１）
厚さ０．１２５ｍｍ、幅３５ｍｍ、長さ１５０ｍｍの銅製リードフレーム材表面に市販のドライレジストフィルムを張り付け、一辺が２０ｍｍのグランドパッドと、その左右に直径０．１ｍｍ、総計２２５個の電極パッドとを有するＢＣＣパターンを４個有するマスクを用いて焼き付け、現像し、グランド部と電極パッド部とに対応する位置のレジストを除去した。
【００２８】
次に、グランド部に対応する開口部に接着剤付きポリイミドテープを貼り付け、塩化鉄を主成分とするエッチング液を用い、電極パッド部の深さが８μｍとなるようにエッチング処理を行った。その後、該ポリイミドテープを除去し、同じエッチング液を用いてグランド部の深さが０．０７５ｍｍとなるようにエッチング処理を施した。
【００２９】
その後、レジスト層を除去し、電極パッド部とグランド部との深さの差を調べたところ、差はほぼ８μｍであり、当初設けた差が維持されていることがわかった。
【００３０】
次に、上記のようにして得られた本発明のＢＣＣ用リードフレームの表面に再度ドライレジストフィルムを張り付け、上記と同様にしてグランド部と電極パッド部とのレジスト層を除去し、まず、パラジウムメッキし、次いでニッケルメッキし、銅メッキし、金メッキを施した。これらのメッキは市販のメッキ液を用い、それぞれ推奨される条件で施した。その後、レジスト層を除去して本発明のＢＣＣ用リードフレームを得た。
【００３１】
次に、半導体素子を接着材を用いてグランド部内に接合し、金線を用いて半導体素子の電極とリードフレームの電極パッド部とを電気的に接合し、電極パッド部、金線、半導体素子を樹脂封止した。その後、これをエッチング液中に浸漬してリードフレーム材を溶解除去して本発明の半導体装置（ＢＣＣ）を得た。
【００３２】
上記のようにして１００個の半導体装置を作成し、これらを配線板に半田リフローして実装し、その後導通試験を行い接合不良の有無を調べたが、接合不良は検出されなかった。
【００３３】
（実施例２）
リードフレーム材の表面にレジスト層を設け、電極パッドとグランドパッドを有する所望のマスクを用いてパターニングし、電極パッド部とグランド部とに相当する位置のレジスト層を除去し、電極パッド部とグランド部とを、グランド部の深さが所望の深さになるようにハーフエッチングし、その後グランド部に相当する開口部を覆い、電極パッド部の深さがグランド部より８μｍ深くなるようにハーフエッチングした以外は実施例１と同様にして１００個の半導体装置を作成し、これらを配線板に半田リフローして実装し、その後導通試験を行い接合不良の有無を調べたが、接合不良は検出されなかった。
【００３４】
（実施例３）
リードフレーム材の表面にレジスト層を設け、電極パッドとグランドパッドを有する所望のマスクを用いてパターニングし、電極パッド部とグランド部とに相当する位置のレジスト層を除去し、電極パッド部とグランド部とを、電極バッド部の深さが所望の深さになるようにハーフエッチングし、その後電極パッド部に相当する開口部を覆い、グランド部底面にリードフレーム材と同じ材質のメッキ層を８μｍ施した以外は実施例１と同様にして１００個の半導体装置を作成し、これらを配線板に半田リフローして実装し、その後導通試験を行い接合不良の有無を調べたが、接合不良は検出されなかった。
【００３５】
（実施例４）
リードフレーム材の表面にレジスト層を設け、電極パッドとグランドパッドを有する所望のマスクを用いてパターニングし、電極パッド部とグランド部とに相当する位置のレジスト層を除去し、電極パッド部とグランド部とを、グランド部の深さが所望の深さになるようにハーフエッチングし、その後レジスト層を除去し、再度リードフレーム材表面に第２のレジスト層を設け、所定のマスクを用いて露光、現像して電極パッド部の第２のレジスト層を除去し、電極パッド部の深さがグランド部より８μｍ深くなるようにハーフエッチングした以外は実施例１と同様にして１００個の半導体装置を作成し、これらを配線板に半田リフローして実装し、その後導通試験を行い接合不良の有無を調べたが、接合不良は検出されなかった。
【００３６】
【発明の効果】
本発明に従えば、半導体装置の電極部がグランド部より高くなるため、該半導体装置が確実に配線基板に接合できるようになり、信頼性の高い電子機器の製造が可能となる。
【図面の簡単な説明】
【図１】 ＢＣＣ用リードフレームの断面図である。
【符号の説明】
１―――リードフレーム材
２―――グランド部
３―――電極パッド部
【発明の属する技術分野】
本発明は半導体装置組み立てに用いるリードフレームとその製造方法に関する。
【０００２】
【従来の技術】
半導体装置組み立てに用いられるリードフレームの一つに、いわゆる樹脂バンプの端子を特徴としたリードレスパッケージ（バンプ・チップ・キャリア ＢＣＣ）用リードフレームがある。このＢＣＣ用リードフレームは、図１に示したように、リードフレーム材１に凹部形状の半導体チップを搭載するグランド部２と電極パッド部３が設けられたものであり、該凹部内面にはリードフレーム材と溶解特性の異なるメッキ層が設けられている。
【０００３】
このＢＣＣ用リードフレームを用いて半導体チップを搭載して半導体装置を組み立てるに際しては、例えば、半導体チップをグランド部に接着剤で接合し、半導体チップの電極とＢＣＣ用リードフレームの電極パッド部とをワイヤーでボンディングし、その後半導体チップとボンディングワイヤーとを樹脂で封止し、その後リードフレーム材を溶解除去する。
【０００４】
このようなＢＣＣ用リードフレームは、リードフレーム材の表面にレジスト層を設け、グランドパッドと電極パッドとが設けられたマスクを該レジスト層表面に例えば、密接し、露光し、現像し、露出したリードフレーム材部分をハーフエッチングして得ている。この結果、電極パッド部の深さとグランド部の深さはほとんど同一とならざるを得ない。
【０００５】
しかしながら、このようにして得られた半導体装置を配線基板に搭載すると、半田リフロー時にグランド部がつかえ、配線基板の電極と半導体装置の電極パッドと必ずしも十分接合されず、接合不良が起きるという問題がある。
【０００６】
【発明が解決しようとする課題】
本発明は、上記状況に鑑みなされたものであり、上記欠点のないＢＣＣ用リードフレームの提供を課題とする。
【０００７】
【課題を解決するための手段】
上記課題を解決する本発明は、リードフレーム材に半導体チップが接合されるためのグランド部用凹部と該半導体チップの電極と接続される電極パッド部用凹部が設けられたＢＣＣ用リードフレームであり、前記電極パッド部用凹部の深さが、少なくとも前記グランド部用凹部の深さより５μｍ以上深く、且つ前記グランド部用凹部の開口部の面積よりも前記電極パッド部用凹部の開口部の面積の方が小さい。また、前記電極パッド部用凹部の深さは、前記グランド部用凹部の深さより８μｍ以上深いことが好ましい。
【０００８】
また、本発明の別の態様は、前記ＢＣＣ用リードフレームの前記各凹部に、前記リードフレーム材と溶解特性の異なる導電性材料で被膜が設けられたことを特徴とするＢＣＣ用リードフレームである。
【０００９】
また、本発明の別の態様は上記ＢＣＣ用リードフレームを用いて得た半導体装置である。
そして、本発明の別の態様は、上記ＢＣＣ用リードフレームの製造方法であり、リードフレーム材の表面にレジスト層を設け、電極パッドとグランドパッドを有する所望のマスクを用いてパターニングし、電極パッド部とグランド部とに相当する位置の前記レジスト層を除去し、前記グランド部に相当する開口部を覆い、前記電極パッド部の深さが少なくとも５μｍ以上となるように前記リードフレーム材をハーフエッチングし、その後、前記開口部の覆いを取り除き、前記電極パッド部の深さが所望の値となるようにハーフエッチングし、前記レジスト層を除去するものである。また、前記グランド部に相当する開口部を覆った後、前記電極パッド部の深さが８μｍ以上となるように前記リードフレーム材をハーフエッチングすることが好ましい。
【００１０】
また、別の態様は上記と同様にＢＣＣ用リードフレームの製造方法であり、リードフレーム材の表面にレジスト層を設け、電極パッドとグランドパッドを有する所望のマスクを用いてパターニングし、電極パッド部とグランド部とに相当する位置の前記レジスト層を除去し、前記電極パッド部と前記グランド部とを、前記グランド部の深さが所望の深さになるようにハーフエッチングし、その後前記グランド部に相当する開口部を覆い、前記電極パッド部の深さが前記グランド部より少なくとも５μｍ以上深くなるようにハーフエッチングし、その後、前記開口部の覆いを前記レジスト層とともに取り除くものである。また、前記グランド部に相当する開口部を覆った後、前記電極パッド部の深さが前記グランド部より８μｍ以上深くなるようにハーフエッチングすることが好ましい。
【００１１】
また、別の態様は上記と同様にＢＣＣ用リードフレームの製造方法であり、リードフレーム材の表面にレジスト層を設け、電極パッドとグランドパッドを有する所望のマスクを用いてパターニングし、電極パッド部とグランド部とに相当する位置の前記レジスト層を除去し、前記電極パッド部と前記グランド部とを、前記電極パッド部の深さが所望の深さになるようにハーフエッチングし、その後前記電極パッド部に相当する開口部を覆い、前記グランド部底面に前記リードフレーム材と溶解特性が同じ素材のメッキ層を少なくとも５μｍ以上施し、その後、前記開口部の覆いを取り除くものである。
【００１２】
また、本発明の別の態様は、上記と同様にＢＣＣ用リードフレームの製造方法であり、リードフレーム材の表面にレジスト層を設け、電極パッドとグランドパッドを有する所望のマスクを用いてパターニングし、電極パッド部とグランド部とに相当する位置の前記レジスト層を除去し、前記電極パッド部と前記グランド部とを、前記グランド部の深さが所望の深さになるようにハーフエッチングし、その後前記レジスト層を除去し、再度前記リードフレーム材表面に第２のレジスト層を設け、所定のマスクを用いて露光、現像して前記電極パッド部の前記第２のレジスト層を除去し、前記電極パッド部の深さが前記グランド部より少なくとも５μｍ以上深くなるようにハーフエッチングし、その後、前記第２のレジスト層を除去するものである。また、前記電極パッド部の前記第２のレジスト層を除去した後、前記電極パッド部の深さが前記グランド部より８μｍ以上深くなるようにハーフエッチングすることが好ましい。
また、本発明の方法はＢＣＣ用リードフレームの製造方法であり、上記方法により得られたＢＣＣ用リードフレームに、前記リードフレーム材と溶解特性の異なる導電性材料被膜を設けるものである。さらに、前記導電性材料被膜の上に所望の金属被膜を設けてもよい。
【００１３】
【発明の実施の形態】
本発明は、リードフレーム材に凹状の電極パッド部と、凹状のグランド部が設けられたＢＣＣ用リードフレーム、及び該凹状電極パッド部内面と凹状グランド部内面とにリードフレーム材と溶解特性の異なる金属皮膜が設けられたＢＣＣ用リードフレームであり、該電極パッド部用凹部の深さが、少なくとも該グランドパッド部用凹部の深さより、より正確には上記溶解特性の異なる金属皮膜を設ける前の電極パッド部用凹部の深さが、少なくとも溶解特性の異なる金属皮膜を設ける前の該グランドパッド部用凹部の深さより５μｍ以上、好ましくは８μｍ以上深くされているものである。また、グランド部用凹部の開口部の面積よりも電極パッド部用凹部の開口部の面積の方が小さいものである。こうすることにより、本発明のＢＣＣ用リードフレームを用いた最終組み立て品である半導体装置を配線基板に搭載する際に、半導体装置の電極パッドと配線基板の電極パッドを確実に半田接合させるものである。なお、上記深さの差の上限は用いる半導体チップにより異なる。
【００１４】
また、本発明は上記ＢＣＣ用リードフレームを用いた半導体装置である。このような半導体装置では、上記したように、半導体装置の電極パッド部と配線基板の電極パッド部との接合がより確実になる。
【００１５】
本発明のＢＣＣ用リードフレームを製造するに際しては、以下に示す各種の方法が適用可能である。これらを構成する各単位操作はよく採用されているものであり、特に新規な方法を提案するものではない。すなわち、本発明の方法を発明とならしめるものは、上記本発明のＢＣＣ用リードフレームを得るための各単位操作の組み合わせ順にある。以下これについて説明する。
【００１６】
まず、第一の方法は、リードフレーム材の表面にレジスト層を設け、電極パッドとグランドパッドを有する所望のマスクを用いてパターニングし、電極パッド部とグランド部とに相当する位置のレジスト層を除去し、グランド部に相当する開口部を覆い、電極パッド部の深さが少なくとも５μｍ以上、好ましくは８μｍ以上となるようにリードフレーム材をハーフエッチングし、その後、前記開口部の覆いを取り除き、電極パッド部の深さが所望の値となるようにハーフエッチングし、レジスト層を除去するものである。
【００１７】
本方法において、用いるレジスト層としては、塗布型のものを用いてもよく、ドライフィルムを用いてもよい。特にこだわるものでなく、全体の装置との兼ね合いでもっとも適したものを選定すればよい。露光条件、現像条件は用いるレジストに対して最適とされる条件で支障はない。
【００１８】
エッチング条件は、用いるリードフレーム材とエッチング液とによりもっとも好ましいと推奨される組み合わせを用いればよい。例えば、リードフレーム材として銅を用いる場合、エッチング液としては塩化鉄系でもよく、塩化銅系でもよい。当然エッチング条件は用いるエッチング液に推奨される方法となる。
【００１９】
グランド部に相当する部分の開口部を覆うのは、当該部位のエッチングを防止し、予め電極パッド部とグランド部との間に所望の差を付けておき、その後グランド部に必要とされる深さ得るためのエッチングを行うものである。こうすることにより、最初に設けた電極パッド部とグランド部との間の差が維持され、本発明のＢＣＣ用リードフレームが製造できる。なお、上記開口部を覆う方法としては、例えばテーピング等があげられる。
【００２０】
次に第二の方法は、リードフレーム材の表面にレジスト層を設け、電極パッドとグランドパッドを有する所望のマスクを用いてパターニングし、電極パッド部とグランド部とに相当する位置のレジスト層を除去し、電極パッド部とグランド部とを、グランド部の深さが所望の深さになるようにハーフエッチングし、その後グランド部に相当する開口部を覆い、電極パッド部の深さがグランド部より少なくとも５μｍ以上、好ましくは８μｍ以上深くなるようにハーフエッチングし、その後、前記開口部の覆いをレジスト層とともに取り除くものである。
【００２１】
本方法は、第一の方法と異なり、後で所望の差を得ようとするものである。第一の方法以上に付記することは特にないが、開口部を覆うことは上記と同様にテーピング等で可能である。
【００２２】
第三の方法は、リードフレーム材の表面にレジスト層を設け、電極パッドとグランドパッドを有する所望のマスクを用いてパターニングし、電極パッド部とグランド部とに相当する位置のレジスト層を除去し、電極パッド部とグランド部とを、電極バッド部の深さが所望の深さになるようにハーフエッチングし、その後電極パッド部に相当する開口部を覆い、グランド部底面にリードフレーム材と溶解特性が同じ素材のメッキ層を少なくとも５μｍ以上施し、その後、前記開口部の覆いをレジスト層とともに取り除くものである。
【００２３】
本方法は、第二の方法と同様に後で所望の差を設けるものであるが、その際にグランド部にリードフレーム材と溶解特性の同じ素材をメッキ等により肉盛りするものである。ここにおいて、溶解特性が同じとは、同じエッチング液で溶解できることを意味する。こうするのは、半導体素子実装後にリードフレーム材を溶解除去するが、この際に溶解特性が異なると余分な工程の追加が必要となるからである。
【００２４】
第四の方法は、リードフレーム材の表面にレジスト層を設け、電極パッドとグランドパッドを有する所望のマスクを用いてパターニングし、電極パッド部とグランド部とに相当する位置のレジスト層を除去し、電極パッド部とグランド部とを、グランド部の深さが所望の深さになるようにハーフエッチングし、その後レジスト層を除去し、再度リードフレーム材表面に第２のレジスト層を設け、所定のマスクを用いて露光、現像して電極パッド部の第２のレジスト層を除去し、電極パッド部の深さがグランド部より少なくとも５μｍ以上、好ましくは８μｍ以上深くなるようにハーフエッチングし、その後、第２のレジスト層を除去するものである。
【００２５】
本方法は、レジスト層を設ける行程が増加するため上記第一〜第三の方法より不利であるが、開口部をテーピング等で覆うことのできない場合には有効である。
【００２６】
本発明のＢＣＣ用リードフレームは凹部内面にリードフレーム材と溶解特性の異なる金属被膜を設けたものであるが、この金属被膜は、例えば電気メッキ法により容易に得られる。また、金属被膜を多層とし、リードフレーム材表面に作成される被膜のみを溶解特性のことなるものとしてもよい。
【００２７】
【実施例】
次に実施例を用いて本発明をさらに説明する。
（実施例１）
厚さ０．１２５ｍｍ、幅３５ｍｍ、長さ１５０ｍｍの銅製リードフレーム材表面に市販のドライレジストフィルムを張り付け、一辺が２０ｍｍのグランドパッドと、その左右に直径０．１ｍｍ、総計２２５個の電極パッドとを有するＢＣＣパターンを４個有するマスクを用いて焼き付け、現像し、グランド部と電極パッド部とに対応する位置のレジストを除去した。
【００２８】
次に、グランド部に対応する開口部に接着剤付きポリイミドテープを貼り付け、塩化鉄を主成分とするエッチング液を用い、電極パッド部の深さが８μｍとなるようにエッチング処理を行った。その後、該ポリイミドテープを除去し、同じエッチング液を用いてグランド部の深さが０．０７５ｍｍとなるようにエッチング処理を施した。
【００２９】
その後、レジスト層を除去し、電極パッド部とグランド部との深さの差を調べたところ、差はほぼ８μｍであり、当初設けた差が維持されていることがわかった。
【００３０】
次に、上記のようにして得られた本発明のＢＣＣ用リードフレームの表面に再度ドライレジストフィルムを張り付け、上記と同様にしてグランド部と電極パッド部とのレジスト層を除去し、まず、パラジウムメッキし、次いでニッケルメッキし、銅メッキし、金メッキを施した。これらのメッキは市販のメッキ液を用い、それぞれ推奨される条件で施した。その後、レジスト層を除去して本発明のＢＣＣ用リードフレームを得た。
【００３１】
次に、半導体素子を接着材を用いてグランド部内に接合し、金線を用いて半導体素子の電極とリードフレームの電極パッド部とを電気的に接合し、電極パッド部、金線、半導体素子を樹脂封止した。その後、これをエッチング液中に浸漬してリードフレーム材を溶解除去して本発明の半導体装置（ＢＣＣ）を得た。
【００３２】
上記のようにして１００個の半導体装置を作成し、これらを配線板に半田リフローして実装し、その後導通試験を行い接合不良の有無を調べたが、接合不良は検出されなかった。
【００３３】
（実施例２）
リードフレーム材の表面にレジスト層を設け、電極パッドとグランドパッドを有する所望のマスクを用いてパターニングし、電極パッド部とグランド部とに相当する位置のレジスト層を除去し、電極パッド部とグランド部とを、グランド部の深さが所望の深さになるようにハーフエッチングし、その後グランド部に相当する開口部を覆い、電極パッド部の深さがグランド部より８μｍ深くなるようにハーフエッチングした以外は実施例１と同様にして１００個の半導体装置を作成し、これらを配線板に半田リフローして実装し、その後導通試験を行い接合不良の有無を調べたが、接合不良は検出されなかった。
【００３４】
（実施例３）
リードフレーム材の表面にレジスト層を設け、電極パッドとグランドパッドを有する所望のマスクを用いてパターニングし、電極パッド部とグランド部とに相当する位置のレジスト層を除去し、電極パッド部とグランド部とを、電極バッド部の深さが所望の深さになるようにハーフエッチングし、その後電極パッド部に相当する開口部を覆い、グランド部底面にリードフレーム材と同じ材質のメッキ層を８μｍ施した以外は実施例１と同様にして１００個の半導体装置を作成し、これらを配線板に半田リフローして実装し、その後導通試験を行い接合不良の有無を調べたが、接合不良は検出されなかった。
【００３５】
（実施例４）
リードフレーム材の表面にレジスト層を設け、電極パッドとグランドパッドを有する所望のマスクを用いてパターニングし、電極パッド部とグランド部とに相当する位置のレジスト層を除去し、電極パッド部とグランド部とを、グランド部の深さが所望の深さになるようにハーフエッチングし、その後レジスト層を除去し、再度リードフレーム材表面に第２のレジスト層を設け、所定のマスクを用いて露光、現像して電極パッド部の第２のレジスト層を除去し、電極パッド部の深さがグランド部より８μｍ深くなるようにハーフエッチングした以外は実施例１と同様にして１００個の半導体装置を作成し、これらを配線板に半田リフローして実装し、その後導通試験を行い接合不良の有無を調べたが、接合不良は検出されなかった。
【００３６】
【発明の効果】
本発明に従えば、半導体装置の電極部がグランド部より高くなるため、該半導体装置が確実に配線基板に接合できるようになり、信頼性の高い電子機器の製造が可能となる。
【図面の簡単な説明】
【図１】 ＢＣＣ用リードフレームの断面図である。
【符号の説明】
１―――リードフレーム材
２―――グランド部
３―――電極パッド部
Claims (13)
- リードフレーム材に半導体チップが接合されるためのグランド部用凹部と該半導体チップの電極と接続される電極パッド部用凹部が設けられたＢＣＣ用リードフレームであり、前記電極パッド部用凹部の深さが、少なくとも前記グランド部用凹部の深さより５μｍ以上深く、且つ前記グランド部用凹部の開口部の面積よりも前記電極パッド部用凹部の開口部の面積の方が小さいことを特徴とするＢＣＣ用リードフレーム。
- 前記電極パッド部用凹部の深さは、前記グランド部用凹部の深さより８μｍ以上深いことを特徴とする請求項１に記載のＢＣＣ用リードフレーム。
- 請求項１または請求項２記載のＢＣＣ用リードフレームの前記各凹部に、前記リードフレーム材と溶解特性の異なる導電性材料で被膜が設けられたことを特徴とするＢＣＣ用リードフレーム。
- 請求項１〜３のいずれかに記載のＢＣＣ用リードフレームを用いて得たことを特徴とする半導体装置。
- リードフレーム材の表面にレジスト層を設け、電極パッドとグランドパッドを有する所望のマスクを用いてパターニングし、電極パッド部とグランド部とに相当する位置の前記レジスト層を除去し、前記グランド部に相当する開口部を覆い、前記電極パッド部の深さが少なくとも５μｍ以上となるように前記リードフレーム材をハーフエッチングし、その後、前記開口部の覆いを取り除き、前記電極パッド部の深さが所望の値となるようにハーフエッチングし、前記レジスト層を除去することを特徴とするＢＣＣ用リードフレームの製造方法。
- 前記グランド部に相当する開口部を覆った後、前記電極パッド部の深さが８μｍ以上となるように前記リードフレーム材をハーフエッチングすることを特徴とする請求項５に記載のＢＣＣ用リードフレームの製造方法。
- リードフレーム材の表面にレジスト層を設け、電極パッドとグランドパッドを有する所望のマスクを用いてパターニングし、電極パッド部とグランド部とに相当する位置の前記レジスト層を除去し、前記電極パッド部と前記グランド部とを、前記グランド部の深さが所望の深さになるようにハーフエッチングし、その後前記グランド部に相当する開口部を覆い、前記電極パッド部の深さが前記グランド部より少なくとも５μｍ以上深くなるようにハーフエッチングし、その後、前記開口部の覆いを前記レジスト層とともに取り除くことを特徴とするＢＣＣ用リードフレームの製造方法。
- 前記グランド部に相当する開口部を覆った後、前記電極パッド部の深さが前記グランド部より８μｍ以上深くなるようにハーフエッチングすることを特徴とする請求項７に記載のＢＣＣ用リードフレームの製造方法。
- リードフレーム材の表面にレジスト層を設け、電極パッドとグランドパッドを有する所望のマスクを用いてパターニングし、電極パッド部とグランド部とに相当する位置の前記レジスト層を除去し、前記電極パッド部と前記グランド部とを、前記電極パッド部の深さが所望の深さになるようにハーフエッチングし、その後前記電極パッド部に相当する開口部を覆い、前記グランド部底面に前記リードフレーム材と溶解特性が同じ素材のメッキ層を少なくとも５μｍ以上施し、その後、前記開口部の覆いを取り除くことを特徴とするＢＣＣ用リードフレームの製造方法。
- リードフレーム材の表面にレジスト層を設け、電極パッドとグランドパッドを有する所望のマスクを用いてパターニングし、電極パッド部とグランド部とに相当する位置の前記レジスト層を除去し、前記電極パッド部と前記グランド部とを、前記グランド部の深さが所望の深さになるようにハーフエッチングし、その後前記レジスト層を除去し、再度前記リードフレーム材表面に第２のレジスト層を設け、所定のマスクを用いて露光、現像して前記電極パッド部の前記第２のレジスト層を除去し、前記電極パッド部の深さが前記グランド部より少なくとも５μｍ以上深くなるようにハーフエッチングし、その後、前記第２のレジスト層を除去することを特徴とするＢＣＣ用リードフレームの製造方法。
- 前記電極パッド部の前記第２のレジスト層を除去した後、前記電極パッド部の深さが前記グランド部より８μｍ以上深くなるようにハーフエッチングすることを特徴とする請求項１０に記載のＢＣＣ用リードフレームの製造方法。
- 請求項５〜１１記載のいずれかの方法により得られたＢＣＣ用リードフレームに、前記リードフレーム材と溶解特性の異なる導電性材料被膜を設けることを特徴とするＢＣＣ用リードフレームの製造方法。
- 前記導電性材料被膜の上に所望の金属被膜を設けることを特徴とする請求項１２に記載のＢＣＣ用リードフレームの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000127663A JP4395986B2 (ja) | 2000-04-24 | 2000-04-24 | Ｂｃｃ用リードフレームとその製造方法並びにそれを用いて得た半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000127663A JP4395986B2 (ja) | 2000-04-24 | 2000-04-24 | Ｂｃｃ用リードフレームとその製造方法並びにそれを用いて得た半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001308249A JP2001308249A (ja) | 2001-11-02 |
| JP4395986B2 true JP4395986B2 (ja) | 2010-01-13 |
Family
ID=18637223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000127663A Expired - Fee Related JP4395986B2 (ja) | 2000-04-24 | 2000-04-24 | Ｂｃｃ用リードフレームとその製造方法並びにそれを用いて得た半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4395986B2 (ja) |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3905208B2 (ja) * | 1997-02-27 | 2007-04-18 | 富士通株式会社 | 半導体装置及びその実装構造 |
| JP3189703B2 (ja) * | 1996-10-08 | 2001-07-16 | 富士通株式会社 | 半導体装置及びその製造方法 |
| JPH11163204A (ja) * | 1997-11-28 | 1999-06-18 | Fujitsu Ltd | 半導体装置及びその実装構造 |
| JPH09312355A (ja) * | 1996-05-21 | 1997-12-02 | Shinko Electric Ind Co Ltd | 半導体装置とその製造方法 |
| JP3445441B2 (ja) * | 1996-07-04 | 2003-09-08 | 古河電気工業株式会社 | 半導体装置 |
| JPH10242189A (ja) * | 1997-02-27 | 1998-09-11 | Seiko Epson Corp | 半導体装置及びその製造方法、ｉｃチップ搭載部構造、ワイヤボンディング用ヒート駒 |
| JP3137323B2 (ja) * | 1997-03-04 | 2001-02-19 | 富士通株式会社 | 半導体装置及びその製造方法 |
| JP2924854B2 (ja) * | 1997-05-20 | 1999-07-26 | 日本電気株式会社 | 半導体装置、その製造方法 |
| JPH1167838A (ja) * | 1997-08-22 | 1999-03-09 | Matsushita Electric Ind Co Ltd | バンプ付電子部品の製造方法 |
| JPH11251505A (ja) * | 1998-03-04 | 1999-09-17 | Matsushita Electron Corp | 半導体装置及びその製造方法 |
| JP3764587B2 (ja) * | 1998-06-30 | 2006-04-12 | 富士通株式会社 | 半導体装置の製造方法 |
-
2000
- 2000-04-24 JP JP2000127663A patent/JP4395986B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001308249A (ja) | 2001-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6706564B2 (en) | Method for fabricating semiconductor package and semiconductor package | |
| JP7051508B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP6863846B2 (ja) | 半導体素子搭載用基板及びその製造方法 | |
| JP3971500B2 (ja) | 半導体素子実装用配線基板の製造方法 | |
| CN101431031B (zh) | 半导体封装件及其制法 | |
| JP3003624B2 (ja) | 半導体装置 | |
| JP5942074B2 (ja) | 配線基板 | |
| JP6927634B2 (ja) | 半導体素子搭載用基板及びその製造方法 | |
| JP2005286057A (ja) | 回路装置およびその製造方法 | |
| JP3879410B2 (ja) | リードフレームの製造方法 | |
| US11764130B2 (en) | Semiconductor device | |
| JP4395986B2 (ja) | Ｂｃｃ用リードフレームとその製造方法並びにそれを用いて得た半導体装置 | |
| KR100629887B1 (ko) | 금속 칩스케일 반도체패키지 및 그 제조방법 | |
| JP6780903B2 (ja) | リードフレーム | |
| KR19990005679A (ko) | 플립칩 실장용 패키지의 제조방법 | |
| JPH11163197A (ja) | 半導体実装用基板 | |
| JP4461651B2 (ja) | リードフレームの製造方法 | |
| KR101297662B1 (ko) | 리드프레임의 제조방법 | |
| JPH08330472A (ja) | 半導体装置とその製造方法 | |
| JP3777687B2 (ja) | チップキャリア | |
| JP2953939B2 (ja) | 半導体装置用テープキャリア型パッケージ | |
| CN115642089A (zh) | 上锡槽、引线框架的形成方法及引线框架 | |
| JP2002124596A (ja) | 半導体装置およびその製造方法 | |
| US6700184B1 (en) | Lead frame and semiconductor device having the same | |
| JP2819321B2 (ja) | 電子部品搭載用基板及びこの電子部品搭載用基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070420 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090601 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090609 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090807 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090824 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090824 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090929 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091012 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131030 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |