JP4461651B2 - リードフレームの製造方法 - Google Patents

リードフレームの製造方法 Download PDF

Info

Publication number
JP4461651B2
JP4461651B2 JP2001220848A JP2001220848A JP4461651B2 JP 4461651 B2 JP4461651 B2 JP 4461651B2 JP 2001220848 A JP2001220848 A JP 2001220848A JP 2001220848 A JP2001220848 A JP 2001220848A JP 4461651 B2 JP4461651 B2 JP 4461651B2
Authority
JP
Japan
Prior art keywords
mask
lead frame
plating
resist layer
concave
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001220848A
Other languages
English (en)
Other versions
JP2003037234A (ja
Inventor
良一 仁王
一則 飯谷
濱田陽一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal Mining Co Ltd
Original Assignee
Sumitomo Metal Mining Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Co Ltd filed Critical Sumitomo Metal Mining Co Ltd
Priority to JP2001220848A priority Critical patent/JP4461651B2/ja
Priority to TW92101673A priority patent/TWI225702B/zh
Publication of JP2003037234A publication Critical patent/JP2003037234A/ja
Application granted granted Critical
Publication of JP4461651B2 publication Critical patent/JP4461651B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Electroplating Methods And Accessories (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、エッチングされた部分と、エッチングされない部分の両方にメッキを施す必要のあるリードフレームの製造方法に関する。
【0002】
【従来の技術】
半導体素子搭載用部品の一つとしてリードフレームがある。リードフレームは、主として半導体素子を搭載するダイ部と、半導体素子表面に設けられた電極部と電気的に結合するためのインナーリード部と実装後に半導体装置と回路基板との接合に供せられるアウターリード部とから構成される。
【0003】
昨今の電子機器小型化の影響はこうしたリードフレームにもおよび、リードやリード間隔が極めて狭い高密度のリードフレームが要求されるようになってきている。こうした高密度のリードフレームを得る方法としては、加工精度の問題よりエッチング法が多用されている。
【0004】
例えば、リードフレーム用素材表面に感光性レジスト層を設け、このレジスト層に所望のパターンを有するマスクを密接し、露光し、現像してエッチング用マスクを得、次いで露出した素材部分をエッチングし、その後残存するエッチングレジスト層を除去し、必要とされる部分にメッキを施してリードフレームを得る。この際に施されるメッキは良好なワイヤボンディング性等を得るべく考慮して、例えば、素材が銅の場合には、ニッケルメッキ、パラジウムメッキ、金メッキがこの順に施される。
【0005】
ところで、こうしたリードフレームの一つにBCC用リードフレームがある。このBCC用リードフレームは、例えばリードフレーム用素材に、上記したようなエッチング法で電極部とダイ部を形成するための凹部を設け、次いでこれらの凹部を含む必要部位にリードフレーム素材と溶解特性の異なるメッキ層を設けたものである。このBCC用リードフレームの使用に際しては、例えば、凹状ダイ部内に半導体素子を搭載し、半導体素子表面の電極と凹状電極の凹状内面とをワイヤボンディングし、その後樹脂封止し、次いでリードフレーム素材を溶解除去する。よって、BCC用リードフレームを用いたパッケージは、他のパッケージと比較しパッケージサイズを小さくすることが可能となる。
【0006】
このようなBCC用リードフレームで、ダイ部に凹状部と平坦部を共有する場合にはとりわけ、凹状部以外の平坦部にもメッキを施す場合がある。こうした場合、エッチング用マスクとして用いたレジスト層をそのままメッキ用マスクとして用いることができず、このレジスト層を一旦剥離した後に、再度、レジストを設けて所望のマスクを用いて露光し、現像してメッキ用マスクを得、これを用いてメッキし、その後メッキ用マスクを除去してBCC用リードフレームを得る。このため、このようなBCC用リードフレームは、他のパッケージと比較して、より割高なものとならざるを得ず、パッケージサイズにメリットがありながら広範囲に使用されがたいものとなっている。
【0007】
【発明が解決しようとする課題】
本発明はこうした問題点を解消し、より安価に凹状部と凹状部以外とにメッキエリアを有するリードフレームを得ることのできる方法の提供を目的とする。
【0008】
【課題を解決するための手段】
上記目的を達成するための本発明は、リードフレーム用素材を用いて、ホトメトリック手法により凹状部と凹状部以外とにメッキエリアを有するリードフレームを製造する方法において、以下の工程を主要工程として含むものである。
(1)リードフレーム用素材表面にレジスト層を設ける。
(2)エッチングする部分を開口するためのパターンを有する第1マスクを用いて、前記レジスト層を露光する。
(3)前記第1のマスクを取り外してメッキを施す領域を形成するための第2マスクを用いて、前記レジスト層を再度露光する。
(4)前記第2のマスクを取り外して、前記2回の露光後のレジスト層に対して、第1回目の現像をすることにより、該レジスト層のうち前記第1のマスクを用いて露光したパターンを開口してエッチングマスクを形成する
(5)前記第1回目の現像後に露出したリードフレーム用素材をエッチングして凹部形状を形成する。
(6)前記エッチング用マスクに対して、第2回目の現像を行い、該エッチング用マスクのうち前記第2のマスクを用いて露光したパターンを開口して、メッキ用マスクを形成する。
(7)前記メッキ用マスクを用いて、前記第2回目の現像に露出したリードフレーム用素材の表面の所望部位にメッキを施す。
【0009】
【発明の実施の形態】
本発明では、リードフレーム素材表面に感光性レスト層を設け、まず所望のエッチングパターンを有するマスクを用いて露光し、更にメッキパターを有するマスクを用いて露光する。この結果、エッチング部に対応するレジスト層は緩やかな現像条件で容易に開され、エッチング部に対応せずメッキ部に対応するレジスト層はより強い現像条件で開口することになる。本発明の本質はこれを利用したものである。
【0010】
具体的な露光条件や現像条件は、用いるレジスト材料により決定されるため、特に限定はしない。必要であれば、実施に先立ち条件を求めておくことが好ましい。
【0011】
むろん、使用しうるレジストとしては、感光性レジストでも、感熱性レジストでも良く、その形態もフィルム状、液状を問わない。
【0012】
【実施例】
次に実施例を用いて本発明をさらに説明する。
(実施例)
リードフレーム材として厚さ0.125mm、幅35mm、長さ150mmの銅製シートの表面にレジスト層(旭化成社製 商品名 AQ−2558)を設け、該シート表面に一辺が20mmの凹状グランド部と、凹状グランド部の両側に均等に配置された直径0.075mm、総計225個の凹状電極パッド部用開口部を有するパターンが4つ設けられた第1マスクを密接し、30mJの紫外線を照射した。
【0013】
次に第1マスクを除去し、シート表面に一辺が22mmの凹状グランド部と、凹状グランド部の両側に均等に配置された直径0.080mm、総計225個の凹状電極パッド部メッキ用開口部を有するパターンが4つ設けられた第2マスクをレジスト層表面に位置あわせして密接し、10mJの紫外線を照射した。
【0014】
次に、第2マスクを除去し、炭酸ナトリウム溶液に40秒間浸漬してレジスト層を現像し、エッチング用マスクを作製した。その後、露出している銅表面部をハーフエッチングして凹状グランド部と凹状パッド部とを作製した。
【0015】
次に、これを炭酸ナトリウム溶液に80秒間浸漬してレジスト層を再現像し、メッキ用マスクを得た。その後、このメッキ用マスクを用いて必要メッキ部に金ストライクメッキを施し、次に、その上に厚さ1μmのパラジウムメッキ層を設け、次いで厚さ6μmのニッケルメッキ層を設け、最表層として平均厚さ1μmのパラジウムメッキ層を設けた。このようにしてBCC用リードフレーム材を形成した。なお、本例ではリードフレームを作成するのに5時間が必要とされた。
【0016】
次に、このようにして得られたBCC用リードフレーム材を用いて半導体素子を実装し、BCCを500個作成した。なお、リードフレーム素材部は溶解して除去した。得られたBCCをプリント配線板に半田リフローにより搭載し、導通テストを行った。その結果、導通不良はみられなかった。
【0017】
(従来例)
リードフレーム材として厚さ0.125mm、幅35mm、長さ150mmの銅製シートの表面にレジスト層(旭化成社製 商品名 AQ−2558)を設け、該シート表面に一辺が20mmの凹状グランド部と、凹状グランド部の両側に均等に配置された直径0.075mm、総計225個の凹状電極パッド部用開口部を有するパターンが4つ設けられた第1マスクを密接し、80mJの紫外線を照射した。
【0018】
次に、第1マスクを除去し、炭酸ナトリウム溶液に40秒間浸漬してレジスト層を現像し、エッチング用マスクを作製した。その後、露出している銅表面部をハーフエッチングして凹状グランド部と凹状パッド部とを作製した。
【0019】
次に、エッチング用マスクを除去し、リードフレーム材表面にレジスト層(旭化成社製 商品名 AQ−2558)を設け、シート表面に一辺が22mmの凹状グランド部と、凹状グランド部の両側に均等に配置された直径0.080mm、総計225個の凹状電極パッド部メッキ用開口部を有するパターンが4つ設けられた第2マスクをレジスト層表面に位置あわせして密接し、80mJの紫外線を照射した。
【0020】
次に、第2マスクを除去し、炭酸ナトリウム溶液に40秒間浸漬してレジスト層を現像し、メッキマスクを作製した。その後、このメッキマスクを用いて必要メッキ部に金ストライクメッキを施し、次に、その上に厚さ1μmのパラジウムメッキ層を設け、次いで厚さ6μmのニッケルメッキ層を設け、最表層として平均厚さ1μmのパラジウムメッキ層を設けた。このようにしてBCC用リードフレーム材を形成した。なお、本例でリードフレームを得るのに8時間が必要とされた。
【0021】
次に、このようにして得られたBCC用リードフレーム材を用いて半導体素子を実装し、BCCを500個作成した。なお、リードフレーム素材部は溶解して除去した。得られたBCCをプリント配線板に半田リフローにより搭載し、導通テストを行った。その結果、導通不良はみられなかった。
【0022】
【発明の効果】
本発明では、レジスト層をエッチング用マスク及びメッキ用マスクとして共通して使用できるため、操業資材の節約ができる。また、工程も短縮可能なため、従来法より安価にリードフレームを提供することができる。

Claims (1)

  1. リードフレーム用素材を用いて、ホトメトリック手法により凹状部と凹状部以外とにメッキエリアを有するリードフレームを製造する方法において、
    (1)リードフレーム用素材表面にレジスト層を設け
    (2)エッチングする部分を開口するためのパターンを有する第1マスクを用いて、前記レジスト層を露光し、
    (3)前記第1のマスクを取り外してメッキを施す領域を形成するための第2マスクを用いて、前記レジスト層を再度露光して、
    (4)前記第2のマスクを取り外して、前記2回の露光後のレジスト層に対して、第1回目の現像をすることにより、該レジスト層のうち前記第1のマスクを用いて露光したパターンを開口して、エッチング用マスクを形成し、
    (5)前記第1回目の現像後に露出したリードフレーム用素材をエッチングして凹部形状を形成し、
    (6)前記エッチング用マスクに対して、第2回目の現像を行い、該エッチング用マスクのうち前記第2のマスクを用いて露光したパターンを開口して、メッキ用マスクを形成し、
    (7)前記メッキ用マスクを用いて、前記第2回目の現像後に露出したリードフレーム用素材の表面の所望部位にメッキを施す
    工程を主要工程として含むことを特徴とするリードフレームの製造方法。
JP2001220848A 2001-07-23 2001-07-23 リードフレームの製造方法 Expired - Lifetime JP4461651B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001220848A JP4461651B2 (ja) 2001-07-23 2001-07-23 リードフレームの製造方法
TW92101673A TWI225702B (en) 2001-07-23 2003-01-27 Method of manufacturing lead frame

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001220848A JP4461651B2 (ja) 2001-07-23 2001-07-23 リードフレームの製造方法

Publications (2)

Publication Number Publication Date
JP2003037234A JP2003037234A (ja) 2003-02-07
JP4461651B2 true JP4461651B2 (ja) 2010-05-12

Family

ID=19054609

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001220848A Expired - Lifetime JP4461651B2 (ja) 2001-07-23 2001-07-23 リードフレームの製造方法

Country Status (1)

Country Link
JP (1) JP4461651B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6366034B2 (ja) * 2014-07-15 2018-08-01 大口マテリアル株式会社 半導体装置用リードフレーム及びその製造方法
JP6524517B2 (ja) * 2015-04-27 2019-06-05 大口マテリアル株式会社 光半導体装置用リードフレーム、光半導体装置用樹脂付きリードフレーム及び光半導体装置と、光半導体装置用リードフレームの製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5113614B2 (ja) * 1972-03-21 1976-05-01
JPH06283644A (ja) * 1993-03-29 1994-10-07 Shinko Electric Ind Co Ltd 半導体装置用部品のめっき方法
JP3764587B2 (ja) * 1998-06-30 2006-04-12 富士通株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2003037234A (ja) 2003-02-07

Similar Documents

Publication Publication Date Title
JP4508064B2 (ja) 半導体装置用配線基板の製造方法
KR100614548B1 (ko) 반도체 소자 실장용 배선 기판의 제조 방법 및 반도체 장치
JPH08340002A (ja) 半導体装置の製造方法
JP2003017645A (ja) リードフレーム及びその製造方法
JP5531172B2 (ja) リードフレーム及びその製造方法
JP4461651B2 (ja) リードフレームの製造方法
TWI419289B (zh) 導線架及其製造方法
JP4852802B2 (ja) リードフレーム
JP2016021515A (ja) 半導体装置用リードフレーム及びその製造方法
JP4457532B2 (ja) リードフレームの製造方法
JP4507473B2 (ja) リードフレームの製造方法
JP4427933B2 (ja) リードフレームの製造方法
JP3513983B2 (ja) チップキャリアの製造方法
JP3029736B2 (ja) 混成集積回路装置の製造方法
JP2012146782A (ja) 半導体素子搭載用リードフレームの製造方法
CN108155170B (zh) 引线框
KR100975977B1 (ko) 다열 리드형 리드프레임 및 그 제조방법
JP2003163321A (ja) グランド用電極保有タイプbcc用リードフレームおよびその製造方法
JPH118335A (ja) 回路基板及びその製造方法とこれを用いた半導体パッケージの製造方法
JPH11345895A (ja) 半導体装置、リードフレーム、及びそれらの製造方法
JP4290259B2 (ja) バンプグリッドアレイ半導体パッケージの製造方法
JP4395986B2 (ja) Bcc用リードフレームとその製造方法並びにそれを用いて得た半導体装置
JPH09266369A (ja) プリント基板の加工方法並びにプリント基板
JP3686717B2 (ja) はんだペースト印刷用マスク
JP2024003147A (ja) 半導体装置用基板およびその製造方法、半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091005

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091127

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100126

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100208

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130226

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4461651

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130226

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140226

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term