JPH06283644A - 半導体装置用部品のめっき方法 - Google Patents

半導体装置用部品のめっき方法

Info

Publication number
JPH06283644A
JPH06283644A JP6973793A JP6973793A JPH06283644A JP H06283644 A JPH06283644 A JP H06283644A JP 6973793 A JP6973793 A JP 6973793A JP 6973793 A JP6973793 A JP 6973793A JP H06283644 A JPH06283644 A JP H06283644A
Authority
JP
Japan
Prior art keywords
plating
plated
layer
base material
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6973793A
Other languages
English (en)
Inventor
Takahiro Iijima
隆廣 飯島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP6973793A priority Critical patent/JPH06283644A/ja
Publication of JPH06283644A publication Critical patent/JPH06283644A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

(57)【要約】 【目的】 半導体装置等の製造においてめっき厚を任意
に適宜設定し、まためっき厚を均一の厚さに設けること
ができるようにする。 【構成】 基材10上にポジ型のレジスト12を塗布し
て露光、現像し、前記基材10面にめっき部Aを露出さ
せた後、基材10にめっきを施して前記めっき部Aにめ
っき層14を形成し、次に、前記基材上のレジスト12
を露光、現像して基材上で前記めっき部A以外の部位に
めっき部Bを露出させた後、基材10にめっきを施して
前記めっき部Aに対しては前記めっき層14を下地と
し、前記めっき部Bに対しては基材10を下地としてめ
っき層16a、16bを形成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はリードフレームあるいは
セラミック基板等にめっきを施す際に使用する半導体装
置用部品のめっき方法に関する。
【0002】
【従来の技術】リードフレームあるいはセラミック基板
等の半導体装置用部品の製造にあたってはインナーリー
ドのボンディング部に保護めっきを施すといっためっき
による処理技術が一般的に利用されている。めっきの利
用方法としてはこの他、導体部上に厚くめっきを施すこ
とによって導体厚を厚くしたり、導体パターンを多層に
形成した場合に層間で導体パターンを接続するビアをめ
っきによって形成するといったことがなされている。
【0003】
【発明が解決しようとする課題】ところで、リードフレ
ームあるいはセラミック基板等にめっきを施す場合、め
っき部分の広狭のパターンの相違によって形成されるめ
っき層の厚さにばらつきが生じるという問題がある。た
とえば、セラミック基板上に広幅の導体部とビアの端面
のような狭小な導体部とがあった場合、同一の処理でめ
っきを施すと広い導体部に形成されるめっき層は薄くな
り、小さな導体部ではめっき層が厚くなる。これは、導
体部の広狭によってめっき電流にばらつきが生じ、小さ
な導体部に対して電流が集中してめっきがつきやすくな
るからである。
【0004】このようなめっき層の厚さのばらつきを防
止する方法としては、めっきの際に電流が均一になるよ
うにあらかじめめっきの不要部にもめっきが成長するよ
うに導体部を設け、全体を均一のめっき厚になるように
する方法や、めっき治具を用いて電流が偏って集中しな
いようにすることがなされている。しかしながら、きわ
めて微細なパターンを形成する製品や余分のスペースが
ない製品等ではこのような方法をとることはできない
し、めっき厚を正確にはコントロールできないことか
ら、種々のパターンを形成する半導体装置製品等ではよ
り確実にめっきを施すことができる方法が求められてい
る。
【0005】本発明はこれら問題点を解消すべくなされ
たものであり、その目的とするところは半導体装置用の
パッケージのようにきわめて微細で種々のパターンを有
する製品であってもめっき層を均一厚に形成することが
でき、まためっき層の厚さを的確にコントロールして特
性的に優れた製品を得ることができる半導体装置用部品
のめっき方法を提供しようとするものである。
【0006】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、基材上にポジ型
のレジストを塗布して露光、現像し、前記基材面に第1
のめっき部を露出させた後、該基材にめっきを施して前
記第1のめっき部に第1のめっき層を形成し、次に、前
記基材上のレジストを露光、現像して前記基材面の前記
第1のめっき部以外の部位に第2のめっき部を露出させ
た後、該基材にめっきを施して前記第1のめっき部に対
しては前記第1のめっき層を下地とし、前記第2のめっ
き部に対しては基材を下地として第2のめっき層を形成
することを特徴とする。また、基材上に設ける第1のめ
っき層の厚さを、第1のめっき部と第2のめっき部で第
2のめっき層の被着性の相違によるめっき厚の差を補償
する厚さに設定することにより、前記第1のめっき部と
前記第2のめっき部でめっき層の全体厚を均一に設定す
ることを特徴とする。
【0007】
【作用】基材上にめっきを施す際に、めっき部位に応じ
てめっきを複数回重ねることによってめっき部に設ける
めっき層の厚さを任意にコントロールする。ポジ型レジ
ストを使用することによって、露光、現像して基材上に
第1のめっき部を形成した後、新たに第2のめっき部を
追加形成することができ、めっきを重ねる処理に好適に
使用できるとともに、位置決めが正確にできて精度の高
いめっきが可能になる。
【0008】
【実施例】以下、本発明の好適な実施例を添付図面に基
づいて詳細に説明する。図1は本発明に係るめっき方法
を適用して導体基材10上にめっき層を形成する方法を
示す説明図である。図では説明上、導体基材10上で広
範囲にめっきする部分Aと狭範囲でめっきする部分Bの
2か所にめっき層を形成するとして処理手順を示してい
る。図1(a) は導体基材10上に所定パターンでめっき
を施すため、レジスト12をコーティングした状態を示
す。なお、ここで使用するレジスト12はポジ型のレジ
ストである。
【0009】次に、レジスト12を露光、現像し、ま
ず、広範囲のめっき部分Aについて導体基材10を露出
させ(図1(b) )、第1回目のめっきを施してA部分に
めっき層14を形成する(図1(c) )。次に、レジスト
12に再度露光、現像処理を施し、狭範囲のめっき部分
Bについて導体基材10を露出させる(図1(d))。
【0010】次いで、A部分とB部分の両方に対し第2
回目のめっきを施し、A部分についてはめっき層14の
上層にめっき層16aを形成し、B部分については導体
基材10上にめっき層16bを形成する(図1(e))図1
(f) は導体基材10上からレジスト12を除去し、導体
基材10上にめっき層を形成した状態を示す。
【0011】本実施例のめっき方法は、導体基材10上
で広範囲のめっき部分Aと狭範囲のめっき部分Bについ
て、別々にめっきを施し、これらのめっき部分で生じる
めっき厚の差をあらかじめめっき部分Aに設けるめっき
層14によって補償して、最終的に均一の厚さにするこ
とを特徴とする。広範囲のめっき部分Aについては狭範
囲のめっき部分Bにくらべてめっきが薄くなるので、広
範囲部分についてはめっき層14をあらかじめ設けるこ
とによって、全体としてめっき層を均一にすることがで
きる。
【0012】実施例は導体基材10上でA部分とB部分
の2種類のめっき部を有する例であるが、実際の製品で
はめっき部分がいくつかの異なるパターンに分かれてい
る場合がある。この場合には、各めっき部分のめっきの
被着性に応じてパターンごとに上記のめっき操作を繰り
返し、段階に応じた補償用のめっき層を形成することに
よって最終的に均一厚さのめっき層を得ることができ
る。
【0013】実施例ではレジスト12としてポジ型のレ
ジストを使用しているから前工程で形成したパターンに
加えて新たにパターンを追加形成することができ、パタ
ーン形成が容易にできるという利点がある。すなわち、
ポジ型のレジストでは露光した部位がエッチングによっ
て除去されるから、実施例のように、まずレジスト12
でA部分を除去した後、新たにB部分を除去するといっ
た使い方が可能である。この方法によれば、本実施例の
ように段階を追ってめっき層を重ねていく方法に好適に
利用することができ、パターン形成のためにレジストを
塗布しなおすといった操作が不要であり、正確に位置出
しして露光することにより高精度で微細パターンを形成
でき、高密度パターンを有する半導体装置の製造に好適
に利用することができる。
【0014】上記実施例で示したように本発明方法によ
れば、いろいろなパターンのめっき部に対して均一な厚
さにめっき層を形成することが可能である一方、めっき
層の厚さを部分的に変えてめっきを行うことができる。
すなわち、リードフレームのダムバーのように後工程で
削除するような部位については薄くめっき層を形成する
といったことも容易に可能である。そして、ステンレス
基板上に電鋳方法でリードフレームを形成する方法に、
本方法を適用することによって適宜部位の厚さを変えた
リードフレームを簡単に得ることができる。
【0015】図2は導体パターンを多層に形成した半導
体装置で層間の接続に本発明方法を適用した例を示す。
図2(a) は導体パターン18a、18bを有する下層の
絶縁層18の表面にレジスト12を塗布し、露光現像し
た後、めっきを施して導体パターン18a上にめっき層
20を設けた状態である。
【0016】次いで、レジスト12を再度露光、現像し
て導体パターン18bを露出させ、めっきを施してめっ
き層22a、22bを設ける(図2(b) )。めっき層2
2aは先のめっきによって形成しためっき層20を下地
として形成され、めっき層22bは導体パターン18b
を下地として形成される。めっき層22aはめっき層2
2bよりも若干厚く形成される。
【0017】レジスト12を除去することによって図2
(c) に示すように下層の絶縁層18上にめっき層20、
22aとめっき層22bが残る。次いでこれらめっき層
に対し保護めっきとしてニッケルめっき24を設け(図
2(c) )、めっき層22bを埋没させるようにして上層
の絶縁層26を設ける。めっき層20、22aは絶縁層
26と同厚に延出し、層間の導体パターンを接続するた
めのビアとして機能する。
【0018】このように、本発明に係る半導体装置用部
品のめっき方法は多層に形成された導体パターンを接続
するビア形成用としても利用することができる。本発明
に係るめっき方法は上述した実施例に限らす、製品に応
じた種々の応用利用が可能である。
【0019】
【発明の効果】本発明に係る半導体装置用部品のめっき
方法によれば、上述したように、半導体装置等の製造に
おいてめっき厚のばらつきを防止して均一厚さのめっき
層を形成することができ、また任意にめっき厚を変えた
製品を容易に得ることができる。また、微細なめっきパ
ターンの形成も確実にでき、高密度なパターンを有する
半導体装置の製造等に対しても有効に利用することがで
きる等の著効を奏する。
【図面の簡単な説明】
【図1】本発明方法のめっき方法を示す説明図である。
【図2】本発明に係るめっき方法を多層の半導体装置の
製造に適用した例を示す説明図である。
【符号の説明】
10 導体基材 12 レジスト 14 めっき層 16a、16b めっき層 18 絶縁層 18a、18b 導体パターン 20 めっき層 22a、22b めっき層 24 ニッケルめっき 26 絶縁層

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 基材上にポジ型のレジストを塗布して露
    光、現像し、前記基材面に第1のめっき部を露出させた
    後、 該基材にめっきを施して前記第1のめっき部に第1のめ
    っき層を形成し、 次に、前記基材上のレジストを露光、現像して前記基材
    面の前記第1のめっき部以外の部位に第2のめっき部を
    露出させた後、 該基材にめっきを施して前記第1のめっき部に対しては
    前記第1のめっき層を下地とし、前記第2のめっき部に
    対しては基材を下地として第2のめっき層を形成するこ
    とを特徴とする半導体装置用部品のめっき方法。
  2. 【請求項2】 基材上に設ける第1のめっき層の厚さ
    を、第1のめっき部と第2のめっき部で第2のめっき層
    の被着性の相違によるめっき厚の差を補償する厚さに設
    定することにより、 前記第1のめっき部と前記第2のめっき部でめっき層の
    全体厚を均一に設定することを特徴とする請求項1記載
    の半導体装置用部品のめっき方法。
JP6973793A 1993-03-29 1993-03-29 半導体装置用部品のめっき方法 Pending JPH06283644A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6973793A JPH06283644A (ja) 1993-03-29 1993-03-29 半導体装置用部品のめっき方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6973793A JPH06283644A (ja) 1993-03-29 1993-03-29 半導体装置用部品のめっき方法

Publications (1)

Publication Number Publication Date
JPH06283644A true JPH06283644A (ja) 1994-10-07

Family

ID=13411428

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6973793A Pending JPH06283644A (ja) 1993-03-29 1993-03-29 半導体装置用部品のめっき方法

Country Status (1)

Country Link
JP (1) JPH06283644A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003037234A (ja) * 2001-07-23 2003-02-07 Sumitomo Metal Mining Co Ltd リードフレームの製造方法
JP2003037237A (ja) * 2001-07-23 2003-02-07 Sumitomo Metal Mining Co Ltd リードフレームの製造方法
JP2003051574A (ja) * 2001-08-07 2003-02-21 Sumitomo Metal Mining Co Ltd リードフレームの製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003037234A (ja) * 2001-07-23 2003-02-07 Sumitomo Metal Mining Co Ltd リードフレームの製造方法
JP2003037237A (ja) * 2001-07-23 2003-02-07 Sumitomo Metal Mining Co Ltd リードフレームの製造方法
JP2003051574A (ja) * 2001-08-07 2003-02-21 Sumitomo Metal Mining Co Ltd リードフレームの製造方法
JP4507473B2 (ja) * 2001-08-07 2010-07-21 住友金属鉱山株式会社 リードフレームの製造方法

Similar Documents

Publication Publication Date Title
US4118523A (en) Production of semiconductor devices
US5200300A (en) Methods for forming high density multi-chip carriers
JPH06283644A (ja) 半導体装置用部品のめっき方法
JPH05239682A (ja) エレクトロフォーミング方法
JPH01287968A (ja) 半導体装置の製造方法
US3496072A (en) Multilayer printed circuit board and method for manufacturing same
JPH09252087A (ja) Icのリアクタンス形成方法
JPH01292829A (ja) 半導体装置の製造方法
JPH06268355A (ja) プリント配線板およびその製造方法
JPS631759B2 (ja)
JPH1117315A (ja) 可撓性回路基板の製造法
JPH05124371A (ja) スクリーン印刷用メタルマスク、およびその製造方法
JPH04177791A (ja) プリント配線板のめっき法
JPH1117331A (ja) 可撓性回路基板の製造法
JPS6075596A (ja) 部分めつき方法
JPS5856422A (ja) パタ−ン形成法
JP2875029B2 (ja) 多層薄膜基板の製造方法
JPH04354153A (ja) リードフレームの製造方法
JPH03145188A (ja) 半田金属膜付きプリント基板及びその作成方法
JPH0495371A (ja) 電気的接続部材の製造方法
KR100642734B1 (ko) 양면 배선기판의 제조방법 및 양면 배선기판
JPH03191542A (ja) フィルムキャリアテープの製造方法
JPH10173315A (ja) プリント配線板の製造方法およびプリント配線板
JPS62117342A (ja) 多層配線構造の形成方法
JPS63296247A (ja) 配線の形成方法