KR100642734B1 - 양면 배선기판의 제조방법 및 양면 배선기판 - Google Patents

양면 배선기판의 제조방법 및 양면 배선기판 Download PDF

Info

Publication number
KR100642734B1
KR100642734B1 KR1020040116371A KR20040116371A KR100642734B1 KR 100642734 B1 KR100642734 B1 KR 100642734B1 KR 1020040116371 A KR1020040116371 A KR 1020040116371A KR 20040116371 A KR20040116371 A KR 20040116371A KR 100642734 B1 KR100642734 B1 KR 100642734B1
Authority
KR
South Korea
Prior art keywords
plating
seed
layer
layers
polyimide substrate
Prior art date
Application number
KR1020040116371A
Other languages
English (en)
Other versions
KR20060077497A (ko
Inventor
윤상인
이근우
Original Assignee
엘지마이크론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지마이크론 주식회사 filed Critical 엘지마이크론 주식회사
Priority to KR1020040116371A priority Critical patent/KR100642734B1/ko
Publication of KR20060077497A publication Critical patent/KR20060077497A/ko
Application granted granted Critical
Publication of KR100642734B1 publication Critical patent/KR100642734B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42Plated through-holes or plated via connections
    • H05K3/423Plated through-holes or plated via connections characterised by electroplating method
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/26Cleaning or polishing of the conductive pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/0154Polyimide

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

폴리이미드 기판의 양면에 형성되는 도금층의 두께를 한번의 도금공정으로 상호 다른 두께로 형성할 수 있는 양면 배선기판의 제조방법 및 양면 배선기판이 개시된다. 상기 양면 배선기판 제조방법은 한번의 도금공정으로 패턴이 형성되는 도금층과 접지용으로 사용되는 도금층을 용도에 알맞은 적절한 두께로 각각 형성할 수 있다. 그러므로, 공정이 간단하고 버려지는 재료가 없으므로 원가가 절감된다. 상기 양면 배선기판은 양면의 도금층의 두께가 용도에 맞도록 각각 다르게 형성되므로 파인 피치의 구현이 용이하고, 인덕턴스 및 노이즈를 감소시킬 수 있다.

Description

양면 배선기판의 제조방법 및 양면 배선기판 {MANUFACTURING MEHTOD OF DOUBLE-SIDES WIRING BOARD AND DOUBLE-SIDES WIRING BOARD}
도 1은 종래의 양면 배선기판의 제조방법을 보인 도.
도 2는 본 발명의 일 실시예에 따른 양면 배선기판의 제조방법을 보인 도.
도 3 및 도 4는 본 발명의 실시예들에 따른 양면의 도금층의 두께를 다르게 형성하는 방법을 보인 도.
도 5는 도 4에 도시된 음극과 양극 사이의 거리차에 따른 전류밀도를 보인 도.
* 도면의 주요 부분에 대한 부호의 설명 *
110 : 폴리이미드 기판 121,125 : 시드층
130 : 비아홀 140 : 제 1 도금층
151,155 : 제 2 도금층
본 발명은 폴리이미드 기판의 양면에 형성되는 도금층의 두께를 한번의 도금공정으로 상호 다른 두께로 형성할 수 있는 양면 배선기판의 제조방법 및 양면 배 선기판에 관한 것이다.
근래의 전자기기는 점점 소형화, 경량화 및 박형화가 되는데, 이에 따라 전자기기에 사용되는 부품의 고집적화가 요구된다. 이에 대응하기 위한 패키지로는 파인피치(Fine Pitch)의 구현이 가능한 절연체인 테이프 형태의 폴리이미드를 사용한 테이프 캐리어 패키지(Tape Carrier Package : 이하 "TCP"라 함) 등이 있다.
그리고, 최근에는 패키지의 소형화와 동시에 패키지에 설치되는 IC의 고주파화가 가속되고 있고, 이에 따라 반도체를 탑재한 주변부품의 고속화도 요구되고 있다. 이러한 요구로 인해, 배선밀도 향상과 고주파특성을 향상시킬 수 있는 양면이 배선된 양면 배선기판이 일반적으로 사용된다.
양면 배선기판을 제조하는 종래의 방법은 일본특허공개번호 2003-77958호에 개시되어 있는데, 이를 도 1을 참조하여 설명한다.
도 1의 (a)에 도시된 바와 같이, 폴리이미드 테이프(11)의 양면에 Ni-Cr합금 등의 금속층(13a,13b)을 스퍼터링으로 형성하고, 양면의 금속층(13a,13b)에 도금으로 동도금층(15a,15b)을 형성한다. 그리고, 도 1의 (b)에 도시된 바와 같이, 양면의 동도금층(15a,15a)에 레지스트필름(17a,17a)을 라미네이팅하고, 비아홀 패턴이 형성된 마스크(미도시)를 이용하여 상면의 레지스트필름(17a)을 노광한 후 현상하고, 상면의 동도금층(15a)과 상면의 금속층(13a)을 에칭하여 비아홀 패턴(19)을 형성한다. 계속하여, 도 1의 (c)에 도시된 바와 같이, 양면의 레지스트필름(17a,17b)을 제거하고, 도 1의 (d)에 도시된 바와 같이, 비아홀 패턴(19)으로 노출된 폴리이미드 테이프(11)를 제거하여 블라인드 비이홀(21)을 형성한다.
다음에, 도 1의 (e)에 도시된 바와 같이, 직접도금법으로 블라인드 비아홀(21)의 내면에 동도금층(23)을 형성하여 양면의 동도금층(15a,15b)을 전기적으로 접속한다. 그후, 도 1의 (f)에 도시된 바와 같이, 양면에 레지스트(25a,25b)를 라미네이팅하고, 도 1의 (g)에 도시된 바와 같이, 배선용 패턴이 형성된 마스크를 이용하여 레지스트(25a,25b)를 노광한 후 현상한 다음, 동도금층(15a,15b)과 금속층(13a,13b)을 에칭하면 양면배선 테이프 캐리어가 제조된다.
양면의 동도금층(15a,15b) 중 어느 하나(15a)에는 패턴이 형성되고, 다른 하나(15b)는 접지용으로 사용된다. 이때, 패턴이 형성되는 동도금층(15a)은 두께가 얇을수록 파인 피치를 형성하기가 용이하고, 접지용으로 이용되는 동도금층(15b)은 두께가 두꺼울수록 인덕턴스 감소 및 노이즈가 감소 효과가 있다.
그런데, 상기와 같은 종래의 제조방법은 동도금층(15a,15b)의 두께를 다르게 형성할 아무런 수단이 없으므로 양면의 동도금층(15a,15b)의 두께가 동일한 두께로 형성된다. 이로인해, 40㎛ 이하의 파인 피치를 구현하기가 어렵고, 인덕턴스 감소 및 노이즈 감소 효과를 충분히 얻기가 어려운 단점이 있다.
이러한 단점을 해소하기 위하여, 양면의 동도금층(15a,15b)을 모두 두껍게 형성한 후, 얇은 두께가 필요한 일면의 동도금층을 깎아서 얇게하는 방법이 있으나, 이느 공정이 복잡하고 재료가 낭비되어 원가가 상승하는 단점이 있다.
본 발명은 상기와 같은 종래 기술의 문제점을 해소하기 위하여 안출된 것으로, 본 발명의 목적은 폴리이미드 기판의 양면에 형성되는 도금층을 한번의 공정으 로 그의 용도에 알맞은 두께로 각각 형성하므로 원가를 절감할 수 있는 양면 배선기판의 제조방법을 제공함에 있다.
또한, 본 발명의 목적은 파인 피치의 구현이 용이하고, 인덕턴스 및 노이즈를 감소시킬 수 있는 양면 배선기판을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 양면 배선기판의 제조방법은 테이프 형태의 폴리이미드(Polyimide) 기판의 양면에 시드층(Seed Layer)을 형성하는 단계; 상기 폴리이미드 기판의 양면에 형성된 상기 시드층 중, 어느 하나의 상기 시드층과 상기 폴리이미드 기판만을 가공하여 비아홀(Via Hole)을 형성하는 단계; 상기 비아홀을 이루는 상기 폴리이미드 기판의 면과 다른 하나의 상기 시드층의 면에 제 1 도금층을 형성하여 어느 하나의 상기 시드층과 다른 하나의 상기 시드층을 전기적으로 접속하는 단계; 도금액이 저장된 도금조 속을 통과시키는 전해 도금법으로 상기 시드층의 표면에 제 2 도금층을 형성하되, 어느 하나의 상기 시드층에 형성되는 상기 제 2 도금층의 두께와 다른 하나의 상기 시드층에 형성되는 상기 제 2 도금층의 두께를 각각 다르게 설정된 두께로 형성하는 단계; 상기 폴리이미드 기판이 노출되도록 상기 제 2 도금층에서부터 상기 시드층까지 가공하여 배선 패턴을 형성하는 단계를 수행한다.
또한, 상기 목적을 달성하기 위한 본 발명에 따른 양면 배선기판은 테이프 형태의 폴리이미드(Polyimide) 기판; 상기 폴리이미드 기판의 양면에 형성된 시드층(Seed Layer); 상기 시드층 중 어느 하나의 시드층과 상기 폴리이미드 기판에 형 성되어 상기 시드층을 상호 전기적으로 접속시키는 제 1 도금층; 상호 다른 두께로 상기 시드층에 각각 형성된 제 2 도금층; 상기 폴리이미드 기판이 노출되는 형태로 상기 제 2 도금층에서부터 상기 시드층까지 형성된 배선 패턴을 구비한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 일 실시예에 따른 양면 배선기판의 제조방법 및 양면 배선기판을 상세하게 설명한다.
도 2는 본 발명의 일 실시예에 따른 양면 배선기판의 제조방법을 보인 도이다.
도시된 바와 같이, 단계(S10)에서는 20∼200㎛ 두께의 테이프 형태의 폴리이미드(Polyimide) 기판(110)의 양면에 시드층(121,125)을 각각 형성한다. 시드층(121,125)은 Ni, Pd, Cr 또는 Cu 중의 어느 하나 또는 이들의 혼합물을 무전해 도금법 또는 스퍼터링으로 형성한다.
단계(S20)에서는 폴리이미드 기판(110)의 양면에 형성된 시드층(121,125) 중, 어느 하나의 시드층(121)과 폴리이미드 기판(110)만을 가공하여 비아홀(Via Hole)(130)을 형성한다. 즉, 어느 하나의 시드층(121)의 일부를 가공한 후, 그 바로 하측에 위치하는 폴리이미드 기판(110)의 부위만을 가공하여 비아홀(130)을 형성한다. 비아홀(130)은 CO2레이저 또는 YAG레이저 등의 가공법으로 가공된다.
단계(S30)에서는 비아홀(130)을 이루는 폴리이미드 기판(110)의 면과 다른 하나의 시드층(125)의 면에 무전해 도금법으로 Cu로 제 1 도금층(140)을 형성하여, 어느 하나의 시드층(121)과 다른 하나의 시드층(125)을 전기적으로 접속한다. 이 때, 제 1 도금층(140)은 도금 방법에 어느 하나의 시드층(121) 및 다른 하나의 시드층(125)에 모두 형성될 수 도 있다.
단계(S40)에서는 전해 도금법으로 시드층(121,125)의 표면에 Cu로 제 2 도금층(151,155)을 형성한다. 이때, 시드층(121,125)에 각각 형성된 어느 하나의 제 2 도금층(151)과 다른 하나의 제 2 도금층(155)은 그 두께가 각각 설정된 두께로 형성된다. 즉, 패턴이 형성되는 어느 하나의 제 2 도금층(151)은 40㎛ 이하의 파인 피치(Fine Pitch)를 용이하게 구현하기 위하여 얇은 두께로 형성하고, 접지용으로 사용되는 다른 하나의 제 2 도금층(155)은 인덕턴스 감소 및 노이즈 감소를 위하여 두꺼운 두께로 형성한다.
양면의 제 2 도금층(151,155)을 다른 두께로 형성하는 방법을 도 2 내지 도 4를 참조하여 설명한다. 도 3 및 도 4는 본 발명의 실시예들에 따른 양면의 도금층의 두께를 다르게 형성하는 방법을 보인 도이다.
도 3에 도시된 바와 같이, 도금액이 저장된 도금조(50) 속을 제 1 도금층(140)을 포함하는 테이프 형태의 폴리이미드 기판(110)을 통과시킨다. 폴리이미드 기판(110)의 시드층(121,125)에 도금을 하려고 하므로, 폴리이미드 기판(110)이 음극이 된다. 그리고, 도금조(50)에 설치되어 도금액의 전해에 의하여 부식되는 금속편(60)이 양극이 된다.
이때, 양극인 금속편(60)은 음극인 폴리이미드 기판(110)에 형성된 어느 하나의 시드층(121) 및 다른 하나의 시드층(125)과 대향되게 설치된다. 그런데, 롤러(70)에 지지되어 도금조(50)를 통과하는 폴리이미드 기판(110)에 형성된 어느 하나 의 시드층(121)과 대향하는 금속편(61a,61b)의 존재 횟수 및 다른 하나의 시드층(125)과 대향하는 금속편(63a,63b,63c,63d)의 존재 횟수에 따라서 어느 하나의 시드층(121)에 형성되는 제 2 도금층(151)의 두께 및 다른 하나의 시드층(125)에 형성되는 제 2 도금층(155)의 두께는 다르게 형성된다. 즉, 모든 조건이 동일하다는 전제하에, 어느 하나의 시드층(121)과 대향하는 금속편(61a,61b)의 존재 횟수가 2번이고 다른 하나의 시드층(125)과 대향하는 금속편(63a,63b,63c,63d)의 존재 횟수가 4번이면, 어느 하나의 시드층(121)에 형성되는 제 2 도금층(151)의 두께 보다 다른 하나의 시드층(125)에 형성되는 제 2 도금층(155)의 두께가 더 두껍게 형성된다.
제 2 도금층(151,155)의 두께는 도금액의 종류, 전류의 세기, 금속의 원자가 등을 조절하면 각각 원하는 두께로 형성할 수 있다. 예를 들면, 도금액이 Acid sulfate일 경우의 도금율은 97∼100%이고, Cyanide일 경우의 도금율은 30∼95%이며, Rotchekke-Cyanide일 경우의 도금율은 40∼90%이다. 그리고, 금속편(60)이 Cu이고 전류밀도가 1A/d㎡일 때, Cu의 원자가가 1가 이면 0.442㎛/min의 두께로 도금되고, Cu의 원자가가 2가 이면 0.221㎛/min의 두께로 도금된다. 이러한 여러 인자 들을 조절하여 제 2 도금층(151,155)의 두께를 각각 설정된 다른 두께로 형성하면 된다.
그리고, 도 3에 도시된 바와 같이 어느 하나의 시드층(121) 및 다른 하나의 시드층(125)에 형성되는 제 2 도금층(151,155)의 두께는 시드층(121,125)과 각각 대향하는 금속편(60)의 대향면적으로도 조절할 수 있다. 이는, 전술한 시드층(121,125)과 대향하는 금속편(60)의 존재 횟수를 조절하는 것과 동일하다.
또한, 도 4에 도시된 바와 같이, 어느 하나의 시드층(121) 및 다른 하나의 시드층(125)에 형성되는 제 2 도금층(151,155)의 두께는 시드층(121,125)과 금속편(65,67)의 거리로도 조절할 수 있다. 즉, 모든 조건이 동일하다는 전제하에, 어느 하나의 시드층(121)과 금속편(65)의 대향 거리가 가깝고 다른 하나의 시드층(125)과 금속편(67)의 대향 거리가 멀면 어느 하나의 시드층(121)에 형성되는 제 2 도금층(151)의 두께 보다 다른 하나의 시드층(125)에 형성되는 제 2 도금층(155)의 두께가 더 두껍게 형성된다.
동일한 조건하에 양극인 금속편(60)과 음극인 폴리이미드 기판(110) 사이의 거리 변화에 따른 전류밀도의 변화는, 도 5에 도시된 바와 같다. 상세히 설명하면, 동일한 조건하에 전류를 1A(ampere), 2A 및 3A의 세기로 양극과 음극에 인가하고, 그에 따른 전류밀도를 각각 측정하였을 때, 양극과 음극 사이의 거리가 멀어짐에 따라 전류밀도는 점점 증가하였다. 전류밀도가 높으면 도금액이 많이 전해되므로 양극과 멀리 떨어진 음극일수록 두꺼운 도금층이 형성된다.
이 경우에도 제 2 도금층(151,155)의 두께는 도금액의 종류, 전류의 세기, 금속의 원자가 등을 조절하면 각각 원하는 두께로 형성할 수 있다.
다음에는, 폴리이미드 기판(110)이 노출되도록 제 2 도금층에서(151,155)부터 시드층(121,125)까지 가공하여 배선 패턴을 형성하면, 양면 배선기판이 제조된다. 상세히 설명하면, 단계(S50)에서는 상호 다른 두께로 형성된 제 2 도금층(151,155)에 포토레지스트(161,165)를 도포하고 배선 패턴이 형성된 마스크(마스크)를 이용하여 포토레지스트(161,165)를 노광한 후 현상하여 포토레지스트(161,165)에 패터닝한다. 그리고, 단계(S60)에서는 포토레지스트(161,165)의 패터닝에 의하여 외부로 노출된 제 2 도금층(151,155)의 부위와 그 직하방에 위치된 시드층(121,125)을 에칭하여 폴리이미드 기판(110)을 외부로 노출시킨다. 그러면, 양면 배선기판이 제조되는 것이다.
이상에서 설명한 바와 같이, 본 발명에 따른 양면 배선기판 제조방법은 한번의 도금공정으로 패턴이 형성되는 도금층과 접지용으로 사용되는 도금층을 용도에 알맞은 적절한 두께로 각각 형성할 수 있다. 그러므로, 공정이 간단하고 버려지는 재료가 없으므로 원가가 절감된다.
또한, 본 발명에 따른 양면 배선기판은 양면의 도금층의 두께가 용도에 맞도록 각각 다르게 형성되므로 파인 피치의 구현이 용이하고, 인덕턴스 및 노이즈를 감소시킬 수 있다.
이상에서는, 본 발명의 일 실시예에 따라 본 발명을 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 변경 및 변형한 것도 본 발명에 속함은 당연하다.

Claims (5)

  1. 테이프 형태의 폴리이미드(Polyimide) 기판의 양면에 시드층(Seed Layer)을 형성하는 단계;
    상기 폴리이미드 기판의 양면에 형성된 상기 시드층 중, 어느 하나의 상기 시드층과 상기 폴리이미드 기판만을 가공하여 비아홀(Via Hole)을 형성하는 단계;
    상기 비아홀을 이루는 상기 폴리이미드 기판의 면과 다른 하나의 상기 시드층의 면에 제 1 도금층을 형성하여 어느 하나의 상기 시드층과 다른 하나의 상기 시드층을 전기적으로 접속하는 단계;
    도금액이 저장된 도금조 속을 통과시키는 전해 도금법으로 상기 시드층의 표면에 제 2 도금층을 형성하되, 어느 하나의 상기 시드층에 형성되는 상기 제 2 도금층의 두께와 다른 하나의 상기 시드층에 형성되는 상기 제 2 도금층의 두께를 각각 다르게 설정된 두께로 형성하는 단계;
    상기 폴리이미드 기판이 노출되도록 상기 제 2 도금층에서부터 상기 시드층까지 가공하여 배선 패턴을 형성하는 단계를 수행하는 것을 특징으로 하는 양면 배선기판의 제조방법.
  2. 제 1 항에 있어서,
    상기 제 2 도금층의 두께를 각각 다르게 설정된 두께로 형성하는 단계는,
    상기 제 1 도금층을 포함한 상기 폴리이미드 기판과 상기 도금조의 내부에 설치되어 상기 도금조를 통과하는 상기 폴리이미드 기판에 형성된 어느 하나의 상기 시드층 및 다른 하나의 상기 시드층과 각각 대향하는 금속편을 다른 극성으로 유지하고,
    각각의 상기 제 2 도금층은 각각의 상기 시드층과 각각 대향하는 상기 금속편의 존재 횟수에 의하여 각각 설정된 두께로 형성되는 것을 특징으로 하는 양면 배선기판의 제조방법.
  3. 제 1 항에 있어서,
    상기 제 2 도금층의 두께를 각각 다르게 설정된 두께로 형성하는 단계는,
    상기 제 1 도금층을 포함한 상기 폴리이미드 기판과 상기 도금조의 내부에 설치되어 상기 도금조를 통과하는 상기 폴리이미드 기판에 형성된 어느 하나의 상기 시드층 및 다른 하나의 상기 시드층과 각각 대향하는 금속편을 다른 극성으로 유지하고,
    각각의 상기 제 2 도금층은 각각의 상기 시드층과 각각 대향하는 상기 금속편의 대향면적에 의하여 각각 설정된 두께로 형성되는 것을 특징으로 하는 양면 배선기판의 제조방법.
  4. 제 1 항에 있어서,
    상기 제 2 도금층의 두께를 각각 다르게 설정된 두께로 형성하는 단계는,
    상기 제 1 도금층을 포함한 상기 폴리이미드 기판과 상기 도금조의 내부에 설치되어 상기 도금조를 통과하는 상기 폴리이미드 기판에 형성된 어느 하나의 상기 시드층 및 다른 하나의 상기 시드층과 각각 대향하는 금속편을 다른 극성으로 유지하고,
    각각의 상기 제 2 도금층은 각각의 상기 시드층과 각각 대향하는 상기 금속편의 대향 거리에 의하여 각각 설정된 두께로 형성되는 것을 특징으로 하는 양면 배선기판의 제조방법.
  5. 테이프 형태의 폴리이미드(Polyimide) 기판;
    상기 폴리이미드 기판의 양면에 형성된 시드층(Seed Layer);
    상기 시드층 중 어느 하나의 시드층과 상기 폴리이미드 기판에 형성되어 상기 시드층을 상호 전기적으로 접속시키는 제 1 도금층;
    상호 다른 두께로 상기 시드층에 각각 형성된 제 2 도금층;
    상기 폴리이미드 기판이 노출되는 형태로 상기 제 2 도금층에서부터 상기 시드층까지 형성된 배선 패턴을 구비하는 것을 특징으로 하는 양면 배선기판.
KR1020040116371A 2004-12-30 2004-12-30 양면 배선기판의 제조방법 및 양면 배선기판 KR100642734B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040116371A KR100642734B1 (ko) 2004-12-30 2004-12-30 양면 배선기판의 제조방법 및 양면 배선기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040116371A KR100642734B1 (ko) 2004-12-30 2004-12-30 양면 배선기판의 제조방법 및 양면 배선기판

Publications (2)

Publication Number Publication Date
KR20060077497A KR20060077497A (ko) 2006-07-05
KR100642734B1 true KR100642734B1 (ko) 2006-11-10

Family

ID=37169572

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040116371A KR100642734B1 (ko) 2004-12-30 2004-12-30 양면 배선기판의 제조방법 및 양면 배선기판

Country Status (1)

Country Link
KR (1) KR100642734B1 (ko)

Also Published As

Publication number Publication date
KR20060077497A (ko) 2006-07-05

Similar Documents

Publication Publication Date Title
US7454832B2 (en) Method of forming metal plate pattern and circuit board
US20060070769A1 (en) Printed circuit board and method of fabricating same
US5985521A (en) Method for forming electrically conductive layers on chip carrier substrates having through holes or via holes
US7005241B2 (en) Process for making circuit board or lead frame
US20050124091A1 (en) Process for making circuit board or lead frame
KR19980064450A (ko) 전자 회로에 금속제 스탠드-오프를 형성하는 공정
WO2010140725A1 (ko) 박막 금속 전도선의 형성 방법
JP4730222B2 (ja) 配線基板の製造方法
KR20090121662A (ko) 박막 금속 전도선의 형성 방법
KR100642734B1 (ko) 양면 배선기판의 제조방법 및 양면 배선기판
KR100677938B1 (ko) 양면 배선기판의 제조방법 및 양면 배선기판
KR100351923B1 (ko) 인쇄회로기판 제조방법
EP0949855B1 (en) Process for producing a multilayer circuit board having an electroplated blind hole
KR20020026849A (ko) 범프가 부착된 배선회로 기판 및 그 제조방법
JP2001015888A (ja) 配線基板集合体の製造方法
JPH06268355A (ja) プリント配線板およびその製造方法
JPH08107263A (ja) プリント配線板の製造方法
KR100576652B1 (ko) 양면 배선기판의 제조방법
JPH03245593A (ja) プリント配線板の製造方法
CN113811103B (zh) 一种印制线路板及其制作方法
JPH06112628A (ja) 配線パターンを有する回路基板の製造方法
JP3187630B2 (ja) 電鋳法
KR20030042873A (ko) 순수금속의 레지스트 도금을 이용한 인쇄회로기판의회로형성방법
JP2002171066A (ja) 多層配線基板の製造方法
KR100843367B1 (ko) 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120905

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130905

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150904

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160905

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170905

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180910

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190916

Year of fee payment: 14