KR20020026849A - 범프가 부착된 배선회로 기판 및 그 제조방법 - Google Patents

범프가 부착된 배선회로 기판 및 그 제조방법 Download PDF

Info

Publication number
KR20020026849A
KR20020026849A KR1020010060759A KR20010060759A KR20020026849A KR 20020026849 A KR20020026849 A KR 20020026849A KR 1020010060759 A KR1020010060759 A KR 1020010060759A KR 20010060759 A KR20010060759 A KR 20010060759A KR 20020026849 A KR20020026849 A KR 20020026849A
Authority
KR
South Korea
Prior art keywords
wiring circuit
forming
bump
metal foil
bumps
Prior art date
Application number
KR1020010060759A
Other languages
English (en)
Other versions
KR100794544B1 (ko
Inventor
가네다유따까
Original Assignee
구리다 히데유키
소니 케미카루 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구리다 히데유키, 소니 케미카루 가부시키가이샤 filed Critical 구리다 히데유키
Publication of KR20020026849A publication Critical patent/KR20020026849A/ko
Application granted granted Critical
Publication of KR100794544B1 publication Critical patent/KR100794544B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0367Metallic bump or raised conductor not used as solder bump
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09563Metal filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03Metal processing
    • H05K2203/0369Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14Related to the order of processing steps
    • H05K2203/1476Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126Assembling bases
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147Assembling terminal to base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147Assembling terminal to base
    • Y10T29/49149Assembling terminal to base by metal fusion bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(과제) 안정된 범프 접속이 가능하고 또한 도금의 전처리 (前處理) 와 같은 번잡한 조작이 불필요한 범프가 부착된 배선회로 기판을 제조한다.
(해결수단) 배선회로 (1) 의 두께 (t1) 와 배선회로 (1) 에 형성할 범프 (2) 의 높이 (t2) 를 합산한 두께 (t1+t2) 를 가지며 표면 조도 (粗度) 가 0.2 내지 20㎛ 인 금속박 (3) 의 범프 형성면 (3a) 에 범프 형성용 에칭마스크 (7) 를 형성하고, 범프 형성용 에칭마스크 (7) 측에서부터 금속박 (3) 을 소정의 범프 높이 (t2) 에 해당하는 깊이까지 하프 에칭함으로써 선단면의 표면 조도가 0.2 내지 20㎛ 인 범프 (2) 를 형성한다.

Description

범프가 부착된 배선회로 기판 및 그 제조방법{WIRING CIRCUIT BOARD HAVING BUMPS AND METHOD OF PRODUCING SAME}
본 발명은 높이가 일정한 범프를 갖는 범프가 부착된 배선회로 기판 및 그 제조방법에 관한 것이다.
반도체소자나 액정표시소자 등의 전자부품소자와 배선회로 기판을 접속하는 경우 또는 다층 배선 기판의 층간을 접속하는 경우, 미소 범프 (예컨대, 범프직경 50㎛, 범프높이 30㎛) 에 의한 접속이 널리 이루어지고 있다.
이러한 크기의 범프 형성의 대표적인 방법을 도 5 에 나타낸다.
즉, 먼저 도 5a 에 나타낸 바와 같이 폴리이미드필름 (51) 에 동박 (52) 이 접합된 이층 플렉시블기판 (53) 을 준비하고, 동박 (52) 을 포토리소그래프법으로 패터닝하여 배선회로 (54) 를 형성한다 (도 5b).
이어서, 배선회로 (54) 에 통상적인 방법에 따라 커버코트층 (55) 을 형성한다 (도 5c). 예컨대, 배선회로 (54) 에 폴리아믹산층을 형성하며, 포토리소그래프법으로 패터닝하고 이미드화시킴으로써 커버코트층 (55) 을 형성할 수 있다. 또는 레지스트잉크를 인쇄해도 된다.
계속해서, 배선회로 (54) 에 대응한 폴리이미드필름 (51) 영역에 레이저광을 조사하여 범프용 홀 (56) 을 형성하고 (도 5d), 그리고 필요에 따라 보호필름 (도시 생략) 으로 커버코트층 (55) 을 피복한 후, 전해 도금법으로 범프용 홀 (56) 의 바닥부로 노출된 배선회로 (54) 상에 금속범프 (57) 를 성장시킴으로써 미소 범프를 형성한다 (도 5e).
그러나, 레이저광 조사에 의해 범프용 홀 (56) 을 개구한 경우, 범프용 홀(56) 의 바닥부에 부착된 스미어량의 편차에 따라 개구 면적이 불규칙해져, 그 결과 금속범프 (57) 의 높이에도 큰 편차가 생긴다는 문제가 있다. 그래서, 안정된 범프접속이 어려워진다. 특히, 반도체소자를 초음파 접속으로 일괄적으로 배선회로에 접속하는 것이 어려워진다. 또한, 배선회로 (54) 와 그 위에 형성되는 금속범프 (57) 사이의 밀착 강도를 개선하기 위해서 도금의 전처리가 필수적이다.
본 발명은 이상과 같은 종래 기술의 문제를 해결하고자 한 것으로, 안정된 범프 접속이 가능하고 또한 도금의 전처리와 같은 번잡한 조작이 불필요한 범프가 부착된 배선회로 기판의 제조방법을 제공하는 것을 목적으로 한다.
도 1 은 본 발명의 범프가 부착된 배선회로 기판의 제조방법의 공정 설명도.
도 2 는 본 발명의 범프가 부착된 배선회로 기판의 제조방법의 공정 설명도.
도 3 은 본 발명의 범프가 부착된 배선회로 기판의 일례의 단면도.
도 4 는 범프 형성방법의 공정 설명도.
도 5 는 종래의 범프가 부착된 배선회로 기판의 제조방법의 공정 설명도.
* 도면의 주요 부분에 대한 부호 설명 *
1 : 배선회로2 : 범프
3 : 금속박4 : 보호필름
5 : 배선회로 형성용 에칭마스크6 : 커버코트층
7 : 범프 형성용 에칭마스크8 : 폴리이미드 전구체층
9 : 절연층10 : 금속박막층
11 : 접속구
본 발명자들은, 금속범프의 높이에 해당하는 두께와 배선회로층의 층두께를 합산한 두께를 가지며 또한 표면 조도가 0.2 내지 20㎛ 인 금속박을 금속범프의 두께에 해당하는 깊이까지 하프 에칭함으로써, 도금의 전처리와 같은 번잡한 조작을 하지 않고 균일한 높이의 범프로, 선단면의 표면 조도가 0.2 내지 20㎛ 인 범프를 제작할 수 있고 안정된 범프 접속을 실현할 수 있음을 발견하여 본 발명을 완성시키는 데에 이르렀다.
즉, 본 발명은 배선회로 일면에 커버코트층이 형성되어 있으며 다른 면에는 절연층이 형성되어 있고, 배선회로와 도통되어 있는 범프가 이 절연층으로부터 돌출되도록 형성되어 있는 범프가 부착된 배선회로 기판에 있어서, 하나의 금속박으로 배선회로와 범프가 일체적으로 형성되고 또한 범프의 선단 표면의 표면 조도가0.2 내지 20㎛ 인 것을 특징으로 하는 범프가 부착된 배선회로 기판을 제공한다.
이 범프가 부착된 배선회로 기판에서는, 절연층과 금속박 사이의 접착력을 향상시키기 위해서, 배선회로의 범프 형성면과 절연층 사이에 금속박과 다른 금속으로 이루어진 금속박막층을 형성하는 것이 바람직하다. 특히, 절연층이 폴리이미드 전구체층을 이미드화시킨 폴리이미드막인 경우에는, 금속박막층이 금속박보다 폴리이미드 전구체층에 대하여 높은 접착력을 갖는 것이 바람직하다. 그럼으로써, 폴리이미드 전구체층 (및 그 이미드화막) 과의 밀착성을 향상시킬 수 있다. 이러한 금속박과 금속박막의 조합으로는 금속박이 동박이고, 금속박막이 Ni, Zn, Sn 또는 Ni-Co 합금 등의 박막인 조합을 바람직하게 들 수 있다.
또, 커버코트층에는 커버코트측에서 배선회로로 액세스가 가능하게 하기 위한 접속구를 형성하는 것이 바람직하다.
또한, 본 발명은 배선회로 상에 선단 표면의 표면 조도가 0.2 내지 20㎛ 인 범프가 형성된 범프가 부착된 배선회로 기판의 제조방법에 있어서,
(a) 배선회로의 두께와 배선회로에 형성할 범프의 높이를 합산한 두께를 가지며 표면 조도가 0.2 내지 20㎛ 인 금속박의 범프 형성면에 보호필름을 적층하고, 금속박의 배선회로 형성면에 배선회로 형성용 에칭마스크를 형성하는 공정,
(b) 배선회로 형성용 에칭마스크측으로부터 금속박을 하프 에칭하여 소정 두께의 배선회로를 형성하는 공정,
(c) 배선회로 형성용 에칭마스크를 제거한 후에 배선회로에 커버코트층을 형성하는 공정,
(d) 금속박의 범프 형성면에 형성된 보호필름을 제거한 후에 범프 형성면에 범프 형성용 에칭마스크를 형성하는 공정,
(e) 범프 형성용 에칭마스크측으로부터 금속박을 하프 에칭하여 소정 높이의 범프를 형성하는 공정,
(f) 범프 형성용 에칭마스크를 제거한 후에 범프를 메우도록 폴리이미드 전구체층을 형성하는 공정 및,
(g) 폴리이미드 전구체층을 에칭하고 이미드화시켜 소정 두께의 절연층을 형성하는 공정을 포함하여 이루어진 것을 특징으로 하는 제조방법을 제공한다. 이 제조방법에서는 범프 형성 전에 배선회로가 형성된다.
이 제조방법에서는 공정 (f) 에서 범프 형성용 에칭마스크를 제거한 후에, 금속박과 다른 금속 (특히, 금속박보다 폴리이미드 전구체층에 높은 밀착성을 갖는 금속) 으로 이루어진 금속박막층을 형성하고, 그 금속박막층 상에 범프를 메우도록 폴리이미드 전구체층을 형성하는 것이 바람직하다. 그럼으로써, 폴리이미드 전구체층 (및 그 이미드화막) 과의 밀착성을 향상시킬 수 있다.
또한, 본 발명은 배선회로 상에 선단 표면의 표면 조도가 0.2 내지 20㎛ 인 범프가 형성된 범프가 부착된 배선회로 기판의 제조방법에 있어서,
(aa) 배선회로의 두께와 배선회로에 형성할 범프의 높이를 합산한 두께를 가지며 표면 조도가 0.2 내지 20㎛ 인 금속박의 배선회로 형성면에 보호필름을 적층하고, 금속박의 범프 형성면에 범프 형성용 에칭마스크를 형성하는 공정,
(bb) 범프 형성용 에칭마스크측으로부터 금속박을 하프 에칭하여 소정 높이의 범프를 형성하는 공정,
(cc) 범프 형성용 에칭마스크를 제거한 후에 범프를 메우도록 폴리이미드 전구체층을 형성하는 공정,
(dd) 폴리이미드 전구체층을 에칭하고 이미드화시켜 소정 두께의 절연층을 형성하는 공정,
(ee) 금속박의 배선회로 형성면에 형성된 보호필름을 제거한 후에 배선회로 형성면에 배선회로 형성용 에칭마스크를 형성하는 공정,
(ff) 배선회로 형성용 에칭마스크측으로부터 금속박을 하프 에칭하여 소정 두께의 배선회로를 형성하는 공정 및,
(gg) 배선회로 형성용 에칭마스크를 제거한 후에 배선회로에 커버코트층을 형성하는 공정을 포함하여 이루어진 것을 특징으로 하는 제조방법을 제공한다. 이 제조방법에서는 배선회로 형성 전에 범프가 형성된다.
이 제조방법에서는 공정 (cc) 에서 범프 형성용 에칭마스크를 제거한 후에 금속박과 다른 금속 (특히, 금속박보다 폴리이미드 전구체층에 높은 밀착성을 갖는 금속) 으로 이루어진 금속박막층을 형성하고, 이 금속박막층 상에 범프를 메우도록 폴리이미드 전구체층을 형성하는 것이 바람직하다. 그럼으로써, 폴리이미드 전구체층 (및 그 이미드화막) 과의 밀착성을 향상시킬 수 있다.
또한, 본 발명은 배선회로의 두께와 배선회로에 형성할 범프의 높이를 합산한 두께를 가지며 표면 조도가 0.2 내지 20㎛ 인 금속박의 범프 형성면에 범프 형성용 에칭마스크를 형성하고, 범프 형성용 에칭마스크측으로부터 금속박을 소정 범프의 높이에 해당하는 깊이까지 하프 에칭함으로써 선단면의 표면 조도가 0.2 내지 20㎛ 인 범프를 형성하는 것을 특징으로 하는 범프 형성방법을 제공한다.
발명의 실시형태
본 발명의 범프가 부착된 배선회로 기판에 대하여, 그 제조예에 따라 도면을 참조하면서 공정마다 상세하게 설명한다.
먼저, 배선회로 상에 범프가 형성된 범프가 부착된 배선회로 기판의 제조방법으로, 범프 형성 전에 배선회로가 형성되는 제조방법 (공정 (a) ∼ (g)) 에 대하여 도 1 을 참조하면서 공정마다 설명한다.
공정 (a)
먼저, 배선회로 (1 ; 도면 중 점선 참조) 의 두께 (t1) 와 배선회로 (1) 에 형성할 범프 (2 ; 도면 중 점선 참조) 의 높이 (t2) 를 합산한 두께를 갖는 금속박 (3) 의 범프 형성면 (3a) 에 보호필름 (4) 을 적층하고, 금속박 (3) 의 배선회로 형성면 (3b) 에 배선회로 형성용 에칭마스크 (5) 를 형성한다 (도 1a).
여기에서, 금속박 (3) 으로는 그 범프 형성면 (3a) 의 표면 조도가 0.2 ∼ 20 ㎛, 바람직하게는 2 ∼ 18 ㎛ 인 것을 사용한다. 이와 같은 표면 조도의 금속박 (3) 을 사용함으로써 범프 (2) 선단면의 표면 조도를 0.2 ∼ 20 ㎛, 바람직하게는 2 ∼ 18 ㎛ 로 할 수 있다. 이와 같은 표면 조도의 범프 (2) 는 그 선단면 (접속면) 에 많은 미세한 요철이 형성되어 있어, 접착제를 사용하여 다른 전자부품 (피접속체) 에 접속할 때에 볼록부 (돌기) 의 선단에서 접착제를 배제할 수 있고 또한 복수의 볼록부가 피접속체에 접촉되므로 신뢰성이 높은 접속이 가능해진다.
표면 조도의 측정은 시판되는 표면 조도계를 이용하여 실행할 수 있다.
배선회로 (1) 의 두께 (t1) 및 범프 (2) 의 높이 (t2) 에 대해서는 배선회로 기판의 사용 목적에 따라 가장 바람직한 수치를 선택한다. 예컨대, 배선회로 기판을 반도체소자의 탑재 기판으로서 사용할 경우에는, 배선회로 (1) 의 두께 (t1) 를 20 ㎛ 로 하고 범프 (2) 의 높이 (t2) 를 30 ㎛ 로 하여 범프 (2) 의 지름을 50 ㎛ 에 설정할 수 있다.
또한, 금속박 (3) 의 재질로서는 배선회로 기판의 도체층에 사용되고 있는 재료를 사용할 수 있고, 바람직하게는 동박을 들 수 있다.
배선회로 형성용 에칭마스크 (5) 는 금속박 (3) 의 배선회로 형성면 (3b) 에 레지스트 잉크의 스크린인쇄로 형성할 수 있다. 또는 감광성 수지층이나 드라이 필름을 형성하고 통상적인 방법으로 노광·현상하여 패터닝함으로써 형성할 수도 있다.
공정 (b)
이어서, 배선회로 형성용 에칭마스크 (5) 측으로부터 금속박 (3) 을 하프 에칭하여 소정 두께 (t1) 의 배선회로 (1) 를 형성한다 (도 1b).
하프 에칭조건 (온도, 에칭액 조성 등) 은 금속박 (3) 재료나 에칭할 두께 등에 따라 적당히 선택할 수 있다.
공정 (c)
이어서, 배선회로 형성용 에칭마스크 (5) 를 통상적인 방법으로 제거한 후에배선회로 (1) 에 커버코트층 (6) 을 형성한다 (도 1c).
커버코트층 (6) 은 커버코트층용 도료를 스크린 인쇄법으로 형성할 수 있다. 또는 감광성 수지층이나 드라이 필름을 형성하고 통상적인 방법으로 노광·현상하여 패터닝함으로써 형성할 수도 있다. 또, 폴리아믹산 등의 폴리이미드 전구체로 이루어진 층을 통상적인 방법으로 형성하며 패터닝하고 이미드화시킴으로써 형성할 수도 있다.
공정 (d)
금속박 (3) 의 범프 형성면 (3a) 에 형성된 보호필름 (4) 을 통상적인 방법으로 제거한 후, 범프 형성면 (3a) 에 범프 형성용 에칭마스크 (7) 를 형성한다 (도 1d).
범프 형성용 에칭마스크 (7) 는 금속박 (3) 의 범프 형성면 (3a) 에 레지스트잉크의 스크린 인쇄로 형성할 수 있다. 또는 감광성 수지층이나 드라이필름을 형성하고 통상적인 방법으로 노광·현상하여 패터닝함으로써 형성할 수도 있다.
공정 (e)
범프 형성용 에칭마스크 (7) 측으로부터 금속박 (3) 을 하프 에칭하여 소정 높이 (t2) 의 범프 (2) 를 형성한다 (도 1e). 형성된 범프 (2) 의 선단면의 표면 조도의 정도는 금속박 (3) 의 표면 조도에 대응하고 있고 따라서 0.2 ∼ 20 ㎛ 로 된다.
하프 에칭조건 (온도, 에칭액 조성 등) 은 금속박 (3) 의 재료나 에칭할 두께 등에 따라 적당히 선택할 수 있다.
또, 하프 에칭에 앞서 커버코트층 (6) 을 보호필름으로 피복해도 된다 (도시생략).
범프 형성용 에칭마스크 (7) 를 통상적인 방법으로 제거한 후, 범프 (2) 를 메우도록 폴리이미드 전구체층 (8) 을 형성한다 (도 1f).
범프 형성용 에칭마스크 (7) 를 제거할 때에 커버코트층 (6) 이 보호필름으로 피복되어 있는 경우에는 보호필름도 동시에 제거해도 된다.
또한, 폴리이미드 전구체층 (8) 은 폴리아믹산 등을 통상적인 방법으로 막형성함으로써 형성할 수 있다. 이미드화 조건도 사용되는 폴리이미드 전구체의 종류 등에 따라 결정할 수 있다.
또, 이 공정 (f) 에서 범프 형성용 에칭마스크를 제거한 후, 금속박과 절연층 사이의 접착력을 향상시키기 위해서, 금속박과 다른 금속으로 이루어진 금속박막층을 형성하고, 이 금속박막층 상에 범프를 메우도록 폴리이미드 전구체층을 형성하는 것이 바람직하다. 그럼으로써, 폴리이미드 전구체층 (및 이것을 이미드화시킨 폴리이미드막) 과의 밀착성을 향상시킬 수 있다.
이러한 금속박막층으로는 후술하는 폴리이미드 전구체층 (8) 에 대하여 금속박 (3) 보다 높은 접착력을 갖는 금속재료로 형성하는 것이 바람직하다. 그럼으로써, 폴리이미드 전구체층 (8) 과 금속박 (3) 사이의 접착성을 높일 수 있고, 따라서 그 후 약품 처리 (예컨대 공정 (g) 의 폴리이미드 전구체층 (8) 의 에칭백 처리 등) 할 때에 금속박 (3) 과 폴리이미드 전구체층 (8) 또는 이것을 이미드화시킨 절연층 (9) 사이에서 박리 현상이 발생하는 것을 방지할 수 있다.
이러한 금속박막층으로는 금속박 (3) 이 일반적인 동박인 경우에는 Ni, Zn, Sn 또는 Ni-Co 합금 등의 박막을 바람직하게 들 수 있다. 이들 박막은 무전해 도금법, 전해 도금법, 진공증착법 등으로 형성할 수 있다.
금속박막층의 층 두께는 너무 얇으면 절연층 (9) 과 배선회로 (1) 의 접착성을 충분히 개선할 수 없고, 너무 두꺼우면 두껍게 부가된 막 두께에 대응한 효과를 얻을 수 없어 바람직하게는 0.01 내지 4㎛ 이다. 특히, 금속박막층이 Zn 또는 Sn 의 박막인 경우에는 그 바람직한 층 두께는 0.1 내지 0.5㎛ 이고, Ni-Co 합금의 박막인 경우에는 그 바람직한 층 두께는 0.1 내지 4㎛ 이며, 그리고 Ni 의 박막인 경우에는 그 바람직한 층 두께는 0.01 내지 0.5㎛ 이다.
공정 (g)
폴리이미드 전구체층 (8) 을 에칭하고 이미드화시켜 소정 두께 (t3) 의 절연층 (9) 을 형성한다. 그럼으로써, 도 1g 에 나타낸 범프가 부착된 배선회로 기판을 얻을 수 있다.
이어서, 배선회로 상에 범프가 형성된 범프가 부착된 배선회로 기판의 제조방법으로, 배선회로 형성 전에 범프가 형성되는 제조방법 (공정 (aa) 내지 (gg)) 에 대해서 도 2 를 참조하면서 공정마다 설명한다. 또, 도 2 에서 도 1 과 동일한 부호로 표시된 구성 요소는 도 1 과 동일한 부호의 구성 요소에 대응한다.
공정 (aa)
먼저, 배선회로 (1 : 도면 중 점선 참조) 의 두께 (t1) 와 배선회로 (1) 에 형성할 범프 (2 : 도면 중 점선 참조) 의 높이 (t2) 를 합산한 두께를 갖는 금속박(3) 의 배선회로 형성면 (3b) 에 보호필름 (4) 을 적층하고, 금속박 (3) 의 범프 형성면 (3a) 에 범프 형성용 에칭마스크 (7) 를 형성한다 (도 2a).
여기에서, 금속박 (3) 으로는 그 범프 형성면 (3a) 의 표면 조도가 0.2 내지 20㎛, 바람직하게는 2 내지 18㎛ 인 것을 사용한다.
공정 (bb)
범프 형성용 에칭마스크 (7) 측으로부터 금속박 (3) 을 하프 에칭하여 소정 높이 (t2) 의 범프 (2) 를 형성한다 (도 2b). 형성된 범프 (2) 의 선단면의 표면 조도의 정도는 금속박 (3) 의 표면 조도에 대응하고 있고 따라서 0.2 내지 20㎛ 로 된다.
공정 (cc)
범프 형성용 에칭마스크 (7) 를 통상적인 방법으로 제거한 후, 범프 (2) 를 메우도록 폴리이미드 전구체층 (8) 을 형성한다 (도 2c).
또한, 이 공정 (cc) 에서 범프 형성용 에칭마스크를 제거한 후에, 금속박과 다른 금속으로 이루어진 금속박막층을 형성하고, 그 금속박막층 상에 범프를 메우도록 폴리이미드 전구체층을 형성하는 것이 바람직하다 (공정 (f) 참조).
공정 (dd)
폴리이미드 전구체층 (8) 을 에칭하고 이미드화시켜 소정 두께 (t3) 의 절연층 (9) 을 형성한다 (도 2d).
공정 (ee)
금속박 (3) 의 배선회로 형성면 (3b) 에 형성된 보호필름 (4) 을 통상적인방법으로 제거한 후, 배선회로 형성면 (3b) 에 배선회로 형성용 에칭마스크 (5) 를 형성한다 (도 2e).
공정 (ff)
배선회로 형성용 에칭마스크 (5) 측으로부터 금속박 (3) 을 하프 에칭하여 소정 두께 (t1) 의 배선회로 (1) 를 형성한다 (도 2f).
또한, 하프 에칭에 앞서 범프 (2) 를 보호필름으로 피복해도 된다 (도시 생략).
공정 (gg)
배선회로 형성용 에칭마스크 (5) 를 통상적인 방법으로 제거한 후에, 배선회로 (1) 에 커버코트층 (6) 을 형성한다. 그럼으로써 도 2g 에 나타낸 범프가 부착된 배선회로 기판을 얻을 수 있다.
또, 배선회로 형성용 에칭마스크 (5) 를 제거할 때에, 범프 (2) 가 보호필름으로 피복되어 있는 경우에는 보호필름도 동시에 제거해도 된다.
이상과 같은 본 발명의 제조방법으로 얻은 범프가 부착된 배선회로 기판은 도 1g 및 도 2g 에서 나타낸 바와 같이 배선회로 (1) 일면에 커버코트층 (6) 이 형성되어 있으며 다른 면에 절연층 (9) 이 형성되어 있고, 배선회로 (1) 와 도통되어 있는 범프 (2) 가 절연층 (9) 으로부터 돌출되도록 형성되어 있으나, 배선회로 (1) 와 범프 (2) 가 하나의 금속박으로 일체적으로 형성되어 있어 복수개의 범프의 높이를 균일화시킬 수 있고, 또한 범프 (2) 의 선단면에 다수의 돌기가 형성되어 있어 일정한 범프 접속이 가능하고, 또한 도금의 전처리와 같은 번잡한 조작이 불필요해진다. 또한, 이 범프가 부착된 배선회로 기판은 커버코트층 (6) 에 커버코트측에서 배선회로 (1) 로 액세스가 가능하게 하기 위한 접속구 (11) 를 갖기 때문에 양면 액세스 기판이 되고 전자소자의 실장 밀도 향상에 기여할 수 있다.
또한, 도 3 에 나타낸 바와 같이 배선회로 (1) 의 범프 형성면과 절연층 (9) 사이에 금속박과 다른 금속으로 이루어진 금속박막층 (10) 을 형성하면, 절연층 (9) 의 밀착성을 개선할 수 있게 된다. 특히, 절연층 (9) 이 폴리이미드 전구체층을 이미드화시킨 폴리이미드막인 경우에는, 이 금속박막층 (10) 을 금속박보다 폴리이미드 전구체층에 대하여 높은 접착력을 갖는 재료로 형성하는 것이 바람직하다. 예컨대, 금속박이 동박인 경우에는 Ni, Zn, Sn 또는 Ni-Co 등의 박막으로 형성된다. 이러한 구성으로 함으로써 폴리이미드 전구체층과 금속박 사이의 접착성을 높일 수 있고, 따라서 약품 처리 (예컨대, 폴리이미드 전구체층의 에칭백 처리 등) 할 때에 금속박과 폴리이미드 전구체층 또는 이것을 이미드화시킨 절연층 (9) 사이에서 박리 현상이 발생하는 것을 방지할 수 있다.
또한, 도 1 및 도 2 에서 설명한 범프가 부착된 배선회로 기판의 제조방법을 범프 형성방법이라는 측면에서 파악하면, 도 4 에 설명한 범프 형성방법을 추출할 수 있다.
즉, 배선회로 (1) 의 두께 (t1) 와 배선회로 (1) 에 형성할 범프 (2) 의 높이 (t2) 를 합산한 두께 (t1+t2) 를 가지며 범프 형성면의 표면 조도가 0.2 내지 20㎛ 인 금속박 (3) 의 범프 형성면 (3a) 에 범프 형성용 에칭마스크 (7) 를 형성하고 (도 4a), 범프 형성용 에칭마스크 (7) 측에서부터 금속박 (3) 을 소정 범프의높이 (t2) 에 해당하는 깊이까지 하프 에칭함으로써 도 4b 에 나타낸 바와 같이 선단면의 표면 조도가 0.2 내지 20㎛ 인 범프 (2) 를 형성할 수 있다. 이 경우 범프 (2) 형성 후에 배선회로 (1) 의 가공 형성을 실행해도 되고 또한 미리 배선회로 (1) 의 가공 형성을 실행한 후에 범프 (2) 의 형성을 실행해도 된다.
이렇게 해서 얻은 범프의 높이는 균일해져 배선회로와 범프를 합친 두께도 일정해진다. 따라서, 안정적인 범프 접속이 가능해진다.
본 발명의 제조방법에 따르면, 범프 강도가 안정되고, 안정된 범프 접속이 가능하고, 또한 도금의 전처리와 같은 번잡한 조작이 불필요한 범프가 부착된 배선회로 기판을 제공할 수 있다. 특히, 집적회로에서 범프 접속을 초음파로 일괄적으로 안정적으로 접속할 수 있다.

Claims (11)

  1. 배선회로 일면에 커버코트층이 형성되어 있으며 다른 면에는 절연층이 형성되어 있고, 상기 배선회로와 도통되어 있는 범프가 이 절연층으로부터 돌출되도록 형성되어 있는 범프가 부착된 배선회로 기판에 있어서,
    하나의 금속박으로부터 상기 배선회로와 상기 범프가 일체적으로 형성되고 또한 상기 범프의 선단면의 표면 조도가 0.2 내지 20㎛ 인 것을 특징으로 하는 범프가 부착된 배선회로 기판.
  2. 제 1 항에 있어서,
    상기 배선회로의 범프 형성면과 상기 절연층 사이에 상기 금속박과 다른 금속으로 이루어진 금속박막층이 형성되어 있는 것을 특징으로 하는 범프가 부착된 배선회로 기판.
  3. 제 2 항에 있어서,
    상기 절연층이 폴리이미드 전구체층을 이미드화시킨 폴리이미드막이고, 상기 금속박막층이 상기 금속박보다 상기 폴리이미드 전구체층에 대하여 높은 접착력을 갖는 것을 특징으로 하는 범프가 부착된 배선회로 기판.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 커버코트층이 상기 커버코트측에서 상기 배선회로로 액세스가 가능하게 하기 위한 접속구를 갖는 것을 특징으로 하는 범프가 부착된 배선회로 기판.
  5. 배선회로 상에 선단면의 표면 조도가 0.2 내지 20㎛ 인 범프가 형성된 범프가 부착된 배선회로 기판의 제조방법에 있어서,
    (a) 상기 배선회로의 두께와 상기 배선회로에 형성할 상기 범프의 높이를 합산한 두께를 가지며 표면 조도가 0.2 내지 20㎛ 인 금속박의 범프 형성면에 보호필름을 적층하고, 상기 금속박의 배선회로 형성면에 배선회로 형성용 에칭마스크를 형성하는 공정,
    (b) 상기 배선회로 형성용 에칭마스크측으로부터 상기 금속박을 하프 에칭하여 소정 두께의 배선회로를 형성하는 공정,
    (c) 상기 배선회로 형성용 에칭마스크를 제거한 후에 상기 배선회로에 커버코트층을 형성하는 공정,
    (d) 상기 금속박의 상기 범프 형성면에 형성된 상기 보호필름을 제거한 후에 상기 범프 형성면에 범프 형성용 에칭마스크를 형성하는 공정,
    (e) 상기 범프 형성용 에칭마스크측으로부터 상기 금속박을 하프 에칭하여 소정 높이의 범프를 형성하는 공정,
    (f) 상기 범프 형성용 에칭마스크를 제거한 후에 상기 범프를 메우도록 폴리이미드 전구체층을 형성하는 공정 및,
    (g) 상기 폴리이미드 전구체층을 에칭하고 이미드화시켜 소정 두께의 절연층을 형성하는 공정을 포함하여 이루어진 것을 특징으로 하는 범프가 부착된 배선회로 기판의 제조방법.
  6. 제 5 항에 있어서,
    상기 공정 (f) 에서 상기 범프 형성용 에칭마스크를 제거한 후에, 상기 금속박과 다른 금속으로 이루어진 금속박막층을 형성하고, 그 금속박막층 상에 상기 범프를 메우도록 폴리이미드 전구체층을 형성하는 것을 특징으로 하는 범프가 부착된 배선회로 기판의 제조방법.
  7. 제 6 항에 있어서,
    상기 금속박막층이 상기 금속박보다 상기 폴리이미드 전구체층에 대하여 높은 접착력을 갖는 것을 특징으로 하는 범프가 부착된 배선회로 기판의 제조방법.
  8. 배선회로 상에 선단면의 표면 조도가 0.2 내지 20㎛ 인 범프가 형성된 범프가 부착된 배선회로 기판의 제조방법에 있어서,
    (aa) 상기 배선회로의 두께와 상기 배선회로에 형성할 상기 범프의 높이를 합산한 두께를 가지며 표면 조도가 0.2 내지 20㎛ 인 금속박의 배선회로 형성면에 보호필름을 적층하고, 상기 금속박의 범프 형성면에 범프 형성용 에칭마스크를 형성하는 공정,
    (bb) 상기 범프 형성용 에칭마스크측으로부터 상기 금속박을 하프 에칭하여소정 높이의 범프를 형성하는 공정,
    (cc) 상기 범프 형성용 에칭마스크를 제거한 후에 상기 범프를 메우도록 폴리이미드 전구체층을 형성하는 공정,
    (dd) 상기 폴리이미드 전구체층을 에칭하고 이미드화시켜 소정 두께의 절연층을 형성하는 공정,
    (ee) 상기 금속박의 상기 배선회로 형성면에 형성된 상기 보호필름을 제거한 후에 상기 배선회로 형성면에 배선회로 형성용 에칭마스크를 형성하는 공정,
    (ff) 상기 배선회로 형성용 에칭마스크측으로부터 상기 금속박을 하프 에칭하여 소정 두께의 배선회로를 형성하는 공정 및,
    (gg) 상기 배선회로 형성용 에칭마스크를 제거한 후에 상기 배선회로에 커버코트층을 형성하는 공정을 포함하여 이루어진 것을 특징으로 하는 범프가 부착된 배선회로 기판의 제조방법.
  9. 제 8 항에 있어서,
    상기 공정 (cc) 에서 상기 범프 형성용 에칭마스크를 제거한 후에 상기 금속박과 다른 금속으로 이루어진 금속박막층을 형성하고, 이 금속박막층 상에 상기 범프를 메우도록 폴리이미드 전구체층을 형성하는 것을 특징으로 하는 범프가 부착된 배선회로 기판의 제조방법.
  10. 제 9 항에 있어서,
    상기 금속박막층이 상기 금속박보다 상기 폴리이미드 전구체층에 대하여 높은 접착력을 갖는 것을 특징으로 하는 범프가 부착된 배선회로 기판의 제조방법.
  11. 하나의 금속박에 배선회로와 일체적으로 형성되어 있는 범프의 형성방법으로서, 상기 배선회로의 두께와 상기 배선회로에 형성할 상기 범프의 높이를 합산한 두께를 가지며 표면 조도가 0.2 내지 20㎛ 인 금속박의 범프 형성면에 범프 형성용 에칭마스크를 형성하고, 상기 범프 형성용 에칭마스크측으로부터 상기 금속박을 소정의 범프 높이에 해당하는 깊이까지 하프 에칭함으로써 선단면의 표면 조도가 0.2 내지 20㎛ 인 범프를 형성하는 것을 특징으로 하는 범프 형성방법.
KR1020010060759A 2000-10-03 2001-09-28 범프가 부착된 배선회로 기판 및 그 제조방법 KR100794544B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00303745 2000-10-03
JP2000303745A JP2002111185A (ja) 2000-10-03 2000-10-03 バンプ付き配線回路基板及びその製造方法

Publications (2)

Publication Number Publication Date
KR20020026849A true KR20020026849A (ko) 2002-04-12
KR100794544B1 KR100794544B1 (ko) 2008-01-17

Family

ID=18784902

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010060759A KR100794544B1 (ko) 2000-10-03 2001-09-28 범프가 부착된 배선회로 기판 및 그 제조방법

Country Status (5)

Country Link
US (2) US6800816B2 (ko)
JP (1) JP2002111185A (ko)
KR (1) KR100794544B1 (ko)
CN (1) CN1346147A (ko)
TW (1) TW497188B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3593935B2 (ja) 1999-11-10 2004-11-24 ソニーケミカル株式会社 バンプ付き配線回路基板の製造方法及びバンプ形成方法
TWI266999B (en) * 2001-10-10 2006-11-21 Semiconductor Energy Lab Production system and production method
EP1500137A1 (en) * 2002-04-11 2005-01-26 Koninklijke Philips Electronics N.V. Carrier, method of manufacturing a carrier and an electronic device
CN101621015B (zh) * 2008-07-04 2011-03-23 南茂科技股份有限公司 平坦化金属凸块表面的方法
JP5147779B2 (ja) * 2009-04-16 2013-02-20 新光電気工業株式会社 配線基板の製造方法及び半導体パッケージの製造方法
WO2016100405A1 (en) * 2014-12-16 2016-06-23 Amphenol Corporation High-speed interconnects for printed circuit boards
CN109661112B (zh) * 2017-10-12 2020-08-04 伟裕(厦门)电子有限公司 一种单层铜多种厚度结构的镂空柔性线路板及其制作方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3217089A (en) * 1962-06-01 1965-11-09 Control Data Corp Embedded printed circuit
JPH0755783B2 (ja) * 1988-04-01 1995-06-14 三菱電機株式会社 油圧エレベータのパワーユニット
JP2698096B2 (ja) * 1988-05-07 1998-01-19 シャープ株式会社 光磁気記録装置のデータ記録方法
US5081520A (en) * 1989-05-16 1992-01-14 Minolta Camera Kabushiki Kaisha Chip mounting substrate having an integral molded projection and conductive pattern
US5487999A (en) * 1991-06-04 1996-01-30 Micron Technology, Inc. Method for fabricating a penetration limited contact having a rough textured surface
JP3219897B2 (ja) * 1993-05-07 2001-10-15 イビデン株式会社 プリント配線板
US5629835A (en) * 1994-07-19 1997-05-13 Olin Corporation Metal ball grid array package with improved thermal conductivity
US5525204A (en) * 1994-09-29 1996-06-11 Motorola, Inc. Method for fabricating a printed circuit for DCA semiconductor chips
US6157084A (en) * 1995-03-17 2000-12-05 Nitto Denko Corporation Film carrier and semiconductor device using same
KR0167889B1 (ko) * 1995-06-09 1999-02-01 김주용 반도체 소자의 비아홀의 형성방법
JP2899540B2 (ja) * 1995-06-12 1999-06-02 日東電工株式会社 フィルムキャリアおよびこれを用いた半導体装置
JP3015712B2 (ja) * 1995-06-30 2000-03-06 日東電工株式会社 フィルムキャリアおよびそれを用いてなる半導体装置
JP3666955B2 (ja) * 1995-10-03 2005-06-29 日本メクトロン株式会社 可撓性回路基板の製造法
US5776824A (en) * 1995-12-22 1998-07-07 Micron Technology, Inc. Method for producing laminated film/metal structures for known good die ("KG") applications
JP3166611B2 (ja) * 1996-04-19 2001-05-14 富士ゼロックス株式会社 プリント配線板及びその製造方法
TW432124B (en) * 1996-05-13 2001-05-01 Mitsui Mining & Amp Smelting C Electrolytic copper foil with high post heat tensile strength and its manufacturing method
US6085414A (en) * 1996-08-15 2000-07-11 Packard Hughes Interconnect Company Method of making a flexible circuit with raised features protruding from two surfaces and products therefrom
JP3633252B2 (ja) * 1997-01-10 2005-03-30 イビデン株式会社 プリント配線板及びその製造方法
JP3554650B2 (ja) * 1997-03-21 2004-08-18 ソニーケミカル株式会社 回路基板
JP3061767B2 (ja) * 1997-07-29 2000-07-10 新藤電子工業株式会社 テープキャリアとその製造方法
US5831832A (en) * 1997-08-11 1998-11-03 Motorola, Inc. Molded plastic ball grid array package
US5965944A (en) * 1997-11-12 1999-10-12 International Business Machines Corporation Printed circuit boards for mounting a semiconductor integrated circuit die
JPH11340596A (ja) * 1998-05-21 1999-12-10 Furukawa Electric Co Ltd:The 印刷回路基板用の銅箔、および樹脂付き銅箔
JP2000082761A (ja) * 1998-07-03 2000-03-21 Sumitomo Metal Mining Co Ltd バンプ接合用配線板、該配線板により組み立てられた半導体装置およびバンプ接合用配線板の製造方法
US6242078B1 (en) * 1998-07-28 2001-06-05 Isola Laminate Systems Corp. High density printed circuit substrate and method of fabrication
JP4124521B2 (ja) * 1998-08-05 2008-07-23 三井化学株式会社 ポリイミド金属箔積層板及びその製造方法
JP3975569B2 (ja) * 1998-09-01 2007-09-12 ソニー株式会社 実装基板及びその製造方法
JP2000177051A (ja) * 1998-12-21 2000-06-27 Mitsui Chemicals Inc 金属箔耐熱樹脂積層板の製造方法
JP3701807B2 (ja) * 1999-01-20 2005-10-05 ソニーケミカル株式会社 基板製造方法、及び基板
JP3137186B2 (ja) * 1999-02-05 2001-02-19 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 層間接続構造体、多層配線基板およびそれらの形成方法
US6020261A (en) * 1999-06-01 2000-02-01 Motorola, Inc. Process for forming high aspect ratio circuit features
JP3291482B2 (ja) * 1999-08-31 2002-06-10 三井金属鉱業株式会社 整面電解銅箔、その製造方法および用途
JP3593935B2 (ja) * 1999-11-10 2004-11-24 ソニーケミカル株式会社 バンプ付き配線回路基板の製造方法及びバンプ形成方法

Also Published As

Publication number Publication date
KR100794544B1 (ko) 2008-01-17
US6800816B2 (en) 2004-10-05
US20020038721A1 (en) 2002-04-04
JP2002111185A (ja) 2002-04-12
TW497188B (en) 2002-08-01
US7076868B2 (en) 2006-07-18
US20040188139A1 (en) 2004-09-30
CN1346147A (zh) 2002-04-24

Similar Documents

Publication Publication Date Title
US6039889A (en) Process flows for formation of fine structure layer pairs on flexible films
US7520053B2 (en) Method for manufacturing a bump-attached wiring circuit board
US4897338A (en) Method for the manufacture of multilayer printed circuit boards
US6562250B1 (en) Method for manufacturing wiring circuit boards with bumps and method for forming bumps
KR100794544B1 (ko) 범프가 부착된 배선회로 기판 및 그 제조방법
JPH10125818A (ja) 半導体装置用基板並びに半導体装置及びそれらの製造方法
RU2279770C2 (ru) Способ изготовления многослойного модуля печатной платы с высокой плотностью размещения элементов
KR100642741B1 (ko) 양면 배선기판의 제조방법
KR20090071494A (ko) 프린트 배선 기판의 제조 방법
KR100576652B1 (ko) 양면 배선기판의 제조방법
JP3246954B2 (ja) 回路部品搭載用可撓性回路配線基板の製造法
JP3048450B2 (ja) 可撓性両面回路配線基板の製造法
JPH03225894A (ja) プリント配線板の製造方法
JP2004072027A (ja) 突起電極付き配線基板の製造方法
JPH06314724A (ja) 半導体素子搭載用両面配線基板,及びそれを用いた半導 体装置
JPH0567871A (ja) 印刷配線板及びその製造方法
JPH04107939A (ja) 両面フィルムキャリアの製造方法
JPH02105494A (ja) 印刷配線板およびその製造方法
JPH0730233A (ja) プリント配線板の製造方法
JP2000133914A (ja) プリント配線板及びその製造方法
JPH10190240A (ja) 半導体装置用基板及びその製造方法
JPH05275836A (ja) 配線回路基板
JPH06169144A (ja) プリント配線板の製造方法
JPH04355994A (ja) プリント配線板の製造方法
JPH04239796A (ja) プリント配線板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131218

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161220

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171219

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181219

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20191219

Year of fee payment: 13