TW497188B - Wiring circuit board having bumps and its manufacturing method - Google Patents

Wiring circuit board having bumps and its manufacturing method Download PDF

Info

Publication number
TW497188B
TW497188B TW090123134A TW90123134A TW497188B TW 497188 B TW497188 B TW 497188B TW 090123134 A TW090123134 A TW 090123134A TW 90123134 A TW90123134 A TW 90123134A TW 497188 B TW497188 B TW 497188B
Authority
TW
Taiwan
Prior art keywords
wiring circuit
bump
metal foil
formation
layer
Prior art date
Application number
TW090123134A
Other languages
English (en)
Inventor
Yutaka Kaneda
Original Assignee
Sony Chemicals Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Chemicals Corp filed Critical Sony Chemicals Corp
Application granted granted Critical
Publication of TW497188B publication Critical patent/TW497188B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Description

497188 ΚΙ ____ Β7__ 五、發明說明（I ) 〔發明所屬之技術領域〕 本發明係關於具有一定高度的突塊之附突塊配線電路 基板及其製造方法。 〔習知技術〕 在連接半導體元件、液晶顯示元件等的電子零件元件 與配線電路基板時，或是連接多層配線基板之層間時’藉 由微小突塊(例如，突塊徑50/2 m，突塊高30//m)來進行連 接乃相當普及。 圖5代表性地顯示形成這種大小的突塊之方法。 亦即，首先，如圖5(a)所示，準備出在聚醯亞胺薄膜 51上貼合銅箔52之2層軟性基板53，以光微影法將銅箔 52施以圖案化而形成配線電路54(圖5(b))。 接下來，在配線電路54上，依通常的方法來形成覆蓋 層55(圖5(c))。例如，在配線電路54上形成聚醯胺酸層， 以光微影法圖案化，使其亞胺化而形成覆蓋層55。或是印 刷光阻油墨也可以。 接下來，在對應於配線電路54之聚醯亞胺膜51區域 ，照射雷射光而形成突塊用孔56(圖5(d))，然後視必要用 保護膜上(未圖示)被覆覆蓋層55後，藉由電鍍法，在露出 於突塊用孔56底部之配線電路54上讓金屬突塊57成長， 而形成微小突塊(圖5(e))。 〔發明所欲解決的課題〕 然而，藉由雷射光的照射來使突塊用孔56開口時，自 3 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) '^ ---I------------- (請先閱讀背面之注意事項再填寫本頁) 497188 A7 ____ B7 五、發明說明（/ ) 於突塊用孔56底部所附著的膠渣（smear)量的參差，使得 開口面積亦有參差，結果會使得金屬突塊57的高度產生極 大參差的問題。因此，要進行安定的突塊連接變得咳難。 特別是，要將半導體元件藉超音波連接一次就連接在配線 電路上會有困難。又，爲了要改善配線電路54以及其上面 所形成的金屬突塊57間的密合強度，必須進行電鍍前處理。 本發明係爲了解決以上習知技術之問題而成者，其目 的係提供一附突塊配線電路基板之製造方法，能夠安定地 進行突塊連接，且不須電鍍前處理般的繁雜操作。 〔用以解決課題之手段〕 本發明者等發現到，將具有相當於金屬突塊高度及配 線電路層厚之合計厚度、且表面粗度0.2〜20//m之金屬箔 ，半蝕刻至相當於金屬突塊厚度之深度，即可製作出不須 進行電鍍前處理般的繁雜操作之高度均一的突塊’且頂端 面的表面粗度爲0.2〜20//m，而能實安定的突塊連接，以 遂本發明之完成。 亦即，本發明係提供一附突塊配線電路基板，係在配 線電路的一面形成覆蓋層，在另一面形成絕緣層’與配線 電路導通的突塊從絕緣層突出者，其特徵在於：從一金屬 箔一體形成出配線電路和突塊，而且突塊的頂端表面之表 面粗度爲0.2〜20 // m。 該附突塊配線電路基板中，爲了提升絕緣層和金屬箔 間的接著力，最好在配線電路的突塊形成面與絕緣層間設 4 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） I--------^---------^ (請先閱讀背面之注意事項再填寫本頁) 497188 A7 ____ Β7__ 五、發明說明（3 ) 置不同於金屬箔的金屬所構成之金屬薄膜層。特別是在袍 緣層採聚醯亞胺前驅物層亞胺化而成之聚醯亞胺膜的丨冑和 ，較佳爲，金屬薄膜層較金屬箔對於聚醯亞胺前驅物__ 現出較高的接著力。藉此能提升其和聚醯亞胺前驅物騰 及其亞胺化膜)的密合性。這種金屬箔和金屬薄膜的組合， 較佳爲金屬箔採銅箔，金屬薄膜採Ni、Zn、Sn或Ni + 合金等的薄膜組合。 又較佳爲，在覆蓋層上’設置從覆蓋層側可以接遞_ 配線電路的連接口。 又，本發明之附突塊配線電路基板之製造方法，係$ 來製造在配線電路上形成有頂端表面的表面粗度爲〇.2\2() //m的突塊之附突塊配線電路基板者；其特徵爲包含以卞 步驟： (a) 步驟，在具有配線電路厚度及應形成於配線電路上 的突塊高度之合計厚度、表面粗度〇.2〜的金屬箔之 突塊形成面上，積層保護膜，在金屬箔的配線電路形成面 上，形成配線電路形成用的鈾刻遮罩； (b) 步驟，從配線電路形成用的蝕刻遮罩側將金屬箔施 以半蝕刻，來形成所望厚度的配線電路； (c) 步驟，除去配線電路形成用的蝕刻遮罩後，在配線 電路上設置覆蓋層； (d) 步驟，除去金屬箔的突塊形成面上所設的保護膜後 ，在突塊形成面上，形成突塊形成用的蝕刻遮罩； (e) 步驟，從突塊形成用的蝕刻遮罩側將金屬箔施以半 5 --------------•裝--------訂---------^ (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 497188 A7 B7 Γ-------- 五、發明說明（y ) 蝕刻，來形成所望高度的突塊； ⑴步驟，除去突塊形成用的蝕刻遮罩後，以埋入突塊 的方式來形成聚醯亞胺前驅物層；以及 (g)步驟，蝕刻聚醯亞胺前驅物層，使其亞胺化而形成 所望厚度的絕緣膜。 此製造方法係在突塊形成前形成配線電路。 此製造方法較佳爲，於步驟⑴中，在除去突塊形成用 的鈾刻遮罩後，形成相異於金屬箔的金屬（特別是對聚醯亞 胺則驅物層具有比金屬泊更局的岔合性之金屬）所構成之金 屬薄膜層，在此金屬薄膜層上，以埋入突塊的方式來形成 聚醯亞胺前驅物層。藉此，能夠提升其和聚醯亞胺前驅物 層(以及其亞胺化膜)的密合性。 又，本發明之附突塊配線電路基板之製造方法，係用 來製造在配線電路上形成有頂端表面的表面粗度爲〇·2〜20 μιη的突塊之附突塊配線電路基板的製造方法；其特徵爲 包含以下步驟： (aa)步驟，在具有配線電路的厚度及應形成於配線電 路上的突塊高度之合計厚度、表面粗度〇·2〜2〇//m的金屬 箔之配線電路形成面上，積層保護膜，在金屬箔之突塊形 成面上，形成突塊形成用的蝕刻遮罩； (bb)步驟，從突塊形成用的蝕刻遮罩側將金屬箔施以 半蝕刻，來形成所望高度的突塊； (cc)步驟，除去突塊形成用的蝕刻遮罩後，以埋入突 塊的方式形成聚醯亞胺前驅物層； 6 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 497188 A7 ____-__ B7___ _ 五、發明說明（< ) (dd)步驟，蝕刻聚醯亞胺前驅物層，使其亞胺化而形 成所望厚度的絕緣膜； (ee)步驟，除去金屬箔的配線電路形成面上所設的保 護膜後，在配線電路形成面上，形成配線電路形成用的餓 刻遮罩； (ff)步驟，從配線電路形成用的蝕刻遮罩側將金屬箔施 以半蝕刻，來形成所望厚度的配線電路； (gg)步驟，除去配線電路形成用的蝕刻遮罩後，在配 線電路上設置覆蓋層。 此製造方法係在配線電路形成前形成突塊。 此製造方法較佳爲，於步驟（cc)中，在除去突塊形成 用的蝕刻遮罩後，形成相異於金屬箔的金屬（特別是對於 聚醯亞胺前驅物層具有比金屬箔更高密合性的金屬)所構成 的金屬薄膜層，在此金屬薄膜層上，以埋入突塊的方式形 成聚醯亞胺前驅物層。藉此，能夠提升其和聚醯亞胺前驅 物層(以及其亞胺化膜)的密合性。 又，本發明係提供一種突塊形成方法，其特徵在於， 在具有配線電路的厚度及應形成於配線電路上的突塊高度 之合計厚度、表面粗度爲0.2〜20//m的金屬箔之突塊形成 面上，形成突塊形成用的蝕刻遮罩，藉由從突塊形成用的 蝕刻遮罩側來半蝕刻金屬箔至相當於所望突塊高度的深度 ，而形成頂端面的表面粗度爲0.2〜20 m的突塊。 〔發明之實施形態〕 關於本發明的附突塊配線電路基板，依據其製造例， 7 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ----^--------^---------^ (請先閱讀背面之注意事項再填寫本頁) 497188 A7 ______B7 ___ 五、發明說明（y ) 邊參照圖面邊詳細說明每一步驟。 首先’關於在配線電路上形成有突塊之附突塊配線電 路基板之製造方法，針對在突塊形成前形成配線電路之製 造方法(步驟(a)〜(g))，邊參照圖1邊說明每一步驟。 步驟(a) 首先，在具有配線電路1(圖中，參照虛線）的厚度tl 和應形成在配線電路1上之突塊2(圖中，參照虛線)的高度 t2之合計厚度之金屬箔3的突塊形成面3a上，積層保護膜 4，在金屬箔3的配線電路形成面3b上，形成配線電路形 成用蝕刻遮罩5(圖1(a))。 在此，以金屬箔3來說，係使用突塊形成面3a的表面 粗度爲0.2〜20//m、較佳爲2〜18//m者。藉由使用如此般 表面粗度的金屬箔3，可使突塊2的頂端面粗度成爲 0.2〜20//m、較佳爲2〜18//m。如此般表面粗度的突塊2 ’ 由於在其頂端面（連接面）形成了許多的微細凹凸，使用接 著劑連接到其它的電子零件(被連接體)時’能從凸部(突起) 的頂端起排除掉接著劑，且是使複數的凸部接觸被連接體 ，故能夠達成高度可靠性的連接。 表面粗度的測定，可利用市售的表面粗度計來進行測 量。 關於配線電路1的厚度t1以及突塊2的高度t2，可根 據配線電路基板的使用目的來選擇最適當的數値。例如， 使用配線電路基板作爲半導體元件的搭載基板時，可設定 8 本紙張尺度適用中國國家標準（CNS)A4規格（21(^ 297公3 ) 裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 497188 A7 五、發明說明（1 ) — 成配線電路！的厚度tl爲脚m，突塊2的高度 ，突塊2的直徑爲5〇“m。 爲 、返有以金屬泊3的材質酸，可刪配_路基板 的導體層所使用的材料。較佳的例子爲銅涪。 配線電路形成用的蝕刻遮罩5，係在金屬箔3的配線 電路形成面3b上，藉由光阻油墨的網版印刷來形成。或是 設麵光性樹酯層或乾膜，藉由一般方法經曝光、顯像、 圖案化而形成出。 ^ 步驟(b) 接者’ 1>t配線_路形成用的餓刻遮罩5側，半軸刻金 屬箔3，形成所望厚度tl的配線電路1(圖1(b))。 半蝕刻的條件(溫度，蝕刻液組成等），可根據金屬箔3 的材料和應蝕刻的厚度等作適當的選擇。 步驟(c) 接著，根據一般方法，除去配線電路形成用餽刻遮罩 5後，在配線電路1上設置覆蓋層6(圖丨⑷）。 覆蓋餍6 ’可藉由實施覆蓋層用塗料之網版印刷來形 成。或者是設置感光性樹酯層或乾膜’根據一般方法經曝 光、顯像、圖案化來形成。又’根據一般方法設置由聚酿 胺酸等的聚醯亞胺前驅物所構成的層’經圖案化、亞胺化 來形成亦可。 9 本紙張尺度適用中酬^^?(CNS)A4規格（21Q X 297公餐）— " -------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 497188 A7 _________B7______ 五、發明說明（s ) 步驟(d) 根據一般方法除去金屬箔3的突塊形成面3a上所設的 保護膜4後，在突塊形成面3a上，形成突塊形成用蝕刻遮 罩 7(圖 l(d ))。 突塊形成用蝕刻遮罩7，可在金屬箔3的突塊形成面 3a上，藉由光阻油墨的網版印刷來形成。或是設置感光性 樹酯層或乾膜，藉由一般方法經曝光、顯像、圖案化而形 成出。 步驟⑷ 從突塊形成用的蝕刻遮罩7側，半飩刻金屬箔3，形 成所望高度t2的突塊2(圖1(e))。所形成之突塊2頂端面 的表面粗度之程度，係對應於金屬箔3的表面粗度而在 0.2〜20/z m的範圍。 半蝕刻的條件(溫度，蝕刻液組成等），可根據金屬箔3 的材料和應蝕刻的厚度等作適當的選擇。 還有，在半蝕刻之前，以保護膜覆蓋住覆蓋層6亦可( 未圖示）。 根據一般方法除去突塊形成用蝕刻遮罩7之後，以埋 人突塊2的方式形成聚醯亞胺前驅物層8(圖1(f))。 除去突塊形成用蝕刻遮罩7時’當覆蓋層6被保護膜 覆蓋的情形，同時除去保護膜亦可。 又，聚醯亞胺前驅物層8，可根據一般方法進行聚醯 亞胺酸的成膜而得°亞胺化條件也能按照所使用的聚醯亞 10 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公』） ----------------------^---------^ (請先閱讀背面之注意事項再填寫本頁) 497188 A7 _______B7__ 五、發明說明（q ) 胺前驅物的種類等來決定。 速有’在此步驟（f)中，除去突塊形成用蝕刻遮罩後， 爲了提升金屬箱和絕緣層間的接著力，較佳爲形成相異於 金屬箔的金屬所構成之金屬薄膜層，在此金屬箔膜層上， 以埋入突塊的方式形成聚醯亞胺前驅物層。藉此，能夠提 升聚醯亞胺前驅物層（以及其亞胺化而成的聚醯亞胺膜）的 密合性。 作爲金屬薄膜層較佳爲，對於後述聚醯亞胺前驅物胃 8，係較金屬箔3顯現出較高接著力的的金屬材料。藉&， 能夠增加聚醯亞胺前驅物層8和金屬箔3之間的接_彳$， 隨後的化學藥品處理(例如，步驟(g)的聚醯亞胺前驅物墻L 8 的回鈾處理等)時，能夠防止金屬箔3和聚醯亞胺前韆物& 8、或是其亞胺化而成的絕緣層9之間，產生剝離現象。 作爲這種金屬薄膜層，當金屬箔3是一般銅箔時，較 佳爲例如使用Ni、Zn、Sn和Ni-Co合金等的薄膜。道起 薄膜，能夠藉由化學鍍法、電鍍法、真空蒸鍍法等來形成。〜 金屬薄膜層的厚度，過薄時無法充分改善絕緣靨9和 配線電路1的接著性，過厚時無法獲得增厚的膜摩之對應 效果，最好是在〇.〇1〜4#m。特別是金屬薄膜層是^ Sn薄膜時，較佳層厚爲0.1〜〇.5//m ; Ni-Co合金薄腾時， 較佳層厚爲0.1〜4/z m ; Ni薄膜時，較佳層厚爲〇·〇1〜〇 s
U 步驟(g) 回蝕聚醯亞胺前驅物層8，使其亞胺化，形成所望摩 11 ---------------------^7---------^ (請先閲讀背面之注意事項再填寫本I) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 497188 A7 __B7______ 五、發明說明（v〇 ) 度t3的絕緣層9。藉此如圖1(g)所示，便能夠得到附突塊 配線電路基板。 接著，關於在配線電路上形成有突塊之附突塊配線電 路基板之製造方法，針對配線電路的形成前形成突塊的製 造方法（步驟(aa)〜(gg))，邊參照圖2邊說明每一步驟。還 有，在圖2中，與圖1同樣的符號所表示之構成要素，係 對應於圖1中相同符號的構成要素。 步驟(aa) 首先，在具有配線電路1(圖中，參照虛線）的厚度tl 和應形成在配線電路1上之突塊2(圖中，參照虛線)高度t2 的合計厚度之金屬箔3的配線電路形成面3b上，積層保護 膜4，在金屬箔3的突塊形成面3a上，形成突塊形成用飩 刻遮罩7(圖2(a))。 在此，以金屬箔3而言，係使用突塊形成面3a的表面 粗度〇·2〜20 /zm、較佳爲2〜18/zm者。 步驟(bb) 從突塊形成用的蝕刻遮罩側來半蝕刻金屬箔，形成所 望高度t2的突塊2(圖2(b))。所形成之突塊2頂端面的表 面粗度的程度，係對應於金屬箔3的表面粗度而在0.2〜20 # m之間。 步驟(cc) 依據一般方法除去突塊形成用的蝕刻遮罩7後，以埋 12 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -------------I--------^---------^ (請先閱讀背面之注意事項再填寫本頁) 497188 A7 ____B7___ 五、發明說明（\() 入突塊2的方式形成聚醯亞胺前驅物層8 (圖2 (c))。 在此步驟（cc)中較佳爲，除去突塊形成用的飩刻遮罩 後，形成相異於金屬箔的金屬所構成的金屬薄膜層’在& 金屬薄膜層上，以埋入突塊的方式形成聚醯亞胺前驅物層( 參照步驟⑴）。 步驟(dd) 蝕刻聚醯亞胺前驅物層8,使其亞胺化而形成所望厚 度t3的絕緣膜9(圖2(d))。 步驟(ee) 根據一般方法除去在金屬箔3的配線電路形成面上所 設置的保護膜後，在配線電路形成面3b上，形成配線電路 形成用蝕刻遮罩5(圖2(e))。 步驟(《) 從配線電路形成用的鈾刻遮罩5側來半蝕刻金屬箔3 ，形成所望厚度tl的配線電路1(圖2(f))。 還有，在半蝕刻之前，先以保護膜來覆蓋突塊2亦可( 未圖示）。 步驟(gg) 根據一般方法除去配線電路形成用的蝕刻遮罩5後， 13 尺度適用中國國家標準（CNS)A4規格（210 X 297公" """ -------------· I----I I 訂--------- (請先閱讀背面之注意事項再填寫本頁) 497188 A7 ^___B7______ 五、發明說明（〆） 在配線電路1上設置覆蓋層6。藉此即製得圖2(g)所示之 附突塊配線電路基板。 還有，除去配線電路形成用蝕刻遮罩5時，突塊2被 保護膜覆蓋時，同時除去保護膜亦可。 以上本發明的製造方法所得之附突塊配線電路基板， 如圖1(g)及圖2(g)所示，在配線電路1的一面形成覆蓋層 6，在另一面形成絕緣層9，與配線電路1導通的突塊2從 絕緣層9突出，由於從一個金屬箔一體形成出配線電路1 和突塊2，能使複數的突塊高度均一化，且因在突塊2的 頂端面上形成多數的突起，將能進行安定的突塊連接，且 電鍍前處理般的繁雜操作變得不需要。又，此附突塊配線 電路基板，在覆蓋層6上，由於具有從覆蓋層側6可以接 通到配線電路的連接口 11，而變成兩面接通基板，故有助 於電子元件的構裝密度提升。 又，如圖3所顯示，配線電路1的突塊形成面和絕緣 層9之間，設置相異於金屬箔的金屬所構成之金屬薄膜層 10，變得可以改善絕緣層9的密合性。特別是絕緣層9是 聚醯亞胺前驅物層經亞胺化而成的聚醯亞胺膜時，此金屬 薄膜層10較佳爲，由對於聚醯亞胺前驅物層較金屬箔顯示 出更高的接著力之材料所形成。例如，金屬箔是銅箔時， 是由Ni、Zn、Sn和Ni-Co等薄膜形成。藉由如此的構成 ，能夠提高聚醯亞胺前驅物層和金屬箔間的接著性，因此 在化學藥品處理時(例如，聚醯亞胺前驅物層的回蝕處理等 )，在金屬箔和聚醯亞胺前驅物層、或是其亞胺化而成的絕 14 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------^---------^ (請先閱讀背面之注意事項再填寫本頁) 497188 A7 _____B7_____ 五、發明說明（0 ) 緣層9之間，能夠防止剝離現象的產生。 還有，若將圖1及圖2所說明的附突塊配線電路基板 之製造方法從突塊形成方法的側面來掌握，即可抽出圖4 所說明的突塊形成方法。 亦即，在具有配線電路1的厚度tl及應形成在配線電 路1上的突塊2高度t2之合計厚度(tl+t2)、突塊形成面表 面粗度爲〇·2〜20/z m之金屬箔3的突塊形成面3a上，形成 突塊形成用蝕刻遮罩7(圖4(a))，從突塊形成用蝕刻遮罩7 側起半蝕刻金屬箔3到達相當於所望突塊高度t2的深度， 即可如圖4(b)所示般，形成頂端面的表面粗度爲0.2〜20// m之突塊2。這時，在突塊2的形成之後，進行配線電路1 的加工形成亦可，又亦可在進行預備配線電路1的加工形 成後，進行突塊2的形成。 如此般所得突塊的高度變一致，配線電路和突塊之合 計厚度也變得一致。因此能夠達成安定的突塊連接。 〔發明效果〕 根據本發明的製造方法，能提供一附突塊配線電路基 板，其突塊的強度安定，能達成安定的突塊連接’且不需 電鎪前處理般的繁雜操作。特別能夠藉由超音波而一次安 定地完成積體電路上的突塊連接。 〔圖式之簡單說明〕 圖1(a)〜（g)係顯示本發明的蝕刻遮罩的製造方法的步 ______ 本紙張尺度適用中國國家標準（CNS)A4規格（210 x 297公釐） --------訂---------線 i^w. (請先閱讀背面之注意事項再填寫本頁) 497188 A7 _B7 五、發明說明（4) 驟說明圖。 圖2(a)〜（g)係顯示本發明的附突塊配線電路基板的製 造方法的步驟說明圖。 圖3係顯示本發明的附突塊配線電路基板的一例的步 驟說明圖。 圖4(a)、（b)係顯示附突塊形成方法的步驟說明圖。 圖5(a)〜（e)係顯示習知附突塊配線電路基板的製造方 法的步驟說明圖。 〔符號說明〕 1…配線電路 2…突塊 3…金屬箔 4…保護膜 5…配線電路形成用蝕刻遮罩 6…覆蓋層 7…突塊形成用蝕刻遮罩 8…聚醯亞胺前驅物層 9…絕緣層 10…金屬薄膜層 11…連接口 _Ιύ_ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---1---------- — — — I —--訂--------I (請先閱讀背面之注意事項再填寫本頁)

Claims (1)

  1. §88 497188 S ___ -^ ___- — -----^ 六'、申請專利範圍 (請先閱讀背面之注意事項再填寫本頁) 1. 一種附突塊配線電路基板，係在配線電路的一面形 成覆蓋層，在另一面形成絕緣層，與配線電路導通的突塊 從絕緣層突出者，其特徵在於：從一金屬箔一體形成出配 線電路和突塊，且突塊的頂端表面之表面粗度爲0·2〜20ν m ° 2. 如申請專利範圍第1項之附突塊配線電路基板，其 中，在配線電路的突塊形成面和絕緣層之間，設置相異於 金屬箔的金屬所構成之金屬薄膜層° 3. 如申請專利範圍第2項之附突塊配線電路基板，其 中，絕緣層是聚醯亞胺前驅物層經亞胺化而成的聚醯亞胺 膜，該金屬薄膜層，對於聚醯亞胺前驅物層較金屬箱顯示 更高的接著力。 4. 如申請專利範圍第1〜3項中任一項之附突塊配線電 路基板，其中，覆蓋層具有能夠從覆蓋層側接通到配線電 路的連接口。 經濟部智慧財產局員工消費合作社印製 5. —種附突塊配線電路基板之製造方法’係用來製造 在配線電路上形成有頂端表面的表面粗度爲〇·2〜20/Zm的 突塊之附突塊配線電路基板者；其特徵爲包含以下步驟： (a) 步驟，在具有配線電路厚度及應形成於配線電路上 的突塊高度之合計厚度、表面粗度0.2〜20/zm的金屬范之 突塊形成面上，積層保護膜，在金屬箔的配線電路形成面 上，形成配線電路形成用的蝕刻遮罩； (b) 步驟，從配線電路形成用的蝕刻遮罩側將金屬箔施 以半蝕刻，來形成所望厚度的配線電路； 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） __1 ____ 497188 A8 B8 C8 D8 六、申請專利範圍 (C)步驟，除去配線電路形成用的蝕刻遮罩後，在配線 電路上設置覆蓋層； (請先閱讀背面之注意事項再填寫本頁) (d) 步驟，除去金屬箔的突塊形成面上所設的保護膜後 ’在突塊形成面上，形成突塊形成用的蝕刻遮罩； (e) 步驟，從突塊形成用的蝕刻遮罩側將金屬箔施以半 蝕刻，來形成所望高度的突塊； ⑴步驟，除去突塊形成用的蝕刻遮罩後，以埋入突塊 的方式來形成聚醯亞胺前驅物層；以及 (g)步驟，蝕刻聚醯亞胺前驅物層，使其亞胺化而形成 所望厚度的絕緣膜。 6. 如申請專利範圍如第5項之製造方法，其中，在步 驟(f)中，除去突塊形成用的蝕刻遮罩後，形成相異於金屬 箔的金屬所構成之金屬薄膜層，在此金屬薄膜層上，以埋 入突塊的方式形成聚醯亞胺前驅物層。 7. 如申請專利範圍如第6項之製造方法，其中，金屬 薄膜層，對於聚醯亞胺前驅物層較金屬箔顯示更高的接著 性。 經濟部智慧財產局員工消費合作社印 8· —種附突塊配線電路基板之製造方法，係用來製造 在配線電路上形成有頂端表面的表面粗度爲0.2〜20 # m .的 突塊之附突塊配線電路基板的製造方法；其特徵爲包含以 下步驟： (aa)步驟，在具有配線電路的厚度及應形成於配線電 路上的突塊高度之合計厚度、表面粗度〇·2〜20/zm的金屬 箔之配線電路形成面上，積層保護膜，在金屬箔之突塊形 2 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） 經濟部智慧財產局員工消費合作社印製 497188 A8 B8 C8 D8 六、申請專利範圍 成面上，形成突塊形成用的蝕刻遮罩； (bb)步驟，從突塊形成用的蝕刻遮罩側將金屬箔施以 半蝕刻，來形成所望高度的突塊； (cc)步驟，除去突塊形成用的鈾刻遮罩後，以埋入突 塊的方式形成聚醯亞胺前驅物層； (dd)步驟，蝕刻聚醯亞胺前驅物層，使其亞胺化而形 成所望厚度的絕緣膜； (ee)步驟，除去金屬箔的配線電路形成面上所設的保 護膜後，在配線電路形成面上，形成配線電路形成用的蝕 刻遮罩； (ff)步驟，從配線電路形成用的蝕刻遮罩側將金屬箔施 以半鈾刻，來形成所望厚度的配線電路； (gg)步驟，除去配線電路形成用的蝕刻遮罩後，在配 線電路上設置覆蓋層。 9·如申請專利範圍如第8項之製造方法，其中，於步 驟（cc)，除去突塊形成用的蝕刻遮罩後，形成相異於金屬 箱的金屬所構成之金屬薄膜層，在該金屬薄膜層上，以埋 入突塊的方式形成聚醯亞胺前驅物層。 10·如申請專利範圍如第9項之製造方法，其中，金 屬薄膜層’對於聚醯亞胺前驅物層較金屬箔顯示更高的接 著性。 11·一種突塊形成方法，係和配線電路一體形成在一金 屬箔上之突塊的形成方法；其特徵在於：在具有配線電路 的厚度及應形成於配線電路上的突塊高度之合計厚度、表 __________ 3 本紙張尺度適用中國國豕標準（CNS)A4規格（21〇 X 297公髮） -------------^--------^---------^ (請先閱讀背面之注意事項再填寫本頁) 497188 A8 B8 C8 D8 、申請專利範圍 面粗度爲0.2〜20/zm的金屬箔之突塊形成面上，形成突塊 形成用蝕刻遮罩，從突塊形成用蝕刻遮罩側來半蝕刻金屬 箔至相當於所望突塊高度的深度，藉以形成頂端面的表面 粗度爲0.2〜20/zm的突塊。 I- i n i HI nn m in m m I m l=i m - -- m n n 一口，I VI m ϋ ί ·ϋ I n I (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
TW090123134A 2000-10-03 2001-09-20 Wiring circuit board having bumps and its manufacturing method TW497188B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000303745A JP2002111185A (ja) 2000-10-03 2000-10-03 バンプ付き配線回路基板及びその製造方法

Publications (1)

Publication Number Publication Date
TW497188B true TW497188B (en) 2002-08-01

Family

ID=18784902

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090123134A TW497188B (en) 2000-10-03 2001-09-20 Wiring circuit board having bumps and its manufacturing method

Country Status (5)

Country Link
US (2) US6800816B2 (zh)
JP (1) JP2002111185A (zh)
KR (1) KR100794544B1 (zh)
CN (1) CN1346147A (zh)
TW (1) TW497188B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3593935B2 (ja) * 1999-11-10 2004-11-24 ソニーケミカル株式会社 バンプ付き配線回路基板の製造方法及びバンプ形成方法
US7006883B2 (en) * 2001-10-10 2006-02-28 Semiconductor Energy Laboratory Co., Ltd. Production system for composite product and production method for manufacturing of same
WO2003085728A1 (en) * 2002-04-11 2003-10-16 Koninklijke Philips Electronics N.V. Carrier, method of manufacturing a carrier and an electronic device
CN101621015B (zh) * 2008-07-04 2011-03-23 南茂科技股份有限公司 平坦化金属凸块表面的方法
JP5147779B2 (ja) * 2009-04-16 2013-02-20 新光電気工業株式会社 配線基板の製造方法及び半導体パッケージの製造方法
JP6996976B2 (ja) * 2014-12-16 2022-01-17 アンフェノール コーポレイション プリント回路基板のための高速インターコネクト
CN109661112B (zh) * 2017-10-12 2020-08-04 伟裕(厦门)电子有限公司 一种单层铜多种厚度结构的镂空柔性线路板及其制作方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3217089A (en) * 1962-06-01 1965-11-09 Control Data Corp Embedded printed circuit
JPH0755783B2 (ja) * 1988-04-01 1995-06-14 三菱電機株式会社 油圧エレベータのパワーユニット
JP2698096B2 (ja) * 1988-05-07 1998-01-19 シャープ株式会社 光磁気記録装置のデータ記録方法
US5081520A (en) * 1989-05-16 1992-01-14 Minolta Camera Kabushiki Kaisha Chip mounting substrate having an integral molded projection and conductive pattern
US5487999A (en) * 1991-06-04 1996-01-30 Micron Technology, Inc. Method for fabricating a penetration limited contact having a rough textured surface
JP3219897B2 (ja) * 1993-05-07 2001-10-15 イビデン株式会社 プリント配線板
US5629835A (en) * 1994-07-19 1997-05-13 Olin Corporation Metal ball grid array package with improved thermal conductivity
US5525204A (en) * 1994-09-29 1996-06-11 Motorola, Inc. Method for fabricating a printed circuit for DCA semiconductor chips
US6157084A (en) * 1995-03-17 2000-12-05 Nitto Denko Corporation Film carrier and semiconductor device using same
KR0167889B1 (ko) * 1995-06-09 1999-02-01 김주용 반도체 소자의 비아홀의 형성방법
JP2899540B2 (ja) * 1995-06-12 1999-06-02 日東電工株式会社 フィルムキャリアおよびこれを用いた半導体装置
JP3015712B2 (ja) * 1995-06-30 2000-03-06 日東電工株式会社 フィルムキャリアおよびそれを用いてなる半導体装置
JP3666955B2 (ja) * 1995-10-03 2005-06-29 日本メクトロン株式会社 可撓性回路基板の製造法
US5776824A (en) * 1995-12-22 1998-07-07 Micron Technology, Inc. Method for producing laminated film/metal structures for known good die ("KG") applications
JP3166611B2 (ja) * 1996-04-19 2001-05-14 富士ゼロックス株式会社 プリント配線板及びその製造方法
MY138743A (en) * 1996-05-13 2009-07-31 Mitsui Mining & Smelting Co High tensile strength electrodeposited copper foil and the production process of the same
US6085414A (en) * 1996-08-15 2000-07-11 Packard Hughes Interconnect Company Method of making a flexible circuit with raised features protruding from two surfaces and products therefrom
JP3633252B2 (ja) * 1997-01-10 2005-03-30 イビデン株式会社 プリント配線板及びその製造方法
JP3554650B2 (ja) * 1997-03-21 2004-08-18 ソニーケミカル株式会社 回路基板
JP3061767B2 (ja) * 1997-07-29 2000-07-10 新藤電子工業株式会社 テープキャリアとその製造方法
US5831832A (en) * 1997-08-11 1998-11-03 Motorola, Inc. Molded plastic ball grid array package
US5965944A (en) * 1997-11-12 1999-10-12 International Business Machines Corporation Printed circuit boards for mounting a semiconductor integrated circuit die
JPH11340596A (ja) * 1998-05-21 1999-12-10 Furukawa Electric Co Ltd:The 印刷回路基板用の銅箔、および樹脂付き銅箔
JP2000082761A (ja) * 1998-07-03 2000-03-21 Sumitomo Metal Mining Co Ltd バンプ接合用配線板、該配線板により組み立てられた半導体装置およびバンプ接合用配線板の製造方法
US6242078B1 (en) * 1998-07-28 2001-06-05 Isola Laminate Systems Corp. High density printed circuit substrate and method of fabrication
JP4124521B2 (ja) * 1998-08-05 2008-07-23 三井化学株式会社 ポリイミド金属箔積層板及びその製造方法
JP3975569B2 (ja) * 1998-09-01 2007-09-12 ソニー株式会社 実装基板及びその製造方法
JP2000177051A (ja) * 1998-12-21 2000-06-27 Mitsui Chemicals Inc 金属箔耐熱樹脂積層板の製造方法
JP3701807B2 (ja) * 1999-01-20 2005-10-05 ソニーケミカル株式会社 基板製造方法、及び基板
JP3137186B2 (ja) * 1999-02-05 2001-02-19 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 層間接続構造体、多層配線基板およびそれらの形成方法
US6020261A (en) * 1999-06-01 2000-02-01 Motorola, Inc. Process for forming high aspect ratio circuit features
JP3291482B2 (ja) * 1999-08-31 2002-06-10 三井金属鉱業株式会社 整面電解銅箔、その製造方法および用途
JP3593935B2 (ja) * 1999-11-10 2004-11-24 ソニーケミカル株式会社 バンプ付き配線回路基板の製造方法及びバンプ形成方法

Also Published As

Publication number Publication date
US6800816B2 (en) 2004-10-05
CN1346147A (zh) 2002-04-24
US7076868B2 (en) 2006-07-18
JP2002111185A (ja) 2002-04-12
US20020038721A1 (en) 2002-04-04
US20040188139A1 (en) 2004-09-30
KR20020026849A (ko) 2002-04-12
KR100794544B1 (ko) 2008-01-17

Similar Documents

Publication Publication Date Title
TWI304716B (en) Double-sided wiring board fabrication method, double-sided wiring board, and base material therefor
TW497161B (en) Semiconductor device manufacturing method having a step of forming a post terminal on a wiring by electroless plating
TWI246753B (en) Package substrate for electrolytic leadless plating and manufacturing method thereof
US7520053B2 (en) Method for manufacturing a bump-attached wiring circuit board
TW464995B (en) Method of manufacturing substrate with bump wiring circuit and method of forming such bump
WO2000007419A1 (fr) Procede de production d'un substrat souple
TW408410B (en) Manufacture of wiring substrate for mounting semiconductor element
TWI304313B (en) Method for manufacturing a circuit board without incoming line
TW595283B (en) Flexible circuit board and its manufacturing method
TW497188B (en) Wiring circuit board having bumps and its manufacturing method
JPH10125818A (ja) 半導体装置用基板並びに半導体装置及びそれらの製造方法
CN102145566A (zh) 可湿式蚀刻的叠层体、绝缘薄膜及使用其的电子电路部件
TW200913811A (en) A circuit board structure with a capacitance element embedded therein and method for fabricating tme same
JPH10125819A (ja) 半導体装置用基板並びに半導体装置及びそれらの製造方法
TW201126623A (en) Circuit board and method of manufacturing the same
TW201838496A (zh) 柔性電路板製作方法
CN101083214A (zh) 封装基板的制造方法
JP2001111201A (ja) 配線板の製造方法およびそれを用いて製造された配線板
TW201138581A (en) Circuit board structure and fabrication method thereof
JP2004072027A (ja) 突起電極付き配線基板の製造方法
TW201019813A (en) Printed circuit board and manufacturing method thereof
JPH1041611A (ja) プリント配線板の製造方法及びプリント配線板
JP2000156557A (ja) 配線部材の製造法
JP2004072028A (ja) 突起電極付き配線基板の製造方法
TW557645B (en) Flexible printed wiring board and its production method

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent