CN1346147A - 带突起的线路板及其制造方法 - Google Patents

带突起的线路板及其制造方法 Download PDF

Info

Publication number
CN1346147A
CN1346147A CN01137241A CN01137241A CN1346147A CN 1346147 A CN1346147 A CN 1346147A CN 01137241 A CN01137241 A CN 01137241A CN 01137241 A CN01137241 A CN 01137241A CN 1346147 A CN1346147 A CN 1346147A
Authority
CN
China
Prior art keywords
projection
wired circuit
etching mask
metal
forms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN01137241A
Other languages
English (en)
Inventor
金田丰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dexerials Corp
Original Assignee
Sony Chemicals Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Chemicals Corp filed Critical Sony Chemicals Corp
Publication of CN1346147A publication Critical patent/CN1346147A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y10T29/49149—Assembling terminal to base by metal fusion bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明的目的是制造一种带突起的线路板,能够实现稳定的突起连接,而不需要电镀的前期处理这样的复杂的操作。在具有布线电路1的厚度t1与将要在布线电路1上形成的突起2的厚度t2的合计厚度(t1+t2),并且表面粗糙度为0.2～20μm的金属箔3的突起形成面3a上,形成突起形成用腐蚀掩模7,从突起形成用腐蚀掩模7侧半腐蚀金属箔3,而到达相当于所希望的突起高度t2的深度,由此,能够形成顶端表面的表面粗糙度为0.2～20μm的突起2。

Description

带突起的线路板及其制造方法
技术领域
本发明涉及具有高度一定的突起的带突起的线路板及其制造方法。
背景技术
当连接半导体元件和液晶显示元件等电子部件元件与电路板时，或者，当连接多层线路板的层间时，广泛采用由微小突起(例如，突起直径50μm，突起高度30μm)所进行的连接。
在图5中表示了这样大小的突起的形成的典型的方法。
即，首先，如图5(a)所示的那样，准备在聚酰亚胺薄膜51上贴合了铜箔52的两层柔性基板53，通过光刻法来对铜箔52进行刻图，而形成布线电路54(图5(b))。
接着，按照常用方法在布线电路54上形成覆盖包覆层55(图5(c))。例如，在布线电路54上形成聚酰胺酸层，通过光刻法进行刻图，通过酰胺化而形成覆盖包覆层55。或者，可以印刷光致抗蚀剂墨水。
接着，在与布线电路54相对应的聚酰亚胺薄膜51的区域上照射激光，而形成突起用孔56(图5(d))，接着，根据需要，用保护薄膜(未图示)覆盖覆盖包覆层55，然后，通过电解电镀法来在突起用孔56的底部露出的布线电路54上成长金属突起57，由此，形成微小突起(图5(e))。
但是，当通过激光照射而开出突起用孔56时，由于附着在突起用孔56的底部的污迹量的偏差，使开口面积出现偏差，其结果，存在在金属突起57的高度上产生较大的偏差的问题。因此，稳定的突起连接变得困难。特别是，难于通过超声波连接来一起把半导体元件连接在布线电路上。而且，为了改善布线电路54与形成在其上的金属突起57之间的紧密粘接强度，必须进行电镀的前期处理。
为了解决以上的现有技术的问题，本发明的目的是提供带突起的线路板的制造方法，能够实现稳定的突起连接，但不需要电镀的前期处理这样的复杂的操作。
发明概述
本发明人发现：通过把具有相当于金属突起高度的厚度和布线电路层的厚度的合计的厚度并且表面粗糙度为0.2～20μm的金属箔半腐蚀到相当于金属突起的厚度的深度，不必进行电镀的前期处理这样的复杂的操作，就能制作均匀的高度的突起，并且，是顶端表面的表面粗糙度为0.2～20μm的突起，能够实现稳定的突起连接，而完成了本发明。
即，本发明提供一种带突起的线路板，在布线电路的一面上形成覆盖包覆层，在另一面形成绝缘层，使与布线电路导通的突起从该绝缘层突出，其特征在于，从一个金属箔整体地形成布线电路和突起，并且，突起的顶端表面的表面粗糙度为0.2～20μm。
在该带突起的线路板中，为了提高绝缘层与金属箔之间的粘接力，最好在布线电路的突起形成面与绝缘层之间设置由与金属箔不同的金属组成的金属薄膜层。特别是，当绝缘层是对聚酰亚胺前体层进行酰胺化的聚酰亚胺膜时，金属薄膜层呈现比金属箔更高的对聚酰亚胺前体层的粘接力。由此，能够提高与聚酰亚胺前体层(及其酰胺化膜)的紧密粘接性。作为这样的金属箔与金属薄膜的组合，可以例举出：金属箔是铜箔，金属薄膜是Ni、Zn、Sn或者Ni-Co合金等薄膜的组合。
而且，最好在覆盖包覆层上设置用于能够从覆盖包覆层对布线电路进行接触的连接口。
而且，本发明提供一种带突起的线路板的制造方法，在布线电路上形成顶端表面的表面粗糙度为0.2～20μm的突起，其特征在于，包含以下工序：
(a)在具有布线电路的厚度与将要在布线电路上形成的突起的高度的合计厚度的，表面粗糙度为0.2～20μm的金属箔的突起形成面上层叠保护薄膜，在金属箔的布线电路形成面上形成布线电路形成用腐蚀掩模；
(b)从布线电路形成用腐蚀掩模侧半腐蚀金属箔，而形成所希望厚度的布线电路；
(c)在除去布线电路形成用腐蚀掩模后，在布线电路上设置覆盖包覆层；
(d)在除去设在金属箔的突起形成面上的保护薄膜之后，在突起形成面上形成突起形成用腐蚀掩模；
(e)从突起形成用腐蚀掩模侧半腐蚀金属箔，而形成所希望高度的突起；
(f)在除去突起形成用腐蚀掩模之后，形成聚酰亚胺前体层，以便于埋入突起；
(g)腐蚀聚酰亚胺前体层，进行酰胺化而形成所希望厚度的绝缘层。在该制造方法中，在突起形成之前形成布线电路。
在该制造方法中，在工序(f)中，在除去突起形成用腐蚀掩模之后，形成由与金属箔不同的金属(特别是，具有比金属箔更高的与聚酰亚胺前体层的紧密粘接性的金属)组成的金属薄膜层，在该金属薄膜层上形成聚酰亚胺前体层以便于埋入突起。由此，能够提高与聚酰亚胺前体层(及其酰胺化膜)的紧密粘接性。
而且，本发明提供一种带突起的线路板的制造方法，在布线电路上形成顶端表面的表面粗糙度为0.2～20μm的突起，其特征在于，包含以下工序：
(aa)在具有布线电路的厚度与将要在布线电路上形成的突起的高度的合计厚度的，表面粗糙度为0.2～20μm的金属箔的布线电路形成面上层叠保护薄膜，在金属箔的突起形成面上形成突起形成用腐蚀掩模；
(bb)从突起形成用腐蚀掩模侧半腐蚀金属箔，而形成所希望厚度的突起；
(cc)在除去突起形成用腐蚀掩模后，形成聚酰亚胺前体层，以便于埋入突起；
(dd)腐蚀聚酰亚胺前体层，进行酰胺化而形成所希望厚度的绝缘层；
(ee)在除去设在金属箔的布线电路形成面上的保护薄膜之后，在布线电路形成面上形成布线电路形成用腐蚀掩模；
(ff)从布线电路形成用腐蚀掩模侧半腐蚀金属箔，而形成所希望厚度的布线电路；
(gg)在除去布线电路形成用腐蚀掩模后，在布线电路上设置覆盖包覆层。在该制造方法中，在布线电路形成之前形成突起。
在该制造方法中，在工序(cc)中，在除去突起形成用腐蚀掩模之后，形成由与金属箔不同的金属(特别是，具有比金属箔更高的与聚酰亚胺前体层的紧密粘接性的金属)组成的金属薄膜层，在该金属薄膜层上形成聚酰亚胺前体层以便于埋入突起。由此，能够提高与聚酰亚胺前体层(及其酰胺化膜)的紧密粘接性。
而且，本发明提供一种突起形成方法，其特征在于，在具有布线电路的厚度与将要在布线电路上形成的突起的高度的合计厚度的，表面粗糙度为0.2～20μm的金属箔的突起形成面上形成突起形成用腐蚀掩模，从突起形成用腐蚀掩模侧把金属箔半腐蚀到相当于所希望的突起高度的深度，由此，形成顶端表面的表面粗糙度为0.2～20μm的突起。
附图的简要说明
图1是本发明的带突起的线路板的制造方法的工序说明图；
图2是本发明的带突起的线路板的制造方法的工序说明图；
图3是本发明的带突起的线路板的一例的断面图；
图4是突起形成方法的工序说明图；
图5是现有的带突起的线路板的制造方法的工序说明图。
实施例详述
对于本发明的带突起的线路板，按照其制造例，参照附图对每个工序进行详细说明。
首先，作为在布线电路上形成突起的带突起的线路板的制造方法，参照图1来对在突起形成之前，形成布线电路的制造方法(工序(a)～(g))进行说明。
工序(a)
首先，在具有布线电路1(图中，参照虚线)的厚度t1和将要形成在布线电路1上的突起2(图中，参照虚线)的高度t2的合计厚度的金属箔3的突起形成面3a上层叠保护薄膜4，在金属箔3的布线电路形成面3b上形成布线电路形成用腐蚀掩模5(图1(a))。
其中，作为金属箔3，使用其突起形成面3a的表面粗糙度为0.2～20μm，最好为2～18μm的。通过使用这样的表面粗糙度的金属箔3，能够使突起2的顶端表面的表面粗糙度为0.2～20μm，最好为2～18μm。这样的表面粗糙度的突起2，由于在其顶端表面(连接面)上形成很多细微的凹凸，则当使用粘接剂与其他的电子部件(被连接体)相连接时，能够从凸部(突起)的顶端排除粘接剂，而使多个凸部与被连接体相接触，因此，能够实现可靠性高的连接。
表面粗糙度的测定可以利用市售的表面粗糙度计来进行。
对于布线电路1的厚度t1和突起2的高度t2，可以根据布线电路板的使用目的来选择最佳的数值。例如，当使用布线电路板作为半导体元件的搭载基板时，可把布线电路1的厚度t1设定为20μm，把突起2的高度t2设定为30μm，把突起2的直径设定为50μm。
而且，作为金属箔3的材料，可以使用在布线电路板的导体层中所使用的材料，最好使用铜箔。
布线电路形成用腐蚀掩模5可通过光致抗蚀剂墨水(ink)的丝网印刷而形成在金属箔3的布线电路形成面3b上。或者，设置感光性树脂层和干膜，通过通常的方法来进行暴光·显影，进行刻图，由此来形成。
工序(b)
接着，从布线电路形成用腐蚀掩模5侧半腐蚀金属箔3，而形成所希望的厚度t1的布线电路1(图1(b))。
半腐蚀的条件(温度、腐蚀液组成等)能够根据金属箔3的材料和将要腐蚀的厚度等来进行适当选择。
工序(c)
接着，通过通常方法来除去布线电路形成用腐蚀掩模5，然后，在布线电路1上设置覆盖包覆层6(图1(c))。
覆盖包覆层6可以通过丝网印刷法来形成覆盖包覆层用涂料。或者，设置感光性树脂层和干膜，通过通常的方法来进行暴光·显影，进行刻图来形成。而且，也可用通常方法来设置由聚酰胺酸等的聚酰亚胺前体组成的层，通过进行腐蚀、酰胺化来形成。
工序(d)
用通常方法除去在金属箔3的突起形成面3a上所设置的保护薄膜4，然后，在突起形成面3a上形成突起形成用腐蚀掩模7(图1(d))。
突起形成用腐蚀掩模7可以通过通过光致抗蚀剂墨水的丝网印刷而形成在金属箔3的突起形成面3a上。或者，设置感光性树脂层和干膜，通过通常的方法来进行暴光·显影，进行刻图，由此来形成。
工序(e)
从突起形成用腐蚀掩模7侧半腐蚀金属箔3，而形成所希望的高度t2的突起2(图1(e))。所形成的突起2的顶端表面的表面粗糙度的程度与金属箔3的表面粗糙度相对应，从而为0.2～20μm。
半腐蚀的条件(温度、腐蚀液组成等)可根据金属箔3的材料和将要腐蚀的厚度等来进行适当选择。
而且，在半腐蚀之前，可以用保护薄膜覆盖覆盖包覆层6(未图示)。
用通常方法除去突起形成用腐蚀掩模7，然后，形成聚酰亚胺前体层8以便于埋入突起2(图1(f))。
在突起形成用腐蚀掩模7除去时，当用保护薄膜覆盖覆盖包覆层6时，可以同时除去保护薄膜。
而且，聚酰亚胺前体层8通过用通常方法使聚酰胺酸等形成薄膜来形成。酰胺化条件可以根据使用的聚酰亚胺前体的种类等来决定。
而且，在该工序(f)中，在除去突起形成用腐蚀掩模之后，为了提高金属箔与绝缘层之间的粘接力，形成由与金属箔不同的金属组成的金属薄膜层，在该金属薄膜层上形成聚酰亚胺前体层，以便于埋入突起。由此，能够提高与聚酰亚胺前体层(以及把其酰胺化的聚酰亚胺膜)的紧密粘接性。
作为这样的金属薄膜层，由对后述的聚酰亚胺前体层8呈现比金属箔3更高的粘接力的金属材料而形成。由此，能够提高聚酰亚胺前体层8与金属箔3之间的粘接性，这样，在其后的药品处理(例如，工序(g)的聚酰亚胺前体层8的腐蚀处理等)中，能够防止在金属箔3与聚酰亚胺前体层8或者把其酰胺化的绝缘层9之间产生剥离现象。
作为这样的金属薄膜层，当金属箔3为一般的铜箔时，最好使用Ni、Zn、Sn或者Ni-Co合金等的薄膜。这些薄膜可以通过无电解电镀法、电解电镀法、真空蒸镀法等来形成。
当金属薄膜层的层厚过薄时，不能充分改善绝缘层9与布线电路1的粘接性，当过厚时，不能得到与加厚的膜厚相对应的效果，因此，最好为0.01～4μm。特别是，当金属薄膜层为Zn或者Sn的薄膜时，其最好的膜厚为0.1～0.5μm，当为Ni-Co合金的薄膜时，其最好的膜厚为0.1～4μm，而且，当为Ni的薄膜时，其最好的膜厚为0.01～0.5μm。
工序(g)
腐蚀聚酰亚胺前体层8，进行酰胺化而形成所希望的厚度t3的绝缘层9。由此，得到图1(g)所示的带突起的线路板。
下面，作为在布线电路上形成突起的带突起的线路板的制造方法，参照图2来对在布线电路形成之前，形成突起的制造方法(工序(aa)～(gg))一个工序一个工序地进行说明。而且，在图2中，用与图1相同的标号所表示的构成部件与图1中相同标号的构成部件相对应。
工序(aa)
首先，在具有布线电路1(图中，参照虚线)的厚度t1和将要形成在布线电路1上的突起2(图中，参照虚线)的高度t2的合计厚度的金属箔3的布线电路形成面3b上层叠保护薄膜4，在金属箔3的突起形成面3a上形成突起形成用腐蚀掩模7(图2(a))。
其中，作为金属箔3，使用其突起形成面3a的表面粗糙度为0.2～20μm，最好为2～18μm的。
工序(bb)
从突起形成用腐蚀掩模7侧半腐蚀金属箔3，而形成所希望的高度t2的突起2(图2(b))。所形成的突起2的顶端表面的表面粗糙度的程度与金属箔3的表面粗糙度相对应，因而为0.2～20μm。
工序(cc)
通过通常方法来除去突起形成用腐蚀掩模7，然后，形成聚酰亚胺前体层8以便于埋入突起2(图2(c))。
在该工序(cc)中，在除去突起形成用腐蚀掩模之后，形成由与金属箔不同的金属组成的金属薄膜层，在该金属薄膜层上形成聚酰亚胺前体层，以便于埋入突起(参照工序(f))。
工序(dd)
腐蚀聚酰亚胺前体层8，进行酰胺化而形成所希望的厚度t3的绝缘层9(图2(d))。
工序(ee)
用通常方法除去在金属箔3的布线电路形成面3b上所设的保护薄膜4，然后，在布线电路形成面3b上形成布线电路形成用腐蚀掩模5(图2(e))。
工序(ff)
从布线电路形成用腐蚀掩模5侧半腐蚀金属箔3，而形成所希望的厚度t1的布线电路1(图2(f))。
而且，在半腐蚀之前，可以用保护薄膜来覆盖突起2(未图示)。
工序(gg)
通过通常方法来除去布线电路形成用腐蚀掩模5，然后，在布线电路1上设置覆盖包覆层6。由此，得到图2(g)所示的带突起的线路板。
而且，在布线电路形成用腐蚀掩模5的除去时，当用保护薄膜覆盖突起2时，可以同时除去保护薄膜。
用以上的本发明的制造方法所得到的带突起的线路板，如图1(g)和图2(g)所示的那样，在布线电路1的一面上形成覆盖包覆层6，在另一面上形成绝缘层9，与布线电路1导通的突起2从绝缘层9突出而形成，由于布线电路1和突起2由一个金属箔一体地形成，因此，能够使多个突起的高度均匀化，而且，由于在突起2的顶端表面上形成多个突起，而能够实现一定的突起连接，而不需要电镀的前期处理这样复杂的操作。而且，该带突起的线路板，在覆盖包覆层6上具有用于能够从覆盖包覆层6侧接触布线电路1的连接口11，因此，成为两面接触基板，能够提高电子元件的安装密度。
而且，如图3所示的那样，当在布线电路1的突起形成面与绝缘层9之间设置由与金属箔不同的金属组成的金属薄膜层10时，能够改善绝缘层9的紧密粘接性。特别是，当绝缘层9是把聚酰亚胺前体层进行酰胺化的聚酰亚胺膜时，最好由对聚酰亚胺前体层呈现比金属箔更高的粘接力的材料来形成该金属薄膜层10。例如，当金属箔为铜箔时，由Ni、Zn、Sn或者Ni-Co合金等的薄膜来形成。通过这样的构成，能够提高聚酰亚胺前体层与金属箔之间的粘接性，这样，在药品处理(例如，聚酰亚胺前体层的腐蚀处理等)中，能够防止在金属箔与聚酰亚胺前体层或者对其进行酰胺化的绝缘层9之间产生剥离现象。
而且，当从突起的形成方法这样的侧面来抓住图1和图2中说明的带突起的线路板的制造方法时，能够提出图4中说明的突起形成方法。
即，在具有布线电路1的厚度t1与将要在布线电路1上形成的突起2的厚度t2的合计厚度(t1+t2)，并且突起形成面的表面粗糙度为0.2～20μm的金属箔3的突起形成面3a上，形成突起形成用腐蚀掩模7(图4(a))，从突起形成用腐蚀掩模7侧半腐蚀金属箔3，而到达相当于所希望的突起高度t2的深度，由此，如图4(b)所示的那样，能够形成顶端表面的表面粗糙度为0.2～20μm的突起2。在此情况下，可以在突起2的形成之后进行布线电路1的加工形成，而且，也可以在预先进行布线电路1的加工形成之后，来进行突起2的形成。
这样得到的突起的高度为均匀的，布线电路与突起的合计厚度为一定的。这样，能够实现稳定的突起连接。
发明效果
根据本发明的制造方法，能够提供一种带突起的线路板，突起强度稳定，能够实现稳定的突起连接，不需要电镀的前期处理这样的复杂的操作。特别是，能够通过超声波来一起稳定地连接集成电路中的突起连接。

Claims (11)

1.一种带突起的线路板，在布线电路的一面上形成覆盖包覆层，在另一面形成绝缘层，使与布线电路导通的突起从该绝缘层突出，其特征在于，从一个金属箔整体地形成布线电路和突起，并且，突起的顶端表面的表面粗糙度为0.2～20μm。
2.根据权利要求1所述的带突起的线路板，其特征在于，在布线电路的突起形成面与绝缘层之间设置由与金属箔不同的金属组成的金属薄膜层。
3.根据权利要求2所述的带突起的线路板，其特征在于，绝缘层是对聚酰亚胺前体层进行酰胺化的聚酰亚胺膜，金属薄膜层呈现比金属箔更高的对聚酰亚胺前体层的粘接力。
4.根据权利要求1～3任一项所述的带突起的线路板，其特征在于，在覆盖包覆层上设置用于能够从覆盖包覆层对布线电路进行接触的连接口。
5.一种带突起的线路板的制造方法，在布线电路上形成顶端表面的表面粗糙度为0.2～20μm的突起，其特征在于，包含以下工序：
(a)在具有布线电路的厚度与将要在布线电路上形成的突起的高度的合计厚度的，表面粗糙度为0.2～20μm的金属箔的突起形成面上层叠保护薄膜，在金属箔的布线电路形成面上形成布线电路形成用腐蚀掩模；
(b)从布线电路形成用腐蚀掩模侧半腐蚀金属箔，而形成所希望厚度的布线电路；
(c)在除去布线电路形成用腐蚀掩模后，在布线电路上设置覆盖包覆层；
(d)在除去设在金属箔的突起形成面上的保护薄膜之后，在突起形成面上形成突起形成用腐蚀掩模；
(e)从突起形成用腐蚀掩模侧半腐蚀金属箔，而形成所希望高度的突起；
(f)在除去突起形成用腐蚀掩模之后，形成聚酰亚胺前体层，以便于埋入突起；
(g)腐蚀聚酰亚胺前体层，进行酰胺化而形成所希望厚度的绝缘层。
6.根据权利要求5所述的制造方法，其特征在于，在工序(f)中，在除去突起形成用腐蚀掩模之后，形成由与金属箔不同的金属组成的金属薄膜层，在该金属薄膜层上形成聚酰亚胺前体层以便于埋入突起。
7.根据权利要求6所述的制造方法，其特征在于，金属薄膜层呈现比金属箔更高的对聚酰亚胺前体层的粘接力。
8.一种带突起的线路板的制造方法，在布线电路上形成顶端表面的表面粗糙度为0.2～20μm的突起，其特征在于，包含以下工序：
(aa)在具有布线电路的厚度与将要在布线电路上形成的突起的高度的合计厚度的，表面粗糙度为0.2～20μm的金属箔的布线电路形成面上层叠保护薄膜，在金属箔的突起形成面上形成突起形成用腐蚀掩模；
(bb)从突起形成用腐蚀掩模侧半腐蚀金属箔，而形成所希望厚度的突起；
(cc)在除去突起形成用腐蚀掩模后，形成聚酰亚胺前体层，以便于埋入突起；
(dd)腐蚀聚酰亚胺前体层，进行酰胺化而形成所希望厚度的绝缘层；
(ee)在除去设在金属箔的布线电路形成面上的保护薄膜之后，在布线电路形成面上形成布线电路形成用腐蚀掩模；
(ff)从布线电路形成用腐蚀掩模侧半腐蚀金属箔，而形成所希望厚度的布线电路；
(gg)在除去布线电路形成用腐蚀掩模后，在布线电路上设置覆盖包覆层。
9.根据权利要求8所述的制造方法，其特征在于，在工序(cc)中，在除去突起形成用腐蚀掩模之后，形成由与金属箔不同的金属组成的金属薄膜层，在该金属薄膜层上形成聚酰亚胺前体层以便于埋入突起。
10.根据权利要求9所述的制造方法，其特征在于，金属薄膜层呈现比金属箔更高的对聚酰亚胺前体层的粘接力。
11.一种在一个金属箔上与布线电路一体地形成突起的突起形成方法，其特征在于，在具有布线电路的厚度与将要在布线电路上形成的突起的高度的合计厚度的，表面粗糙度为0.2～20μm的金属箔的突起形成面上形成突起形成用腐蚀掩模，从突起形成用腐蚀掩模侧把金属箔半腐蚀到相当于所希望的突起高度的深度，由此，形成顶端表面的表面粗糙度为0.2～20μm的突起。
CN01137241A 2000-10-03 2001-10-03 带突起的线路板及其制造方法 Pending CN1346147A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP303745/00 2000-10-03
JP2000303745A JP2002111185A (ja) 2000-10-03 2000-10-03 バンプ付き配線回路基板及びその製造方法

Publications (1)

Publication Number Publication Date
CN1346147A true CN1346147A (zh) 2002-04-24

Family

ID=18784902

Family Applications (1)

Application Number Title Priority Date Filing Date
CN01137241A Pending CN1346147A (zh) 2000-10-03 2001-10-03 带突起的线路板及其制造方法

Country Status (5)

Country Link
US (2) US6800816B2 (zh)
JP (1) JP2002111185A (zh)
KR (1) KR100794544B1 (zh)
CN (1) CN1346147A (zh)
TW (1) TW497188B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101621015B (zh) * 2008-07-04 2011-03-23 南茂科技股份有限公司 平坦化金属凸块表面的方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3593935B2 (ja) * 1999-11-10 2004-11-24 ソニーケミカル株式会社 バンプ付き配線回路基板の製造方法及びバンプ形成方法
US7006883B2 (en) * 2001-10-10 2006-02-28 Semiconductor Energy Laboratory Co., Ltd. Production system for composite product and production method for manufacturing of same
WO2003085728A1 (en) * 2002-04-11 2003-10-16 Koninklijke Philips Electronics N.V. Carrier, method of manufacturing a carrier and an electronic device
JP5147779B2 (ja) * 2009-04-16 2013-02-20 新光電気工業株式会社 配線基板の製造方法及び半導体パッケージの製造方法
JP6996976B2 (ja) * 2014-12-16 2022-01-17 アンフェノール コーポレイション プリント回路基板のための高速インターコネクト
CN109661112B (zh) * 2017-10-12 2020-08-04 伟裕(厦门)电子有限公司 一种单层铜多种厚度结构的镂空柔性线路板及其制作方法

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3217089A (en) * 1962-06-01 1965-11-09 Control Data Corp Embedded printed circuit
JPH0755783B2 (ja) * 1988-04-01 1995-06-14 三菱電機株式会社 油圧エレベータのパワーユニット
JP2698096B2 (ja) * 1988-05-07 1998-01-19 シャープ株式会社 光磁気記録装置のデータ記録方法
US5081520A (en) * 1989-05-16 1992-01-14 Minolta Camera Kabushiki Kaisha Chip mounting substrate having an integral molded projection and conductive pattern
US5487999A (en) * 1991-06-04 1996-01-30 Micron Technology, Inc. Method for fabricating a penetration limited contact having a rough textured surface
JP3219897B2 (ja) * 1993-05-07 2001-10-15 イビデン株式会社 プリント配線板
US5629835A (en) * 1994-07-19 1997-05-13 Olin Corporation Metal ball grid array package with improved thermal conductivity
US5525204A (en) * 1994-09-29 1996-06-11 Motorola, Inc. Method for fabricating a printed circuit for DCA semiconductor chips
US6157084A (en) * 1995-03-17 2000-12-05 Nitto Denko Corporation Film carrier and semiconductor device using same
KR0167889B1 (ko) * 1995-06-09 1999-02-01 김주용 반도체 소자의 비아홀의 형성방법
JP2899540B2 (ja) * 1995-06-12 1999-06-02 日東電工株式会社 フィルムキャリアおよびこれを用いた半導体装置
JP3015712B2 (ja) * 1995-06-30 2000-03-06 日東電工株式会社 フィルムキャリアおよびそれを用いてなる半導体装置
JP3666955B2 (ja) * 1995-10-03 2005-06-29 日本メクトロン株式会社 可撓性回路基板の製造法
US5776824A (en) * 1995-12-22 1998-07-07 Micron Technology, Inc. Method for producing laminated film/metal structures for known good die ("KG") applications
JP3166611B2 (ja) * 1996-04-19 2001-05-14 富士ゼロックス株式会社 プリント配線板及びその製造方法
MY138743A (en) * 1996-05-13 2009-07-31 Mitsui Mining & Smelting Co High tensile strength electrodeposited copper foil and the production process of the same
US6085414A (en) * 1996-08-15 2000-07-11 Packard Hughes Interconnect Company Method of making a flexible circuit with raised features protruding from two surfaces and products therefrom
JP3633252B2 (ja) * 1997-01-10 2005-03-30 イビデン株式会社 プリント配線板及びその製造方法
JP3554650B2 (ja) * 1997-03-21 2004-08-18 ソニーケミカル株式会社 回路基板
JP3061767B2 (ja) * 1997-07-29 2000-07-10 新藤電子工業株式会社 テープキャリアとその製造方法
US5831832A (en) * 1997-08-11 1998-11-03 Motorola, Inc. Molded plastic ball grid array package
US5965944A (en) * 1997-11-12 1999-10-12 International Business Machines Corporation Printed circuit boards for mounting a semiconductor integrated circuit die
JPH11340596A (ja) * 1998-05-21 1999-12-10 Furukawa Electric Co Ltd:The 印刷回路基板用の銅箔、および樹脂付き銅箔
JP2000082761A (ja) * 1998-07-03 2000-03-21 Sumitomo Metal Mining Co Ltd バンプ接合用配線板、該配線板により組み立てられた半導体装置およびバンプ接合用配線板の製造方法
US6242078B1 (en) * 1998-07-28 2001-06-05 Isola Laminate Systems Corp. High density printed circuit substrate and method of fabrication
JP4124521B2 (ja) * 1998-08-05 2008-07-23 三井化学株式会社 ポリイミド金属箔積層板及びその製造方法
JP3975569B2 (ja) * 1998-09-01 2007-09-12 ソニー株式会社 実装基板及びその製造方法
JP2000177051A (ja) * 1998-12-21 2000-06-27 Mitsui Chemicals Inc 金属箔耐熱樹脂積層板の製造方法
JP3701807B2 (ja) * 1999-01-20 2005-10-05 ソニーケミカル株式会社 基板製造方法、及び基板
JP3137186B2 (ja) * 1999-02-05 2001-02-19 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 層間接続構造体、多層配線基板およびそれらの形成方法
US6020261A (en) * 1999-06-01 2000-02-01 Motorola, Inc. Process for forming high aspect ratio circuit features
JP3291482B2 (ja) * 1999-08-31 2002-06-10 三井金属鉱業株式会社 整面電解銅箔、その製造方法および用途
JP3593935B2 (ja) * 1999-11-10 2004-11-24 ソニーケミカル株式会社 バンプ付き配線回路基板の製造方法及びバンプ形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101621015B (zh) * 2008-07-04 2011-03-23 南茂科技股份有限公司 平坦化金属凸块表面的方法

Also Published As

Publication number Publication date
US6800816B2 (en) 2004-10-05
TW497188B (en) 2002-08-01
US7076868B2 (en) 2006-07-18
JP2002111185A (ja) 2002-04-12
US20020038721A1 (en) 2002-04-04
US20040188139A1 (en) 2004-09-30
KR20020026849A (ko) 2002-04-12
KR100794544B1 (ko) 2008-01-17

Similar Documents

Publication Publication Date Title
CN1805657A (zh) 配线电路基板
CN1197145C (zh) 凸块形成方法、半导体装置及其制造方法和半导体芯片
CN1601611A (zh) 带电路的悬浮支架基板及其制造方法
CN1191000C (zh) 柔性布线板以及柔性布线板的制造方法
CN1198332C (zh) 布线基片、半导体器件和布线基片的制造方法
CN1921735A (zh) 带电路的悬挂基板的制造方法
CN1503359A (zh) 电子元件封装结构及制造该电子元件封装结构的方法
CN1825581A (zh) 印刷电路板,倒装芯片球栅阵列板及其制造方法
CN1185913C (zh) 带有凸块的布线电路板及其制造方法
CN1838859A (zh) 柔性印刷线路板及其制造方法、和半导体装置
CN1645604A (zh) 半导体装置及其制造方法
CN1835661A (zh) 配线基板的制造方法
CN1891018A (zh) 印刷电路板、其制造方法以及电路装置
CN1750738A (zh) 布线电路基板
CN1241259C (zh) 电路装置的制造方法
CN1604293A (zh) 半导体装置的制造方法及半导体装置
CN1930928A (zh) 具有导电特性的部分蚀刻的电介质膜
CN1790684A (zh) 具有窗的球栅阵列基板及其制造方法
CN1713799A (zh) 带电路悬挂基板的制造方法
CN1893767A (zh) 布线电路板
CN1171300C (zh) 带有凸点的布线电路基板的制造方法和凸点形成方法
CN1841686A (zh) 柔性印刷线路板的制造方法以及柔性印刷线路板
CN1694605A (zh) 双面印刷电路板的制造方法
CN1211835C (zh) 缓冲垫的形成方法及半导体器件的制造方法
CN1628379A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication