CN1930928A - 具有导电特性的部分蚀刻的电介质膜 - Google Patents

具有导电特性的部分蚀刻的电介质膜 Download PDF

Info

Publication number
CN1930928A
CN1930928A CNA2005800081012A CN200580008101A CN1930928A CN 1930928 A CN1930928 A CN 1930928A CN A2005800081012 A CNA2005800081012 A CN A2005800081012A CN 200580008101 A CN200580008101 A CN 200580008101A CN 1930928 A CN1930928 A CN 1930928A
Authority
CN
China
Prior art keywords
dielectric film
metal
layer
conductive bump
array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005800081012A
Other languages
English (en)
Inventor
丹尼斯·M·布鲁纳
大卫·L·比斯特尔
麦克尔·S·格拉夫
丹尼尔·K·吕贝特
内森·P·库特尔
杨瑞
毛国平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
3M Innovative Properties Co
Original Assignee
3M Innovative Properties Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 3M Innovative Properties Co filed Critical 3M Innovative Properties Co
Publication of CN1930928A publication Critical patent/CN1930928A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01093—Neptunium [Np]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/002—Etching of the substrate by chemical or physical means by liquid chemical etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供具有提高导电特性的部分蚀刻的电介质膜。本发明还提供了在电介质膜中形成提高导电特性的方法，该方法包括部分蚀刻所述的电介质膜。

Description

具有导电特性的部分蚀刻的电介质膜
技术领域
本发明涉及通过部分蚀刻电介质膜在挠性印制线路上形成连接和导电特性。
背景技术
聚合物膜基底上的蚀刻铜或印刷导电线路图可被称为挠性线路或挠性印制线路板。最初设计替代庞大线束的挠性线路通常是电流切缘电子组件所需的微型化和移动的唯一解决方案。对于复杂设备薄的、轻质的和理想的挠性线路设计解决方案从单面导电路径变化到复杂的多层三维包装。
对于挠性电子包装通常使用的电介质膜基底材料包括聚酰亚胺、聚对苯二甲酸酯(PET)、无规芳族聚酰胺纤维和聚氯乙烯。电子设备设计的变化产生了对这样物质的需求，所述物质具有的性质或设计可能性超过以前可获得的性能和加工能力。例如，更低的介电常数允许更快的电信号传递，良好的热性能便于包装的冷却，更高的玻璃化转变温度或熔融温度提高了在更高温度下的包装性能，并且更低的吸湿性导致以越来越高的频率处理信号和数据。
聚酰亚胺膜是挠性线路通常使用的基材，其满足复杂的切缘电子组件的要求。该膜具有优良的性质如热稳定性和低介电常数。液晶聚合物(LCP)膜代表适合作为挠性线路基材的材料，其比聚酰亚胺膜具有改进的高频性能、更低的介电损失和更低的吸湿性。
挠性线路也可包括属于一般术语“导电隆起块”的线路连接特性，如接触组中存在的那些隆起块，也被称作插入器，其例如在测试和烧机(burn in)过程中提供临时的互相连接，例如集成线路测试器和测试设备(DUT)之间的连接。这种类型的其它结构包括集成线路探针和涉及挠性线路至挠性线路、或挠性线路至线路板间相互连接的压缩突出物连接器。
发明概述
本发明一方面提供形成附着于电介质膜的导电隆起块的方法，所述方法包括：提供具有第一面、第二面和至少一个被金属塞子填充的通道(via)的电介质膜，该金属塞子具有暴露在电介质膜的所述第一面的平表面；从金属塞子的平表面周围控制地电介质膜，以提供具有从其突出的金属突出物的电介质膜。在该方法中，通道的阵列可被金属塞子填充，并且受控蚀刻可提供共平面的金属突出物的阵列。在该方法中，通道的阵列可被金属塞子填充，并且受控蚀刻可提供被电介质掩模包围的金属突出物的阵列。该方法还可包括使金属沉积在金属突出物上，以产生从金属突出物向外延伸的导电隆起块，以覆盖蚀刻表面的一部分。在该方法中，电介质膜可包括在聚合物主链中包含羧酸酯结构单元的聚碳酸酯聚合物、液晶聚合物和/或聚酰亚胺共聚物。液晶聚合物可为包含对亚苯基对苯二甲酰胺的共聚物和/或包含对羟基苯甲酸的共聚物。聚酰亚胺共聚物可为包括对亚苯基二(三苯六酸单酯酸酐)的单体的反应产物。在该方法中，控制地蚀刻电介质膜可包括使用包含碱金属氢氧化物的化学碾磨试剂。化学碾磨试剂还可包括胺。碱金属氢氧化物可为氢氧化钾，胺可为乙醇胺。
本发明另一方面提供一种形成从电介质膜突出的导电隆起块的方法，所述方法包括：提供具有第一面和第二面的电介质膜；将停止层施涂到电介质膜的至少第一面上，该停止层具有与电介质膜的第一面接触的底面；在电介质膜中形成空穴，其从电介质膜的第二面穿过电介质膜延伸到停止层；沉积导电材料，以在空穴中形成导电塞子；从电介质膜的第一面除去停止层，以暴露导电塞子的表面；从导电塞子表面的周围控制地电介质膜，以形成从电介质膜突出的导电隆起块。该方法还可包括在导电隆起块上沉积金属，从而它在与隆起块垂直轴平行的x和y方向上向外延伸，以覆盖蚀刻的电介质表面的一部分。在该方法中，空穴的阵列可被金属塞子填充，并且受控蚀刻可提供共平面的金属突出物的阵列。在该方法中，空穴的阵列可被金属塞子填充，并且受控蚀刻可提供被电介质掩模包围的金属突出物的阵列。在该方法中，停止层可为金属层，如闪镀(flash-plated)的金属层。在该方法中，电介质膜可包括在聚合物主链中包含羧酸酯结构单元的聚碳酸酯聚合物、液晶聚合物和/或聚酰亚胺共聚物。
本发明另一方面提供一种形成从电介质膜突出的导电隆起块的方法，该方法包括：提供具有第一面和第二面的电介质膜；在电介质膜中形成开口，其从电介质膜的第一面穿过电介质膜延伸到第二面；将停止层施涂到电介质膜的第二面上，使得开口被邻接第二面的开口面上的停止层封闭，由此形成空穴；沉积导电材料，以在空穴中形成导电塞子；从电介质膜的第二面除去停止层，以暴露导电塞子的表面；并且从导电塞子表面周围控制地电介质膜，以形成从电介质膜突出的导电隆起块。该方法还可包括在导电隆起块上沉积金属，从而它在x和y方向上向外延伸，以覆盖蚀刻的电介质表面的一部分。在该方法中，空穴的阵列可被金属塞子填充，并且受控蚀刻可提供共平面的金属突出物的阵列。在该方法中，空穴的阵列可被金属塞子填充，并且受控蚀刻可提供被电介质掩模包围的金属突出物的阵列。在该方法中，停止层可为聚合物树脂层。电介质膜可包括在聚合物主链中包含羧酸酯结构单元的聚碳酸酯聚合物、液晶聚合物和/或聚酰亚胺共聚物。
本发明另一方面在至少一对电子组件间提供电连接的制品，该制品包括：具有第一面、第二面和至少一个金属填充的通道的电介质膜，该电介质膜在至少第一面上还具有蚀刻的膜部分，该蚀刻的膜部分包括与金属填充的通道邻接的蚀刻表面；和在电介质膜的第一面上从至少一个金属填充的通道向上延伸的导电隆起块，该导电隆起块提供与至少一对电子组件之一的电连接。在该制品中，导电隆起块可在隆起块垂直轴平行的x和y方向上，从至少一个金属填充的通道向外延伸，以覆盖蚀刻表面的一部分。该制品可包括共平面的导电隆起块的阵列。共平面的导电隆起块的阵列可被部分蚀刻的电介质膜包围，由此在导电隆起块周围形成非导电掩模。
本发明的挠性线路的一些实施方式的优点在于，它们在受控的厚度处理之后，具有两个表面都均匀的电介质膜和均匀的平面隆起块接触，这提高了互相连接特性的电连续性。
本发明的一些实施方案的优点在于，使用平面隆起块接触允许具有比以前已知的类似结构更细间距(pitch)的互相连接结构。
本发明的一些实施方案的优点在于，导电隆起块和其它导电元件的排列基本上不需要对位(registration)。
附图简述
图1a-1f说明本发明的方法。
图2a-2h说明本发明的另一方法。
图3是由本发明的方法制备的导电隆起块的数字图像。
图4是由本发明的另一方法制备的导电隆起块横截面的数字图像。
图5a和5b是包含本发明导电隆起块的传感器分别在开放储存器和通道中的示意图。
图6是包含本发明导电隆起块的传感器在封闭通道中的示意图。
发明详述
除非另外说明，本文中出现的组分浓度是按照wt％计。
根据需要，本文公开了本发明的细节；但是，可以理解，公开的实施方案仅是示例性的。因此，本文公开的具体结构和功能细节不应被解释为限制性的，而仅作为权利要求的基础和用于教导本领域技术人员的代表性基础以不同地利用本发明。
用于本发明挠性线路的初始电介质膜可为标准聚酰亚胺、液晶聚合物或聚碳酸酯电介质膜，例如通常约12.5μm～约175μm，通常约25μm～约50μm厚。这允许实施用于形成挠性印制线路的常规网片处理。在多步法线路形成过程中，电介质膜可选择地减少厚度，以形成变薄的区域。但是，通常在薄化步骤之前，将另外的层加到结构上，从而基材的薄化基本上不影响处理。
包括化学蚀刻(本文中也称为化学碾磨)的方法适合于在挠性线路中部分除去区域，该挠性线路包括根据本发明的聚酰亚胺、聚碳酸酯聚合物或液晶聚合物基板。化学碾磨技术适合于与间歇或连续制造方案一起使用，来制备挠性印制线路。
在电介质膜中形成一个或多个通道可使用选自化学碾磨、机械钻孔和激光烧蚀的技术。然后用导电材料填充通道。金属或聚合物树脂停止层可用来帮助形成被填充的通道。然后可部分蚀刻电介质膜，以形成一个或多个从电介质膜突出的导电隆起块。
当化学碾磨用于通道形成时，以下多步法提供附着于电介质膜的导电隆起块。该方法包括多个步骤，包括提供具有第一面和第二面的电介质膜。施涂到电介质膜的至少第一面上的金属层具有与电介质膜的第一面接触的底面。粘结层可存在于电介质膜与金属层之间。在将未固化的光致抗蚀剂层施涂到电介质膜的第二面之后，使未固化的光致抗蚀剂暴露于照射图案下，除了在至少一部分中，提供了固化的光致抗蚀剂。施涂到未固化的光致抗蚀剂上的显影剂将它从至少一部分除去。施涂到至少一部分上的蚀刻剂在电介质膜中提供空穴。空穴本质上为穿过电介质层延伸到金属层底面的通道。通道通常具有基本上圆锥形或圆柱形的壁。
将导电种子层施涂到通道壁和金属层底面，活化了用于金属沉积的空穴，以提供填充通道的金属塞子。金属塞子具有基本上平的表面，在该表面处它邻接附着于电介质膜第一面的金属层。在通道的相反端，金属塞子可延伸出通道并搭接电介质膜的第二面。
从电介质膜的第一面除去金属层使金属塞子基本上平的表面暴露。也暴露了电介质膜的第一面。然后可从金属塞子的平表面周围控制地电介质膜的第一面，以提供具有从那里突出的金属突出物的电介质膜。任选地另外沉积金属到金属突出物上，可产生在x和y方向(以及z方向)上从金属突出物向外延伸的导电隆起块，以覆盖一部分蚀刻的膜表面。这种形成可提高塞子在通道中的保持。
本发明的制品可用作至少一对电子组件间的电连接器。例如，它可用作测试探针、插入器、芯片包装中的冲模连接装置和烧机测试球窝(socket)中的电接触，所有这些在本领域中都是众所周知的。
本发明的挠性线路的处理与美国专利5,227,008的方法类似，该方法描述了处理聚酰亚胺膜以产生通透的孔，如通道和相关的空穴。该专利和本申请被共同拥有。制备具有部分蚀刻区域的挠性印制线路的蚀刻能力需要以前未公开的材料和加工能力的说明。例如，虽然聚酰亚胺最经常地用作制造挠性线路中使用的基底材料，但电介质基材的图案主要通过这些加工步骤来完成，如机械钻孔或碾磨和激光烧蚀。为了形成孔，完全除去聚酰亚胺材料是相当普通的。如美国专利5,227,008中所述，可在挠性聚酰亚胺线路中制备化学蚀刻的通道和通透的孔，这是线路和印制线路板之间的互相电连接所需要的。但是，受控蚀刻而不形成孔是非常困难的，因为通常使用的聚酰亚胺膜在常规蚀刻剂溶液存在下不能控制地膨胀。大多数可市场购得的聚酰亚胺膜包括苯均四酸二酐(PMDA)或氧二苯胺(ODA)或二苯基二酐(BPDA)或苯二胺(PPD)的单体。包括一种或多种这些单体的聚酰亚胺聚合物可用来制备膜产品，如那些可以购自E.I.du Pont deNemours and Company，Circleville，OH的商标名KAPTON H，K和来自Kaneka Corporation，Tokyo，Japan的APICAL AV，NP获得的产品。这种类型的膜在常规化学蚀刻剂存在下膨胀。膨胀改变膜的厚度，并且会引起抗蚀剂的局部分层。由于蚀刻剂迁移到分层区域中，这会导致蚀刻膜厚度失去控制以及不规则形状的特征。
根据本发明，受控蚀刻膜是最成功的，得到基本上不膨胀的聚合物。“基本上不膨胀”是指当暴露于碱性蚀刻剂中时，膜膨胀的量不明显，从而不会阻碍蚀刻过程的厚度减少作用。例如，当暴露于一些蚀刻剂溶液中时，一些上述聚酰亚胺膨胀的程度导致它们的厚度减少不能有效地控制。
与其它已知的聚酰亚胺膜相比，有证据表明可控制APICAL HPNF膜(可从Kaneka Corporation，Otsu，Japan获得)的变薄。不膨胀的APICAL HPNF膜的聚合主链中存在羧酸酯结构单元，表示这种聚酰亚胺和其它已知与碱性蚀刻剂接触时膨胀的聚酰亚胺聚合物之间的区别。
据信APICAL HPNF聚酰亚胺膜是这样的共聚物，其含酯单元的结构衍生自对亚苯基-二(三苯六甲酸单酯酸酐)的单体的聚合。其它含酯单元的聚酰亚胺聚合物不是商业已知的。但是，对于本领域技术人员来说，根据选择与用于APICAL HPNF的单体类似的单体，将合理地合成其它含酯单元的聚酰亚胺聚合物。这种合成可扩展用于可被控制地的膜(如APICAL HPNF)的聚酰亚胺聚合物的范围。可选择用来增加含酯聚酰亚胺聚合物量的物质包括1，3-二酚二(无水-三苯六甲酸酯)、1，4-二酚二(无水-三苯六甲酸酯)、乙二醇二(无水-三苯六甲酸酯)、双酚二(无水-苯三六甲酸酯)、氧-二酚二(无水-三苯六甲酸酯)、二(4-羟基苯硫醚)二(无水-三苯六甲酸酯)、二(4-羟基二苯酮)二(无水-三苯六甲酸酯)、二(4-羟基苯基砜)二(无水-三苯六甲酸酯)、二(羟基苯氧基苯)、二(无水-三苯六甲酸酯)、1，3-二酚二(氨基苯甲酸酯)、1，4-二酚二(氨基苯甲酸酯)、乙二醇二(氨基苯甲酸酯)、双酚二(氨基苯甲酸酯)、氧-二酚二(氨基苯甲酸酯)、二(4-氨基苯甲酸酯)二(氨基苯甲酸酯)等。
可使用单独氢氧化钾或氢氧化钠的溶液蚀刻聚酰亚胺膜，如美国专利6,611,046 B1所述，或使用含有增溶剂的碱性蚀刻剂。
液晶聚合物(LCP)膜代表用于挠性线路基底的合适材料，该挠性线路比聚酰亚胺膜具有改进的高频性能、更低的介电损失、更好的化学抗性和更低的吸湿性。
LCP膜代表用于挠性线路的基底的合适材料，该挠性线路比聚酰亚胺膜具有改进的高频性能、更低的介电损失和更低的吸湿性。LCP膜的特性包括电绝缘、饱和时小于0.5％的吸湿性、与用于电镀通透孔的铜接近的热膨胀系数和在整个1kHz～45GHz功能频率范围内不超过3.5的介电常数。液晶聚合物的这些有利的性质以前是已知的，但是加工的困难阻碍了液晶聚合物应用到复杂电子组件中。此处所述具有增溶剂的蚀刻剂使LCP膜用于挠性线路成为可能。
液晶聚合物的非膨胀膜包括芳香聚酯，其包括含有对亚苯基对苯二甲酰胺的共聚物如BIAC膜(Japan Gore-Tex Inc.，Okayama-Ken，Japan)，和含对羟基苯甲酸的共聚物如LCP CT膜(Kuraray Co.，Ltd.，Okayama，Japan)。
均表现出这种性质的液晶聚合物的膜包括芳香聚酯，其包括含对亚苯基对苯二甲酰胺的共聚物，如可从Japan Gore-Tex Inc.，Okayama-Ken，Japan以商标名BIAC获得，和含对羟基苯甲酸的共聚物，如可从Kuraray Co.，Ltd.，Okayama，Japan以商标名LCP CT获得。液晶聚合物和APICAL HPNF聚酰亚胺之间的类似之处是在两种类型的聚合物结构中均存在羧酸酯单元。
合适的聚碳酸酯膜的例子包括取代和未取代的聚碳酸酯，如从GEPlastics，Pittsfield，MA以商标名LEXAN获得的那些、从WestlakePlastics Company，Lenni，PA以商标名ZELUX获得的那些、和从BayerPlastics Div.，Pittsburgh，PA以商标名MAKROFOL获得的那些；聚碳酸酯混合物，如聚碳酸酯/脂肪聚酯混合物，包括从GE Plastics，PittsfieldMA以商标名XYLEX获得的混合物，聚碳酸酯/聚对苯二甲酸乙二醇酯(PC/PET)混合物，聚碳酸酯/聚对苯二甲酸丁二酯(PC/PBT)混合物，和聚碳酸酯/聚(2，6-萘二甲酸乙二醇酯)(PC/PEN)混合物，以及聚碳酸酯与热塑性树脂的其它混合物；和聚碳酸酯共聚物，如聚碳酸酯/聚对苯二甲酸乙二醇酯(PC/PET)、聚碳酸酯/聚醚酰亚胺(PC/PEI)等。
聚碳酸酯、液晶聚合物和APICAL HPNF聚酰亚胺之间的类似之处是在每种类型的聚合物结构中均存在羧酸酯单元。非膨胀的APICALHPNF膜的聚合主链中存在羧酸酯结构单元，表示这种聚酰亚胺和其它已知与碱性蚀刻剂接触时膨胀的聚酰亚胺聚合物之间的区别。
据信APICAL HPNF聚酰亚胺膜是这样的共聚物，它的含酯单元的结构衍生自包括对亚苯基二(三苯六甲酸单酯酸酐)的单体的聚合。其它含酯单元的聚酰亚胺聚合物不是商业已知的。但是，对于本领域技术人员来说，根据选择与用于APICAL HPNF的单体类似的单体，将合理地合成其它含酯单元的聚酰亚胺聚合物。这种合成可扩展用于如液晶聚合物和APICAL HPNF、可被控制地的膜的聚酰亚胺聚合物的范围。可选择用来增加含酯聚酰亚胺聚合物量的物质包括1，3-二酚二(无水-三苯六甲酸酯)、1，4-二酚二(无水-三苯六甲酸酯)、乙二醇二(无水-三苯六甲酸酯)、双酚二(无水-三苯六甲酸酯)、氧-二酚二(无水-三苯六甲酸酯)、二(4-羟基苯硫醚)二(无水-三苯六甲酸酯)、二(4-羟基二苯酮)二(无水-三苯六甲酸酯)、二(4-羟基苯基砜)二(无水-三苯六甲酸酯)、二(羟基苯氧基苯)、二(无水-三苯六甲酸酯)、1，3-二酚二(氨基苯甲酸酯)、1，4-二酚二(氨基苯甲酸酯)、乙二醇二(氨基苯甲酸酯)、双酚二(氨基苯甲酸酯)、氧-二酚二(氨基苯甲酸酯)、二(4-氨基苯甲酸酯)二(氨基苯甲酸酯)等。
电介质基底如聚碳酸酯、液晶聚合物和聚酰亚胺膜的厚度为约12.5μm～约175μm，通常约25μm～约50μm厚，提供用于本发明线路的合适原材料。在此厚度范围内的材料适合于由用来制备美国专利5,227,008中所述类型的常规挠性线路的装置来处理。
使本发明的材料选择性和控制性变薄的方法步骤包括，蚀刻基本上完全固化的含羧酸酯单元的聚碳酸酯、液晶聚合物和聚酰亚胺聚合物的聚合物膜，例如使用对亚苯基二(三苯六甲酸单酯酸酐)作为共聚单体。该方法的蚀刻步骤包括使聚合物膜的未掩盖区域与浓的碱性蚀刻液接触。有用的碱性蚀刻剂包括碱金属氢氧化物和它们与胺的混合物的水溶液，如美国专利5,227,008和6,403,211 B1所述。使电介质膜受控变薄所需要的时间取决于聚合物膜的类型和厚度。使用50℃～120℃加热的碱性蚀刻剂的膜蚀刻通常需要约10秒～约20分钟的时间。电介质膜在蚀刻剂中的停留时间决定多少膜被除去。
上述方法步骤可以间歇法进行，使用单个步骤或以自动化的方式使用设计为将网状材料从供应辊通过处理顺序传送至卷绕辊的装置，该卷绕辊收集规模制备的线路，该线路包括在聚合物膜中选择性变薄的区域和受控深度的压痕。自动化方法使用网片处理设备，其具有多个处理工段(station)，用于施涂、曝光和显影光致抗蚀剂涂层，以及蚀刻和电镀金属部分，并蚀刻初始金属至聚合物层压物的聚合物膜。蚀刻工段包括多个具有喷嘴的喷雾棒，其将蚀刻剂喷到移动的网片上，以蚀刻网不被交联光致抗蚀剂保护的那些部分。
以下描述提供在电介质膜中形成的单个通道中形成导电隆起块的细节。可以理解，根据印制线路或相关设备如插入器的设计，许多这种隆起块可被置于膜中的任何点。根据本发明形成隆起块的方法可提供从基本上均匀的电介质层突出的基本上平的导电隆起块。单个隆起块的平面性和邻接隆起块间的共平面性对于提高接触性电连接之间的电连续性是有用的。具有提高电连续性的接触便于形成比任何以前可获得的结构具有更细间距的突出物挠性结构，例如插入器。
图1a～1f说明用于形成导电隆起块的本发明方法。提供了在第一面上具有金属层114的电介质膜112，其中的金属层通常为铜的闪镀层。插入的粘结层(tie layer)(未示出)如铬或铬合金，可存在于电介质膜与金属层之间，以提高电介质膜与金属层的粘结强度。化学碾磨、机械钻孔或激光烧蚀可用来在电介质膜中形成通道。这种通道的形成步骤不会除去初始金属层，如图1a中所示。
电介质膜可包括聚酰亚胺如APICAL HPNF、聚碳酸酯或液晶聚合物。使用化学碾磨技术在电介质膜中形成通道，包括将光致抗蚀剂材料116施涂到被闪镀铜的连续层覆盖的第二膜表面相对侧上。
在通常的方法中，施涂到其上有铜的聚合物膜层压物的电介质面上的水性可加工光致抗蚀剂材料，在通过掩模暴露于紫外照射等图案的过程中交联。然后使用稀的水溶液，例如0.5％～1.5％碱金属碳酸盐溶液，使曝光的光致抗蚀剂显影，直到显影出期望的图案，其确定了一个或多个通道118的位置。该方法继续在50℃～120℃的温度下将层压物浸入浓的碱性蚀刻剂溶液浴中。这种蚀刻选择不被交联的光致抗蚀剂覆盖的区域。通过化学碾磨除去电介质膜的曝光区域，以提供期望的穿过膜的通道。
化学碾磨的步骤使用碱金属氢氧化物，或碱金属氢氧化物和氨如乙醇胺的混合物的水溶液，以溶解电介质材料，并产生在第一面被金属连续层封闭的空穴。金属层抵抗用于除去电介质材料的碱性水溶液。以这种方式，金属层在延伸穿过电介质材料的通道一端上提供平面闭合。金属层在随后的沉积步骤中作为电镀障碍，并当材料在空穴或通道中累积时，使被沉积的材料成形，如金属或合适的导电填料。为了在聚合物膜中产生通道，在化学研磨蚀刻剂中的停留时间为约10秒～约20分钟。
然后可在约20℃～约80℃，优选约20℃～约60℃的温度下，使用含2％～5％碱金属碳酸盐的稀水溶液，来从层压物剥离交联的抗蚀剂116。将保护性光致抗蚀剂层层压到第一闪镀的Cu面上，以防止在随后的电镀过程中其他金属的沉积。
在通道表面清洗以除去化学碾磨污染物之后，可使用各种已知技术，包括溅射导电材料(碳或金属)、浸渍涂覆导电碳、和金属的浸渍电镀或非电镀，以在通过化学碾磨制备的封闭空穴的表面上沉积导电性种子层120(在随后的图中未示出)，如图1b所示。一种沉积导电种子层的适当方法为申请人共同未决的国际申请号为WO 02/03767的PCT专利申请第9页第19行至第10页第20行所述的“直接金属化法”的方法。种子层通常为约10nm～约200nm(约100～约2000)厚，但是可为适合于预期用途的任何厚度。种子层提供活性表面，在其上通过无电镀、电解电镀或两种的组合产生一定厚度的金属，通常为铜。
电镀方法首先要求将光致抗蚀剂(未示出)施涂到电介质材料的第二面上。期望图案的曝光和显影在种子的空穴上提供开口，该空穴是前面以期望的线路图案在电介质膜中形成的。
在空穴中沉积合适的导电材料122，例如铜，使用合适的金属电镀技术，直到空穴被填充至期望的深度。通常金属层将在空穴的边缘之外延伸到电介质膜的表面上，如图1c所示，以形成金属迹线。当空穴填充有金属时，金属层的平底面作为阻挡层或支撑停止层(backstop)，其中沉积层与这些层一致。支撑停止层限制导电填料，使得它形成与电介质膜的第一面共平面的基本上平的表面。合适的电镀条件包括在约25℃～约50℃温度下施加约0.005amp/cm2(5amps/ft2)～约0.08amp/cm2(75amps/ft2)的电流密度。然后除去所有的光致抗蚀剂。
在线路/通道填充电镀之后，除去在电介质膜两个面上所有暴露的Cu闪镀层和粘结层，以暴露填充通道的电镀金属的表面，如图1d所示。除去金属层可使用蚀刻剂来完成，所述蚀刻剂可从Electrochemicals Inc.，Maple Plain，MN.以商标名PERMA-ETCH市场购得。
应该指出，随后的步骤不需要施涂光致抗蚀剂材料。这克服了现有技术中需要电镀隆起块至穿过光致抗蚀剂，从而使整个隆起块经受变化的电流密度的问题。不均匀的电流密度导致不均匀的隆起块。
如图1e所示，使用用于使电介质膜受控变薄的化学碾磨进行导电隆起块的形成。化学碾磨试剂，如碱金属氢氧化物，或碱金属氢氧化物和氨如乙醇胺的混合物的水溶液，选择性地从电介质膜的面上除去电介质材料，电介质膜例如聚酰亚胺、液晶聚合物或聚碳酸酯，其已预先被金属闪镀层保护。示例性的化学碾磨试剂包含约45％的含水氢氧化物，或40％氢氧化钾和20％乙醇胺的混合物。当电介质膜的厚度减少时，通道中的电镀金属从膜表面突出，成为具有平表面的平截头锥体形状的突出物，其面积基本上等于或小于(取决于通道壁的斜率)通道直径，如图3所示。以这种方式，在电介质层中形成了导电隆起块。
如果不是所有的暴露基材被蚀刻到相同的深度，部分除去可能需要将光致抗蚀剂层压到挠性线路的两面上，接着曝光以根据选择的图案交联光致抗蚀剂。使用前述碱金属碳酸盐的稀溶液使光致抗蚀剂显影，暴露了将要被蚀刻至控制深度的电介质膜的区域，以产生膜的变薄区域。在进行足够的时间以将挠性线路的电介质基底蚀刻到期望的深度之后，与前面一样剥离保护性的交联光致抗蚀剂，并冲洗干净得到的线路，包括选择性变薄的区域。
随后任选的步骤是例如用金或镍/金再电镀(over-plate)导电隆起块，以在导电隆起块上形成“帽子”123。再电镀可增加从电介质膜层伸出的隆起块部分的尺寸。根据该任选的步骤形成的帽子可包括与隆起块垂直轴平行的x和y方向上向外延伸的部分124，其中“垂直轴”是指基本上垂直于电介质膜层的主要表面平面的轴。延伸的部分可在电介质膜的相对面上覆盖每个被填充通道的周缘，如图1f所示。覆盖的部分使隆起块保持在位置上，以保护它们不被移动。由此方法制备的导电隆起块由图4所示。
再电镀的条件根据施涂到快速电镀(short plate)金属突出物上的金属而变化。例如，铜或镍的再电镀使用在约25℃～约50℃下约0.005amp/cm2(5amps/ft2)～约0.08amp/cm2(75amps/ft2)的电流密度，金的再电镀使用在约25℃～约50℃下约0.001amp/cm2(1.0amps/ft2)～约0.02amp/cm2(20amps/ft2)的电流密度，锡或锡/铅的再电镀使用在约25℃～约50℃下约0.01amp/cm2(10amps/ft2)～约0.04amp/cm2(40amps/ft2)的电流密度。
本发明可选择的方法由图2a～2h说明。该方法包括使用聚合物层代替金属层作为填充通道的支撑停止层。聚合物可为光致抗蚀剂或任何其它合适的非导电聚合物。如图2a所示，第一步是提供在一面上具有金属层214的电介质膜材料212，如层压至铜层上的APICAL 2HP聚酰亚胺层，通常为约1μm～5μm厚。使用激光烧蚀或等价的成孔方法如机械钻孔，来形成延伸穿过两层材料的通道218，如图2b所示。在形成期望的通道图案之后，将聚合物层216施涂到与金属层相对的电介质膜的面上，如图2c所示。施涂聚合物层封闭了通道的一面，由此在电介质膜材料中产生具有基本上平底表面的空穴。聚合物层用作随后沉积步骤的阻挡层或停止层，并当材料在通道中累积时，使被沉积的材料成形。然后如前面关于化学碾磨空穴法中所述进行导电接种(seeding)(未示出)。如图2d所示，然后电镀金属以形成填充每个空穴的层222。电镀的金属也可覆盖金属层214的部分(如所示)，以形成金属迹线和其它金属线路特征。
然后除去聚合物层216，由此暴露通道218中的电镀金属材料。暴露的金属表面的高度与电介质层212的高度齐平，如图2e所示。
下面将说明这种结构的进一步加工，以形成导电隆起块。但是，该方法可包括任选的中间步骤，如图2f～2g(和2h的部分)所示。可在电镀(和形成图案)的金属层上层压电介质膜的覆盖层226，其用粘合剂228粘结到金属上或直接附着到金属上，以产生嵌入到电介质膜与覆盖层材料间的线路特征，如图2f所示。
然后，如图2g所示，可根据共同未决、共同拥有的美国专利申请10/235465中所述的方法，施涂光致抗蚀剂和图案显影以暴露电介质膜的部分和/或使覆盖层变薄。甚至可使用变薄方法从前面被聚合物层216保护的电介质膜的面上选择性地除去电介质材料。实际上，可除去部分电介质层以暴露金属层214，由此形成连接表面230(在图2h中示出)。如果不期望减少填充的空穴周围电介质膜的厚度，可用光致抗蚀剂覆盖结构的这一区域。
对于本发明，示例性的化学碾磨试剂包含约45％的含水氢氧化物，或40％氢氧化钾和20％乙醇胺的混合物。适当地选择电介质膜之间的粘合剂提供了保护下面线路特征的停止层，因为它不被化学碾磨试剂溶解。
如图2h所示，可在电介质材料邻接区域厚度减少的同时，减少填充的空穴周围电介质膜的厚度。随着电介质膜的厚度减少，通道中的电镀金属从电介质膜表面突出，成为具有平表面的导电突出物。表面的面积基本上等于或小于通道直径(根据通道壁的斜率)。可通过施涂如上所述另外的导电材料，进行任选的再成形和增加金属突出物。
在本发明的至少一些实施方案中，因为从电介质基底突出的导电隆起块形成为图案电介质膜的相反图像，隆起块的形成使得导电隆起块与电介质层之间基本上完美地对位。这与许多用于产生被电介质材料包围的导电特征的常规方法形成对照，例如使用能够光成像的材料或印刷的焊接掩模，这些常规方法经常需要两个单独的处理步骤：一个用于使导电隆起块形成图案，一个用于使电介质层形成图案。在这些常规方法中，两次形成图案时位置不齐是经常问题，并且需要充分的设计约束以保证最小的对位容差。如上所述，本发明的至少一些实施方案基本上消除了对这种类型的设计约束的需要。
根据本发明形成的平面隆起块具有各种用于印制线路、多层线路、挠性线路和连接结构的应用，所述连接结构包括需要细间距、高密度互相连接能力的接触组(contact sets)和插入器(interposers)。上述方法步骤能够形成包括大阵列导电隆起块的凸起形复杂结构。如所述产生的高密度互相连接，比一些现有的商业互相连接系统提供优点，其提供具有比根据本发明的平面导电隆起块更少的有效接触表面积的接触。
图5a是在开口槽或储存器530中包含至少一个本发明的导电隆起块510的传感器500的示意图。图5a是在开口通道520中包含至少一个本发明导电隆起块510的传感器500的示意图。开口槽与开口通道构造的区别是电介质膜中导电隆起块周围产生的凹痕形状。这些凹痕为可由常规光成像方法容易产生的任何形状，包括截头圆锥形(图5a)、截头圆柱形、多面体、通道及其组合。
至少一个导电隆起块可用作电极，例如在电化学传感器中。传感器可与测量设备(未示出)接触，该设备测量与传感器电极接触的分析物和试剂之间的电化学反应。
为了形成传感器电极，可如图1a～1d所示形成导电隆起块。但是，为了形成电极周围的槽(well)，必须选择性除去包围隆起块的电介质材料，而不减少在槽的外面区域中电介质膜的厚度。为了实现这一点，将光致抗蚀剂层层压到金属层114上。然后通过光工具或掩模暴露于UV光下，使光致抗蚀剂形成图案，以限定导电隆起块电极周围的槽。然后用75％的碳酸钠水溶液使光致抗蚀剂显影，以获得线路图案的期望图像。
然后可使用来自Electrochemical Inc.的PERMA-ETCH蚀刻掉金属层114的暴露部分，以暴露电介质膜将被蚀刻的区域。电介质膜可为LCP、聚碳酸酯或聚酰亚胺，然后可在70～95℃下使用35～55％KOH溶液蚀刻电介质膜，以在导电隆起块周围形成槽。
这种部分蚀刻法产生了槽，并暴露了在通道中电镀的铜塞子的面，由此形成从槽底部聚酰亚胺电介质表面突出30μm高度的铜隆起块。可电镀另外的铜，以稍微增加隆起块高度，并形成帽子，以使总厚度增加0.5μm～2μm。
槽可为任何给定的形状，包括如图5a所示的截头圆锥形(截头锥体)或如图5b所示的通道，其深度高达初始电介质膜厚度的75％。导电隆起块可为任何形状，包括圆柱形、平截头圆锥形、多面体及其组合。隆起块的高度通常延伸至由电介质膜未蚀刻的表面产生的平面。可电镀另外的铜以稍微增加隆起块高度，并在隆起块上形成帽子。可选择地，可通过进行第二金属蚀刻步骤减少隆起块的高度。
图6为在封闭的通道中包含本发明导电隆起块的传感器的示意图。已经将帽子层630加到在蚀刻的通道上的电介质膜的表面上。帽子层可为热塑性膜、带材或粘合剂层，其已被层压到导电膜的第一表面上。帽子层可为固体或具有穿过其厚度的开口。帽子层也可被加到槽或储存器上，如图5a所示。此外，当导电隆起块存在于用帽子层覆盖的通道或槽中时，导电隆起块可用作帽子层的结构支撑体，以防止其倒塌或流挂。
制备本发明线路的示例性方法包括以下步骤。提供50μm厚的来自Kaneka的APICAL HPNF聚酰亚胺电介质膜。将第一铜种子层溅射到聚酰亚胺膜的第一面上，厚度为50nm～200nm，接着闪镀第一铜层至总厚度为0.5μm～3μm。任选地，在沉积第一铜种子层之前，可真空沉积第一铬或镍-铬粘结层。
接着，将光致抗蚀剂如从MacDermid以商标名SF320或SF310购得的那些光致抗蚀剂，层压到聚酰亚胺膜的第二(未金属化的)面上。通过光工具或掩模暴露于紫外(UV)光下，使光致抗蚀剂形成图案，以限定通道开口，然后用0.75％的碳酸钠水溶液显影，以获得通道图案的期望图像。通过使用加热至70～95℃温度的35～55％KOH溶液，从它的第二面化学蚀刻聚酰亚胺膜，形成通道。第一闪镀铜层用作通道化学蚀刻的蚀刻停止层。在蚀刻通道之后，除去光致抗蚀剂层。
一旦形成了通道，将第二铬或Ni-Cr粘结层溅射到聚酰亚胺膜的第二面上(包括在通道开口中)，厚度为约5nm～30nm。然后将第二铜种子层溅射到第二铬粘结层上，厚度为约50nm～200nm。
将光致抗蚀剂层压到第一闪镀Cu层上，然后用铜电镀第二铜种子层，以形成厚度为约0.5μm～3μm的第二闪镀铜层。
将光致抗蚀剂层压到第二闪镀铜层上，并通过光工具或掩模暴露于UV光下，使光致抗蚀剂形成图案，以限定线路系统(线路迹线或导线、粘合衬垫等)和通道入口，然后用75％的碳酸钠水溶液显影，以获得线路系统图案的期望图像。然后将另外的铜电镀到第二闪镀铜层上，以形成最终的线路导线和塞有铜的通道至厚度为约20μm～40μm。
使用3～8％的稀KOH溶液从电介质膜的两面除去光致抗蚀剂。然后使用从Electrochemical Inc.购得的PERMA-ETCH蚀刻掉聚酰亚胺两面上所有暴露的铜，暴露出电介质膜第一面上填充通道的电镀金属的表面(其将变为隆起块的顶部表面)和聚酰亚胺电介质膜的第二面上离散的线路迹线。铜线路导线将与通道连接，该通道在线路电镀过程中被固体铜塞住。
将光致抗蚀剂作为保护层层压到电介质膜第二面上的铜线路面上，接着在70℃～95℃下使用35～55％KOH溶液介电蚀刻整个第一聚酰亚胺面，以将整个聚酰亚胺膜的厚度从约50μm的初始厚度减少至约20μm的最终厚度。可选择地，可将第二层光致抗蚀剂层施涂到第一聚酰亚胺面上，并形成图案以限定电介质膜将要被变薄的具体区域。
铜通道出口的高度在聚酰亚胺蚀刻过程中保持不变。因此，30μm高的铜隆起块穿过剩余20μm厚的聚酰亚胺膜从蚀刻的聚酰亚胺表面向外突出，并被线路面上的铜线路导线连接。所有的铜隆起块具有基本上相同的高度，该高度由电介质膜的初始厚度确定。可电镀另外的铜以稍微增加隆起块的厚度，并形成使总厚度增加0.5μm～2μm的帽子。
随后，可从每升包含约300g氨基磺酸镍的氨基磺酸镍溶液，以每平方英尺20amps的速度将镍层电镀到暴露的铜隆起块上，至厚度为约3μm。最后可从每加仑铵氰化金溶液包含约1.7Troy ounce金的氰化金溶液，以每平方英尺3amps将金表面层电镀到镍层上，至厚度为约1μm。
实施例
提供从Kaneka，Tokyo，Japan以商标名APICAL 2HP购得的50μm的聚酰亚胺膜，并具有层压到聚酰亚胺膜第一面上的3μm厚的铜层。通过用YAG激光器烧蚀，穿过层压物形成25μm直径的通道。将38μm的光致抗蚀剂层(由MacDermid of Waterbury，CT提供的SF315)施涂到电介质膜的第二面上，其封闭通道的一端。将碳(从ElectrochemicalInc.，Maple Plain，MN以商标名SHADOW CONDUCTIVE COLLOID 2购得)的导电悬浮液在浸渍浴中施涂到通道侧壁上。
接着将另外的光致抗蚀剂层层压到基底的第一面上。通过光工具或掩模暴露于紫外(UV)光下，使光致抗蚀剂形成图案，以限定线路迹线和间隙特征，然后用75％的碳酸钠水溶液显影，以获得线路图案的期望图像。然后从氨基磺酸铜溶液电镀15μm厚的铜层到种子层上，以填充通道并在层压物的第一面上形成迹线层。
使用3～5％的稀KOH溶液从形成图案的基底的两面除去光致抗蚀剂。使用来自Electrochemical Inc.的PERMA-ETCH蚀刻掉第一面上的闪镀铜，和从第二通道面蚀刻掉约3μm厚的闪镀铜。在除去第一面的铜之后，暴露出聚酰亚胺表面。将光致抗蚀剂层压到其上具有线路迹线的基底的第一面上以保护第一面，接着在约90℃下使用约45％的KOH溶液蚀刻聚酰亚胺膜，以将聚酰亚胺膜的总厚度从约50μm减少至约20μm。(可选择的方法顺序可包括在形成图案的基底第二面上提供另外的光致抗蚀剂层，使光致抗蚀剂层成像和形成图案，以在选择性区域中产生部分变薄的聚酰亚胺，如图2g所示。)
该部分蚀刻步骤暴露出已电镀到通道中的铜的底面，由此形成从聚酰亚胺电介质表面突出30μm高度的铜隆起块。(可电镀另外的铜以稍微增加隆起块高度，并形成总厚度为约0.5μm～2μm的蘑菇形状。)
随后，从氨基磺酸镍溶液以每平方英尺20amps将镍电镀到暴露的铜隆起块上，至厚度为约3μm。然后从氰化金溶液以每平方英尺3amps将金电镀到镍上，至厚度为约1μm。使用上述方法在挠性电介质膜中产生大量导电铜隆起块阵列。对于具有圆形轮廓的隆起块，形成直径为约75μm(0.75mm)～约125μm(1.25mm)的隆起块。产生直径为约150μm(1.50mm)～约200μm(2.0mm)、具有基本上平表面的其它隆起块，该平表面提供与配套连接器接触的更大的表面积。使用再电镀形成圆形轮廓，然而可通过省略再电镀步骤形成平的轮廓。隆起块之间的间隙，无论尺寸或形状，在约125μm(1.25mm)～约250μm(2.5mm)内变化。
使用从Veeco/Sloan Technology，Santa Barbara，CA以商标名DETAK购得的轮廓测试仪，测量多个隆起块阵列样品的隆起块高度。测量表明均匀的隆起块高度和平的电介质基底表面。对于平顶端的隆起块样品，轮廓测试仪扫描表明隆起块高度为约25μm(0.25mm)。
本领域技术人员应该理解，根据本发明公开的内容，可对此处公开的实施方案进行改变，而不偏离本发明的精神和范围。

Claims (27)

1.一种形成附着于电介质膜的导电隆起块的方法，所述方法包括：
提供具有第一面、第二面和至少一个被金属塞子填充的通道的电介质膜，该金属塞子具有暴露在所述电介质膜所述第一面的平表面；
从所述金属塞子的所述平表面周围控制地蚀刻所述电介质膜，以提供具有从其突出的金属突出物的电介质膜。
2.权利要求1的方法，其中通道的阵列被金属塞子填充，并且受控蚀刻提供了共平面的金属突出物的阵列。
3.权利要求1的方法，其中通道的阵列被金属塞子填充，并且受控蚀刻提供了被电介质掩模包围的金属突出物的阵列。
4.权利要求1的方法，还包括使金属沉积在所述金属突出物上，以产生从所述金属突出物向外延伸的所述导电隆起块，以覆盖所述蚀刻表面的一部分。
5.权利要求1的方法，其中所述电介质膜包括选自在聚合物主链中包括羧酸酯结构单元的聚碳酸酯聚合物、液晶聚合物和聚酰亚胺共聚物的聚合物。
6.权利要求5的方法，其中所述液晶聚合物选自包含对亚苯基对苯二甲酰胺的共聚物和包含对羟基苯甲酸的共聚物。
7.权利要求5的方法，其中所述聚酰亚胺共聚物包括包含对亚苯基二(三苯六甲酸单酯酸酐)的单体的反应产物。
8.权利要求1的方法，其中控制地蚀刻所述的电介质膜使用包括碱金属氢氧化物的化学碾磨试剂。
9.权利要求8的方法，其中所述化学蚀刻试剂还可包括胺。
10.权利要求9的方法，其中所述碱金属氢氧化物为氢氧化钾，所述胺为乙醇胺。
11.一种形成从电介质膜突出的导电隆起块的方法，所述方法包括：
提供具有第一面和第二面的电介质膜；
将停止层施涂到所述电介质膜的至少所述的第一面上，所述停止层具有与所述电介质膜的所述第一面接触的底面；
在电介质膜中形成空穴，其从所述电介质膜的所述第二面穿过所述电介质膜延伸到所述停止层；
沉积导电材料，以在所述空穴中形成导电塞子；
从所述电介质膜的所述第一面除去所述停止层，以暴露所述导电塞子的表面；
从所述导电塞子表面周围控制地所述电介质膜，以形成从所述电介质膜突出的所述导电隆起块。
12.权利要求11的方法，还包括在所述导电隆起块上沉积金属，从而它在x和y方向上向外延伸，以覆盖所述蚀刻的电介质表面的一部分。
13.权利要求11的方法，其中空穴的阵列被金属塞子填充，并且受控蚀刻提供了共平面的金属突出物的阵列。
14.权利要求11的方法，其中空穴的阵列被金属塞子填充，并且受控蚀刻提供了被电介质掩模包围的金属突出物的阵列。
15.权利要求11的方法，其中所述停止层是金属层。
16.权利要求11的方法，其中所述停止层是闪镀的金属层。
17.权利要求11的方法，其中所述电介质膜包括选自在聚合物主链中包括羧酸酯结构单元的液晶聚合物、聚碳酸酯和聚酰亚胺共聚物的聚合物。
18.一种形成从电介质膜突出的导电隆起块的方法，所述方法包括：
提供具有第一面和第二面的电介质膜；
在电介质膜中形成开口，其从电介质膜的所述第一面穿过所述电介质膜延伸到所述第二面；
将停止层施涂到所述电介质膜的所述第二面上，使得所述开口被邻接第二面的开口面上的停止层封闭，由此形成空穴；
沉积导电材料，以在所述空穴中形成导电塞子；
从所述电介质膜的所述第二面除去所述停止层，以暴露所述导电塞子的表面；
从所述导电塞子表面周围控制地所述电介质膜，以形成从所述电介质膜突出的所述导电隆起块。
19.权利要求18的方法，还包括在所述导电隆起块上沉积金属，从而它在x和y方向上向外延伸，以覆盖所述蚀刻的电介质表面的一部分。
20.权利要求18的方法，其中空穴的阵列被金属塞子填充，并且受控蚀刻提供了共平面的金属突出物的阵列。
21.权利要求18的方法，其中空穴的阵列被金属塞子填充，并且受控蚀刻提供了被电介质掩模包围的金属突出物的阵列。
22.权利要求18的方法，其中所述停止层为聚合物树脂层。
23.权利要求18的方法，其中所述电介质膜包括选自在聚合物主链中包括羧酸酯结构单元的聚碳酸酯聚合物、液晶聚合物和聚酰亚胺聚合物的聚合物。
24.一种用于在至少一对电子组件之间提供电连接的制品，所述制品包括：
具有第一面、第二面和至少一个金属填充的通道的电介质膜，所述电介质膜在至少所述第一面上还具有蚀刻的膜部分，所述蚀刻的膜部分包括与所述金属填充的通道邻接的蚀刻的表面；和
导电隆起块，其在所述电介质膜的所述第一面上，从所述至少一个金属填充的通道向上延伸，所述导电隆起块提供与所述至少一对电子组件之一的电连接。
25.权利要求24的制品，其中导电隆起块在x和y方向从所述至少一个金属填充的通道向外延伸，以覆盖所述蚀刻表面的一部分。
26.权利要求24的制品，包括共平面的导电隆起块的阵列。
27.权利要求26的制品，其中共平面的导电隆起块的阵列被部分蚀刻的电介质膜包围，由此在导电隆起块周围形成非导电掩模。
CNA2005800081012A 2004-01-29 2005-01-13 具有导电特性的部分蚀刻的电介质膜 Pending CN1930928A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US53995904P 2004-01-29 2004-01-29
US60/539,959 2004-01-29

Publications (1)

Publication Number Publication Date
CN1930928A true CN1930928A (zh) 2007-03-14

Family

ID=34826156

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005800081012A Pending CN1930928A (zh) 2004-01-29 2005-01-13 具有导电特性的部分蚀刻的电介质膜

Country Status (7)

Country Link
US (2) US7012017B2 (zh)
EP (1) EP1709848A1 (zh)
JP (1) JP2007520081A (zh)
KR (1) KR20060124730A (zh)
CN (1) CN1930928A (zh)
CA (1) CA2554750A1 (zh)
WO (1) WO2005074339A1 (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4628154B2 (ja) * 2005-03-22 2011-02-09 三井金属鉱業株式会社 フレキシブルプリント配線基板、および半導体装置
US8395866B1 (en) 2005-09-09 2013-03-12 Magnecomp Corporation Resilient flying lead and terminus for disk drive suspension
US7829793B2 (en) * 2005-09-09 2010-11-09 Magnecomp Corporation Additive disk drive suspension manufacturing using tie layers for vias and product thereof
US8553364B1 (en) 2005-09-09 2013-10-08 Magnecomp Corporation Low impedance, high bandwidth disk drive suspension circuit
US7781679B1 (en) * 2005-09-09 2010-08-24 Magnecomp Corporation Disk drive suspension via formation using a tie layer and product
US8764664B2 (en) 2005-11-28 2014-07-01 Vizyontech Imaging, Inc. Methods and apparatus for conformable medical data acquisition pad and configurable imaging system
US20080044623A1 (en) * 2006-08-21 2008-02-21 John Caldwell Probe card for testing imaging devices, and methods of fabricating same
KR100752672B1 (ko) * 2006-09-06 2007-08-29 삼성전자주식회사 신뢰성 있는 범프 접속 구조를 갖는 인쇄 회로 기판 및 그제조방법, 및 이를 이용한 반도체 패키지
US20080083706A1 (en) * 2006-10-05 2008-04-10 Mu-Gahat Enterprises, Llc Reverse side film laser circuit etching
US7633035B2 (en) * 2006-10-05 2009-12-15 Mu-Gahat Holdings Inc. Reverse side film laser circuit etching
US7813082B2 (en) * 2007-01-26 2010-10-12 Hutchinson Technology Incorporated Head suspension flexure with inline lead portions positioned at a level between levels of first and second surfaces of the spring metal layer
US7835112B2 (en) 2007-02-12 2010-11-16 Hutchinson Technology Incorporated Integrated lead flexure with embedded traces
FR2914304B1 (fr) 2007-03-28 2012-11-16 Guerbet Sa Composes pour le diagnostic de maladies liees a l'expression de vcam.
US20080237882A1 (en) * 2007-03-30 2008-10-02 Islam Salama Annular via drilling (AVD) technology
US20090061251A1 (en) * 2007-08-27 2009-03-05 Mu-Gahat Enterprises, Llc Laser circuit etching by additive deposition
US20090061112A1 (en) * 2007-08-27 2009-03-05 Mu-Gahat Enterprises, Llc Laser circuit etching by subtractive deposition
WO2010116624A1 (ja) 2009-04-07 2010-10-14 パナソニック株式会社 センサチップとこれを用いる測定器及び血液検査装置
US9698563B2 (en) 2010-11-03 2017-07-04 3M Innovative Properties Company Flexible LED device and method of making
KR20130141559A (ko) 2010-11-03 2013-12-26 쓰리엠 이노베이티브 프로퍼티즈 컴파니 열 관리를 위한 가요성 ｌｅｄ 디바이스 및 제조 방법
CA2719927C (en) 2010-11-05 2014-04-29 Ibm Canada Limited - Ibm Canada Limitee Laser ashing of polyimide for semiconductor manufacturing
KR20160137546A (ko) 2014-03-25 2016-11-30 쓰리엠 이노베이티브 프로퍼티즈 컴파니 전도성 특징부들이 동일 평면상에 있는 가요성 회로 및 그것을 제조하는 방법
US10204737B2 (en) * 2014-06-11 2019-02-12 Avx Corporation Low noise capacitors
FR3030112B1 (fr) * 2014-12-12 2018-02-02 Stmicroelectronics (Crolles 2) Sas Assemblage d'une puce de circuits integres et d'une plaque
WO2016153644A1 (en) * 2015-03-20 2016-09-29 3M Innovative Properties Company Multilayer substrate for a light emitting semi-conductor device package
JP2019525454A (ja) 2016-06-23 2019-09-05 スリーエム イノベイティブ プロパティズ カンパニー 熱電テープ
EP3475989B1 (en) 2016-06-23 2021-03-17 3M Innovative Properties Company Flexible thermoelectric module
WO2017223278A1 (en) 2016-06-23 2017-12-28 3M Innovative Properties Company Flexible thermoelectric module
US10563014B2 (en) * 2017-09-11 2020-02-18 Fujifilm Electronic Materials U.S.A., Inc. Dielectric film forming composition
US11018024B2 (en) * 2018-08-02 2021-05-25 Nxp Usa, Inc. Method of fabricating embedded traces
KR20230153818A (ko) * 2022-04-29 2023-11-07 주식회사 아모그린텍 세라믹 기판 제조방법

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5134460A (en) * 1986-08-11 1992-07-28 International Business Machines Corporation Aluminum bump, reworkable bump, and titanium nitride structure for tab bonding
US5248446A (en) * 1988-08-26 1993-09-28 Idemitsu Kosan Co., Ltd. Liquid-crystalline copolymer
EP0388312A3 (en) 1989-03-17 1991-04-24 Furukawa Denki Kogyo Kabushiki Kaisha Chip carrier with improved flexing characteristic
US5208066A (en) * 1989-03-18 1993-05-04 Hitachi, Ltd. Process of forming a patterned polyimide film and articles including such a film
JP3245437B2 (ja) 1991-04-05 2002-01-15 株式会社クラレ 積層体の製造方法
US5227008A (en) 1992-01-23 1993-07-13 Minnesota Mining And Manufacturing Company Method for making flexible circuits
US5401913A (en) 1993-06-08 1995-03-28 Minnesota Mining And Manufacturing Company Electrical interconnections between adjacent circuit board layers of a multi-layer circuit board
JP2939477B2 (ja) 1994-08-16 1999-08-25 エイチエヌエイ・ホールディングス・インコーポレーテッド 液晶重合体−金属積層品および該積層品の製造法
US5747358A (en) 1996-05-29 1998-05-05 W. L. Gore & Associates, Inc. Method of forming raised metallic contacts on electrical circuits
US6085414A (en) 1996-08-15 2000-07-11 Packard Hughes Interconnect Company Method of making a flexible circuit with raised features protruding from two surfaces and products therefrom
JPH1064956A (ja) * 1996-08-20 1998-03-06 Fujitsu Ltd フェースダウンボンディング半導体装置
US6882030B2 (en) 1996-10-29 2005-04-19 Tru-Si Technologies, Inc. Integrated circuit structures with a conductor formed in a through hole in a semiconductor substrate and protruding from a surface of the substrate
EP0902048B1 (en) * 1997-09-11 2005-11-23 E.I. Du Pont De Nemours And Company High dielectric constant flexible polyimide film and process of preparation
US6313402B1 (en) 1997-10-29 2001-11-06 Packard Hughes Interconnect Company Stress relief bend useful in an integrated circuit redistribution patch
JP3080047B2 (ja) 1997-11-07 2000-08-21 日本電気株式会社 バンプ構造体及びバンプ構造体形成方法
US6222136B1 (en) 1997-11-12 2001-04-24 International Business Machines Corporation Printed circuit board with continuous connective bumps
US6077560A (en) 1997-12-29 2000-06-20 3M Innovative Properties Company Method for continuous and maskless patterning of structured substrates
JP2000106482A (ja) * 1998-07-29 2000-04-11 Sony Chem Corp フレキシブル基板製造方法
JP3502776B2 (ja) 1998-11-26 2004-03-02 新光電気工業株式会社 バンプ付き金属箔及び回路基板及びこれを用いた半導体装置
US6537854B1 (en) 1999-05-24 2003-03-25 Industrial Technology Research Institute Method for bonding IC chips having multi-layered bumps with corrugated surfaces and devices formed
US6322903B1 (en) 1999-12-06 2001-11-27 Tru-Si Technologies, Inc. Package of integrated circuits and vertical integration
ATE277865T1 (de) 2000-01-31 2004-10-15 Diagnoswiss Sa Verfahren zur herstellung von mikrostrukturen mit verschiedenen oberflächeneigenschaften in einem multischichtkörper durch plasmaätzen
US6555908B1 (en) 2000-02-10 2003-04-29 Epic Technologies, Inc. Compliant, solderable input/output bump structures
AU2001214479A1 (en) 2000-06-29 2002-01-14 3M Innovative Properties Company Multi-metal layer circuit
US6923919B2 (en) 2000-07-18 2005-08-02 3M Innovative Properties Company Liquid crystal polymers for flexible circuits
US6696163B2 (en) 2000-07-18 2004-02-24 3M Innovative Properties Company Liquid crystal polymers for flexible circuits
US7348045B2 (en) 2002-09-05 2008-03-25 3M Innovative Properties Company Controlled depth etched dielectric film
US6403211B1 (en) 2000-07-18 2002-06-11 3M Innovative Properties Company Liquid crystal polymer for flexible circuits
US6391932B1 (en) * 2000-08-08 2002-05-21 Shipley Company, L.L.C. Porous materials
US6375062B1 (en) 2000-11-06 2002-04-23 Delphi Technologies, Inc. Surface bumping method and structure formed thereby
WO2002067641A1 (fr) * 2001-02-21 2002-08-29 Kaneka Corporation Tableau de connexions, procede de fabrication afferent, film de polyimide destine a etre utilise dans le tableau de connexions et agent d'attaque chimique destine a etre utilise dans ledit procede
US6498381B2 (en) 2001-02-22 2002-12-24 Tru-Si Technologies, Inc. Semiconductor structures having multiple conductive layers in an opening, and methods for fabricating same
US6611046B2 (en) 2001-06-05 2003-08-26 3M Innovative Properties Company Flexible polyimide circuits having predetermined via angles
US7202556B2 (en) 2001-12-20 2007-04-10 Micron Technology, Inc. Semiconductor package having substrate with multi-layer metal bumps
US7267883B2 (en) * 2002-09-25 2007-09-11 Kaneka Corporation Polyimide film and laminate having metal layer and same

Also Published As

Publication number Publication date
US20060118830A1 (en) 2006-06-08
CA2554750A1 (en) 2005-08-11
US7012017B2 (en) 2006-03-14
US20050167829A1 (en) 2005-08-04
EP1709848A1 (en) 2006-10-11
KR20060124730A (ko) 2006-12-05
JP2007520081A (ja) 2007-07-19
WO2005074339A1 (en) 2005-08-11

Similar Documents

Publication Publication Date Title
CN1930928A (zh) 具有导电特性的部分蚀刻的电介质膜
CN1320847C (zh) 柔性电路用液晶聚合物
CN1601611A (zh) 带电路的悬浮支架基板及其制造方法
CN1825581A (zh) 印刷电路板,倒装芯片球栅阵列板及其制造方法
CN101076883A (zh) 制造互连元件的结构和方法，包括互连元件的多层线路板
CN1176567C (zh) 制造多层布线板的方法
CN102171804B (zh) 在衬底上实现选择性区域电镀的方法
CN1841686A (zh) 柔性印刷线路板的制造方法以及柔性印刷线路板
CN1842254A (zh) 双面布线印制电路板的制造方法、双面布线印制电路板及其基础原板
CN1967831A (zh) 布线电路板和制造布线电路板并安装电子部件的方法
CN1185913C (zh) 带有凸块的布线电路板及其制造方法
CN1747630A (zh) 基板制造方法和电路板
CN1615069A (zh) 多涂层印刷电路板及其制造方法
CN1203735C (zh) 制造用于印刷电路板的严格容限埋入元件的方法
TW201251538A (en) Printed circuit board, method for manufacturing printed circuit board and semiconductor device
CN1761379A (zh) 布线电路基板的制造方法
CN102215640B (zh) 电路板制作方法
CN1171300C (zh) 带有凸点的布线电路基板的制造方法和凸点形成方法
CN102316668A (zh) 带金属微细图案的基材、印刷布线板和它们的制造方法、以及半导体装置
CN1751547A (zh) 多层基板及其制造方法
CN1503729A (zh) 可湿式蚀刻的叠层体、绝缘薄膜及使用其的电子电路部件
CN1620224A (zh) 安装电子元件的印刷线路板、其制作方法和半导体设备
CN1299546C (zh) 在印刷电路板制造中利用对铜箔的金属化处理来产生细线条并替代氧化过程
US20200163229A1 (en) Circuit board and method of making circuit board
CN1083234C (zh) 直通连接型印刷电路板或多层印刷电路板的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication