CN1620224A - 安装电子元件的印刷线路板、其制作方法和半导体设备 - Google Patents

安装电子元件的印刷线路板、其制作方法和半导体设备 Download PDF

Info

Publication number
CN1620224A
CN1620224A CNA2004100914108A CN200410091410A CN1620224A CN 1620224 A CN1620224 A CN 1620224A CN A2004100914108 A CNA2004100914108 A CN A2004100914108A CN 200410091410 A CN200410091410 A CN 200410091410A CN 1620224 A CN1620224 A CN 1620224A
Authority
CN
China
Prior art keywords
filler opening
wiring diagram
insulating barrier
forms
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004100914108A
Other languages
English (en)
Inventor
住伸一
井口裕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Mining and Smelting Co Ltd
Original Assignee
Mitsui Mining and Smelting Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2003392955A external-priority patent/JP3854265B2/ja
Priority claimed from JP2003407811A external-priority patent/JP3965148B2/ja
Application filed by Mitsui Mining and Smelting Co Ltd filed Critical Mitsui Mining and Smelting Co Ltd
Publication of CN1620224A publication Critical patent/CN1620224A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0347—Overplating, e.g. for reinforcing conductors or bumps; Plating over filled vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09909—Special local insulating pattern, e.g. as dam around component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/246—Reinforcing conductive paste, ink or powder patterns by other methods, e.g. by plating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/53539—Means to assemble or disassemble including work conveyor
    • Y10T29/53543—Means to assemble or disassemble including work conveyor including transporting track
    • Y10T29/53548—Means to assemble or disassemble including work conveyor including transporting track and work carrying vehicle

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

安装电子元件的印刷线路板包括：绝缘层和在绝缘层的一个表面形成的布线图，其中填充孔(4)的一端部与布线图连接，另一端部与通过涂覆导电膏而得到的覆盖层(9)重叠以至少覆盖填充孔(4)和绝缘层(2)之间的边界；或者，在另一端部形成电镀抗蚀层(7)以至少覆盖填充孔(4)和绝缘层(2)之间的边界，并在由电镀抗蚀层(7)封闭的填充孔(4)的一端部被电镀后被去除以产生接线层，从而防止湿处理液体，如锡电镀溶液渗漏到填充孔(4)和绝缘层(2)之间。

Description

安装电子元件的印刷线路板、其制作方法 和半导体设备
技术领域
本发明涉及安装电子元器件的印刷线路板，该线路板可用于安装半导体芯片，如集成电路(IC)和大规模集成电路(LSI)以及无源元件如电容和电阻。这些线路板是例如安装电子元器件的薄膜载带，如TAB(带式自动焊接)带、COF(薄膜芯片)带、CSP(芯片尺寸封装)带以及BGA(球栅阵列)带、FPC(柔性印刷电路)的以及硬基底PWB(印刷线路板)。本发明还涉及该印刷线路板的制作方法，以及用该印刷线路板制作的半导体设备。
背景技术
在个人电脑和移动电话以及打印机的液晶设备中采用各种类型的印刷线路板安装电子元器件。这些印刷线路板通过一系列的步骤生产，其中在柔性绝缘薄膜，如聚酰亚胺薄膜或硬的绝缘板，如玻璃环氧板的至少一个主表面覆盖导电金属层，在导电金属层上涂覆感光树脂，感光树脂曝光并形成所需形状的图案，利用感光形成图案的树脂作为掩膜蚀刻导电金属层以产生导电金属的布线图，在除了与安装在其上的电子元器件接触的接线端(内部引线)和与内部引线导通并和外部相连接的接线端(外部引线)以外的布线图上涂抹阻焊剂，阻焊剂被固化，且内部和外部引线镀上锡等。
在如此制备的安装电子器件的印刷线路板上，半导体芯片被放置以使芯片上形成的凸起电极(bump electrode)与内部引线接触，且凸起电极与内部引线利用粘接工具实现电连接。从而在印刷线路板上完成电子器件的安装。
近年来，采用了将半导体芯片如集成电路(IC)和大规模集成电路(LSI)以及无源元件如电容和电阻安装在印刷线路板上的半导体器件(例如，见JP-A-2003-124601)。
电子设备的小型化和轻便要求更高的电子元器件的安装密度。在半导体设备中，增加安装密度导致所安装的元器件之间的线路交叉，因此这些元器件通过布线的电连接不能实现。为克服这些问题，采用双面印刷线路板，如双金属TAB带和双金属FPC，其中在绝缘层的两面都提供布线图，且两面的布线图通过干线交叉(highway crossing)结构中的通路进行连接。
然而，由于布线图须在一面形成之后再在另一面形成，双面印刷线路板制作成本较高。因此，为增加安装密度，设计出仅在绝缘层的一面提供布线图，而在连接彼此交叉时，在形成布线图的面的反面通过通孔安装元器件。
然而，在形成布线图的蚀刻处理或镀锡或金处理中，蚀刻或电镀溶液或去除处理液的清洗液渗漏在填充孔和绝缘层之间的间隙中。遗留在间隙中酸性电镀液等可在后续的过程中泄漏，或这种残留液在粘结半导体芯片或在其它步骤中受热蒸发和膨胀，导致小的爆发。
本发明被提出以解决前述背景技术中的问题。因此，本发明的目的是提供安装电子元器件的印刷线路板，该印刷线路板包括绝缘层和在绝缘层的一面形成的布线图，并且可在形成布线图的表面的反面通过填充孔安装电子元器。其中湿处理液，如蚀刻或电镀溶液被防止渗漏在填充孔和绝缘层之间的间隙中。本发明的另一个目的是提供制作该印刷线路板的方法和用该印刷线路板制作的半导体设备。
发明内容
根据本发明的用于安装电子元器件的印刷线路板，包括：绝缘层和在该绝缘层的一个表面形成的导电金属布线图，其中穿过绝缘层和布线图的通孔被插入的导电材料填充以形成填充孔，填充孔的一端部与布线图连接，而填充孔的另一端部与通过涂覆导电膏得到的覆盖层重叠以至少覆盖填充孔和绝缘层之间的边界。
更适宜地，在覆盖层上通过电镀导电金属形成沉积的涂层。而且更适宜地，在布线图侧的填充孔的一端部形成电镀导电金属的沉积的涂层以至少覆盖填充孔和布线图之间的边界。
根据本发明的用于安装电子元器件的印刷线路板，包括：绝缘层和在绝缘层的一个表面形成的导电金属布线图，其中穿过绝缘层和布线图的通孔被插入的导电材料填充以形成填充孔，填充孔的一端部与布线图连接，并且在填充孔的另一端部的中心区域形成电镀接线层。
更适宜地，在填充孔端部的中心区域形成的沉积的涂层上形成电镀接线层。而且更适宜地，沉积的涂层在布线图侧的填充孔的一端部上形成以至少覆盖填充孔和布线图之间的边界。
本发明的印刷线路板可防止湿处理液，如蚀刻或电镀溶液或该处理液的清洗液渗漏在填充孔和绝缘层之间的间隙中。因此，可高产率地生产高质量的半导体设备。
根据本发明的半导体设备采用上述印刷线路板制造。在半导体设备中，半导体芯片和/或无源元件(电子元器件)可安装在形成布线图的表面的反面。
在采用填充孔端部上形成的电镀接线层的印刷线路板制造的半导体设备中，优选将半导体芯片和/或无源元件(电子元器件)安装在形成布线图的表面的反面，并且在结合半导体芯片和/或无源元件侧的填充孔端部，形成电镀接线层的中心区域的外围边缘涂上焊料，以至少覆盖填充孔和绝缘层之间的边界。
在本发明的半导体设备中，在一面有布线图而电子元器件安装在印刷线路板的两面。因此，半导体设备具有成本低且封装密度高的优点。而且，其结果是与电子元器件相连接的填充孔端部的外围和绝缘层用焊料涂覆，插入的材料被加固并防止从填充孔(通孔)脱落。
根据本发明的一种制作用于安装电子元器件的印刷电路板的方法用于制造包括绝缘层和在绝缘层的一个表面形成的导电金属布线图的印刷电路板，该方法包括：
将绝缘层和布线图或用于形成布线图的导电金属层打孔，并且用插入的导电材料填充形成的通孔以形成填充孔；
在形成布线图或导电金属层侧的反面上填充孔的端部涂覆导电膏，以形成至少覆盖填充孔和绝缘层之间的边界的覆盖层；及
在覆盖层上镀上导电金属。
在上述制作方法的一个实施例中，该覆盖层可以使得同时在布线图或导电金属层镀上导电金属的方式电镀导电金属以至少覆盖填充孔和绝缘层或导电金属层之间的边界。
根据本发明的另一种制作用于安装电子元器件的印刷电路板的方法用于制造包括绝缘层和在绝缘层的一个表面形成的导电金属布线图的印刷电路板，该方法包括：
将绝缘层和布线图或用于形成布线图的导电金属层打孔，并且用插入的导电材料填充形成的通孔以形成填充孔；
在形成布线图或导电金属层侧的反面上填充孔的端部形成电镀抗蚀层，以至少覆盖填充孔和绝缘层之间的边界；
在用电镀抗蚀层封闭的填充孔的端部电镀以产生接线层；以及
去除电镀抗蚀层。
该方法优选包括在布线图或导电金属层侧的填充孔的端部电镀以至少覆盖填充孔和绝缘层或导电金属层之间的边界。
在上述制作方法的一个实施例中，电镀抗蚀层封闭的填充孔的端部可以一种使得同时在布线图或导电金属层镀上导电金属的方式电镀导电金属以至少覆盖填充孔和绝缘层或导电金属层之间的边界。
本发明制造印刷电路板的方法可防止湿处理液，如蚀刻或电镀溶液或该处理液的清洗液渗漏到填充孔和绝缘层之间的间隙。
附图说明
图1为根据本发明的实施例的用于安装电子元器件的印刷电路板的局部剖视图；
图2所示为用模具制造填充孔步骤的一组剖视图，图2(a)所示为用冲压具填充插入导电材料之前的状态，而图2(b)为填充状态；
图3所示为穿过绝缘层和布线图的填充孔的剖视图；
图4所示为通过涂覆导电膏所得的覆盖层的剖视图；
图5(a)是填隙冲压具被推到布线图侧的端部中的填充孔的局部剖视图，以及图5(b)是布线图侧的端部形成填隙部件15的填充孔的剖视图；
图6为根据本发明的另一实施例的用于安装电子元器件的印刷线路板的局部剖视图；
图7所示为穿过绝缘层和导电金属层的填充孔的绝缘层侧的端部形成的电镀抗蚀层的剖视图；
图8所示为图7中所示的结构进一步覆盖沉积涂层和阻焊剂层以及导电金属层形成布线图的剖视图；
图9所示为填充孔端部的电镀抗蚀层封闭的电镀接线层的剖视图；以及
图10所示为与半导体芯片相连接并覆盖焊料的填充孔端部的剖视图。
具体实施方式
在下文中，将参照附图对本发明的实施例予以描述，用于安装电子元器件的印刷线路板包括薄膜载带，如TAB(带式自动焊接)带、COF(薄膜芯片)带、CSP(芯片尺寸封装)带以及BGA(球栅阵列)带、FPC(柔性印刷电路)和硬基底PWB(印刷线路板)。这些印刷线路板主要设计用于将半导体芯片如集成电路(IC)和大规模集成电路(LSI)与无源元件，如电容和电阻一起安装在一个印刷线路板上。该印刷线路板包括长的薄片状或板状绝缘层，以及在绝缘层的一个表面形成的导电金属的布线图。例如，沿绝缘层的纵向或沿纵的和十字交叉的方向产生若干布线图。
图1为根据本发明的实施例的用于安装电子元器件的印刷线路板的局部剖视图。如图所示，在将要安装半导体芯片、无源元件等的绝缘层2的一个表面上形成布线图3。在用于安装电子元器件的印刷线路板1中，在绝缘层2和布线图3的预定位置打孔形成通孔，并注入插入导电材料以形成填充孔4。该填充孔4连接安装在形成布线图3的面的反面的电子元器件。
在填充孔4的一端部与布线图3电连接，填充孔的另一端部与通过用导电膏而得到的覆盖层9重叠以至少覆盖填充孔4和绝缘层2之间的边界。覆盖层9用导电金属如铜的沉积的涂层6覆盖。沉积的涂层6被镀上锡等并接着再与半导体芯片等的接线端接触。
本发明所采用的绝缘层2最好具有对抗化学物质，如蚀刻用的酸的化学抗性，并具有耐热性从而不会在焊接中受热而质量退化。用于制造绝缘层2的材料包括玻璃环氧树脂、双马来亚酰胺-三嗪(bismaleimide-triadine)、聚酯、液晶聚合物、聚酰胺和聚酰亚胺。具体地说，本发明优选采用柔性聚酰亚胺薄膜。
聚酰亚胺树脂包括由均苯四酸二酐和芳族二胺合成的全芳族聚酰亚胺，以及由联苯四羧酸二酐和芳族二胺合成的具有联苯骨架的全芳族聚酰亚胺。本发明的中用的绝缘层2的厚度通常在12.5至125μm，优选范围在25至75μm。
在使用薄膜载带的情况中，绝缘层2可用冲压设备打孔以得到必要的通孔，如齿孔或狭缝。
布线图3可通过在沉积在绝缘层2的一个表面上覆盖的导电金属层上涂上感光树脂，感光树脂被曝光以产生所需图案，并用感光形成图案的树脂作为掩膜对导电金属层进行蚀刻的一系列步骤产生。该掩膜将通过碱性清洗而去除。
布线图还可通过叠加法或半叠加方法产生。布线图可在覆盖层9形成之后(后面描述)，或在覆盖层9和沉积的涂层6产生后，在插入之前形成。为了获得均匀厚度的沉积的涂层6，布线图3优选在覆盖层9和沉积的涂层6产生后形成。
布线图3由导电金属如铜或铝制成。导电金属层可以通过在表面粗糙的绝缘层上结合电积铜箔或轧制的铜箔，或喷镀金属涂膜，接着进行电解铜镀以覆盖上较厚的铜而获得。所形成的布线图可以进行整体非电锡镀以防止导电线路的氧化。
填充孔4可通过利用成套模具，包括带有冲压具的阳模具和具有与该冲压具相对应的冲模孔的阴模具冲压而成(见日本专利No.3250988)。具体地说，如图2所示，由插入导电材料如铜制成的导电金属薄片11被覆盖在其上已形成布线图3的绝缘层2上(或覆盖在无图案的导电金属层重叠在绝缘层2上的叠片上)。这些导电金属薄片被放置在阴模具12上(图2(a))，然后阳模具13向下移动通过冲压具13a冲压导电金属薄片11和绝缘层2(图2(b))。
在上述操作过程中，阳模具13经敲击下降以致于冲压具13a的下沿与导电金属薄片11的下表面大致持平。下降受控在此停止并因此仅有导电金属薄片11被打孔。结果，绝缘层2被由冲压具13a压下的一块导电金属薄片11穿孔，而形成通孔，在通孔形成的同时，该块位于该孔内因而产生填充孔4。此后，阳模具13被向上移且导电金属薄片11被去除。还可以通过预先给绝缘层2和布线图3(导电金属层)打孔，再覆盖导电片11，并冲压导电金属薄片11以将所冲压出的块填入该通孔而产生填充孔。
还可以通过用上述模具冲压绝缘层2被以产生通孔，并通过使用具有与该通孔相应的孔的金属掩膜进行丝网印刷在该孔中压入导电膏，并挤压而形成填充孔4。
通常填充孔4的横向宽度为20至2000μm，优选范围在70至1000μm，且更优选在80至200μm。填充孔的水平横截面的形状是任意的，例如可以是圆形、椭圆形、矩形或六边形。
用于形成覆盖层9的导电膏可以是在溶解有粘合剂树脂，如热固性树脂和可任选的固化剂的有机溶剂中的金属粉末，如银或铜、碳粉末或其混合物的分散系。导电膏的例子包括用于粘结半导体芯片接线端如IC或LSI和印刷线路板的引线的材料。
导电膏经丝网印刷、分配或压印进行涂覆，再干燥及必要时通过加热固化，形成覆盖层(衬垫)9，覆盖层9形成任意尺寸和形状以至少覆盖填充孔4与绝缘层2之间的边界，防止锡或金电镀溶液等渗漏到填充孔4和绝缘层2之间的缝隙中。
沉积的涂层6通过在覆盖层9上用与布线图3相同的导电金属如铜进行电解或无电镀而产生。沉积的涂层使得填充孔4与绝缘层2之间的边界可靠封闭。可以以沉积的涂层6也在布线图3上形成的方式进行电镀以使得填充孔4与布线图3之间的边界可靠封闭。通常沉积的涂层6的厚度范围为0.1至20μm，优选范围在1至6μm。
下面将按照步骤的顺序，对上述实施例的用于安装电子元器件的印刷线路板的制作方法进行描述。首先，通过前面描述的方法对绝缘层2和布线图3或将要蚀刻形成布线图的导电金属层打孔，通孔用插入的导电材料填充以形成填充孔4(图3)。当如图2所示利用导电金属薄片11产生填充孔4时，填隙冲压具14被推进到布线图3侧的填充孔4的端部，从而使端部向外扩展，如图5(a)所示。与每个填充孔对应的位置提供有填隙冲压具。或者，如图5(b)所示，插入的导电材料可从该通孔轻微地伸出以在端部形成填隙部件15，填隙冲压具或部件确保填充孔4和布线图3之间的连接并防止湿处理液如锡或金电镀溶液渗漏到该边界。
其次，在对应填充孔的位置被打孔的金属掩膜被设置在上述绝缘层2上，并且导电膏被挤在填充孔4上。在一个实施例中，在金属掩膜上移动涂刷器(squeezee)时导电膏被挤在填充孔4上。其结果是，导电膏被涂覆在布线图3(或导电金属层)的反面的填充孔4的端部上，以至少覆盖填充孔4与绝缘层2之间的边界。所涂覆的导电膏随后被干燥并通过加热固化以形成覆盖层9(图4)。
随后，用覆盖层9覆盖填充孔4的绝缘层2经过电解或无电镀铜而产生沉积的涂层6。(图1)。
在布线图3未形成的情况下，通过照相平版印刷法在导电金属层形成布线图3。如果需要，该布线图通过无电镀锡整个进行镀层。接着，布线图3的预定区域和沉积的涂层6的表面进行，例如，锡镀以形成接线端，通过形成与半导体芯片接线端共晶可与半导体芯片接线端稳定地结合。
一般来说，为了保护布线图，在电镀形成接线端之前，在除接线端以外的部分涂覆和固化阻焊剂。
考虑到下面的结合步骤，可适当地选择在此形成的电镀接线层。适当的电镀接线层的实例包括锡、金、焊料和镍、及其复合层的电镀接线层。根据情况电镀可以通过电解电镀或无电镀来完成。沉积层的厚度范围一般为0.1至10μm，优选范围在0.2至7μm。必要时，在锡沉积层上形成金凸起。
根据本发明的用于安装电子元器件的印刷线路板可以被如上所述地制造。随后，半导体芯片和无源元件被安装在布线图3上，并且通过将其接线端与各自的电镀接线层相连接使半导体芯片和无源元件安装在具有布线图3的面的反面。半导体设备可以如此被制造。
图6为根据本发明的另一实施例的用于安装电子元器件的印刷电路板的局部剖视图。如图所示，在安装半导体芯片和无源元件等的绝缘层的表面形成布线图3。在印刷线路板1的预定位置，通过绝缘层2和布线图3所产生的孔用插入的导电材料填充以形成填充孔4，填充孔4连接安装在形成布线图3的表面的反面的电子元件。数字6表示至少覆盖填充孔4与布线图3之间边界的导电金属的沉积的涂层。数字8是阻焊剂层。
填充孔4的一外露端部与布线图3电连接。填充孔4的另一暴露端部的中心区域镀上锡等以使其具有电镀接线层5，半导体芯片的接线端将与该电镀接线层5连接。
当在布线图3或导电金属层反面的填充孔4的外露端部镀上锡或金等以得到导电金属层时，电镀溶液，如在此所用的锡或金电镀溶液很可能在填充孔4与绝缘层2之间渗漏。酸性湿处理液，如蚀刻溶液也会发生同样的问题。本实施例通过在填充孔4与绝缘层2之间的边界上设置电镀抗蚀层7来防止这种问题发生，如图7至9所示。
利用丝网印刷等方法将电镀抗蚀层7涂覆到预定的位置。该电镀抗蚀层可做成任意形状从而使其至少覆盖填充孔4与绝缘层2之间的边界以防止电镀液等溶液在填充孔4与绝缘层2之间渗漏，并且也使得填充孔4端部表面的部分保持外露以形成电镀接线层。通常，所产生的电镀抗蚀层7具有中空截面以致于封闭在电镀抗蚀层7中的填充孔4的内部被暴露以形成电镀接线层。例如，当填充孔4具有圆形截面时，电镀抗蚀层7的形状像一个环。
电镀抗蚀层7可以是市售的使用丝网印刷的抗蚀剂。电镀抗蚀层应选择使其不会在酸性湿处理液如电镀或蚀刻溶液、或处理液的清洗液中溶解。在湿处理完成之后，例如，在电镀接线层形成之后，电镀抗蚀层7被去除。
沉积的涂层6通过用与布线图3相同的导电金属，如铜电解或无电镀而在布线图3或导电金属层上形成。通过该沉积的涂层，获得填充孔4与布线图3或导电金属层之间的边界的可靠的密封。通常沉积的涂层6的厚度范围为0.1至20μm，优选范围在1至6μm。为了获得均匀厚度的沉积的涂层6，布线图3优选在沉积的涂层6产生后形成。
在下文中，将按照步骤的顺序，对上述实施例的用于安装电子元器件的印刷线路板的制作方法进行描述。首先，通过上述方法对绝缘层2和蚀刻形成布线图3的导电金属层3′打孔，用插入的导电材料填充形成的通孔以形成填充孔4(图7)。
其次，如图7所示，在对应填充孔4的位置被打孔的金属掩膜被设置在上述绝缘层2上，并且在金属掩膜上移动涂刷器时抗蚀涂层液被挤在填充孔4上。其结果，在导电金属层3’反面的填充孔4的端部形成电镀抗蚀层7，使得填充孔4与绝缘层2之间的边界被覆盖，并使得封闭在电镀抗蚀层中的填充孔4表面的内部被暴露以形成电镀接线层。
在电镀抗蚀层7产生之后，导电金属层3’进行电解或无电镀铜以形成沉积的涂层6。在电镀时，在形成布线图表面的反面的填充孔4的端部外露的插入材料也是电镀的铜。接着，通过照相平版印刷方法在导电金属层3’形成布线图。如果必要，通过无电镀在整个布线图上镀上锡。
通常，在电镀形成接线端之前，为了保护布线图，在接线端以外的区域涂覆焊料抗蚀层并硬化。图8所示为布线图3覆盖了沉积涂层6和阻焊剂层8的结构的剖视图。
其后，未用阻焊剂8覆盖的布线图3上的沉积涂层6和在被电镀抗蚀层7包围的填充孔4的端部上形成的沉积涂层6被镀上，例如锡以形成电镀接线层5，该接线层通过与半导体芯片接线端形成共晶而与半导体芯片接线端牢固地结合。
类似于在前述实施例中，考虑到下面的结合步骤可适当地选择在此形成的电镀接线层5。适当的沉积层的实例包括锡、金、无铅的焊料和镍，及其复合层。根据情况电镀可以通过电解电镀或无电镀来完成。在此形成的沉积层的厚度范围为0.1至10μm，优选范围在0.2至7μm。必要时，在锡沉积层上形成金凸起。
在电镀接线层5形成之后，电镀抗蚀层7用碱性清洗液等去除。根据本发明的该实施例的用于安装电子元器件的印刷线路板可以如此被制造。随后，半导体芯片和无源元件被安装在布线图3上，并且可通过将其接线端与各电镀接线层相连接使半导体芯片和无源元件安装在具有布线图3的面的反面。从而可以生产半导体设备。
如图10所示，填充孔4的端部的中心区域被与半导体芯片结合的电镀接线层5覆盖；焊料17(最好是无铅的焊料)被涂覆到该中心区域外围以至少覆盖填充孔4与绝缘层2之间的边界。其结果，插入的材料被加强并防止从该通孔脱离。
通过下面给出的实施例来描述本发明，应该理解本发明不受这些例子的任何限制。
【实施例1】
镍合金晶种层喷溅在38μm厚的聚酰亚胺薄膜上，并通过电镀在其上沉积8μm厚的铜而得到双层COF(薄膜芯片)基底。用薄铜片作为填入的导电材料覆盖该基底，并用图2所示的一套模具在膜形载体上每一块的50个位置上打孔以使被穿孔的薄铜片的一端部与COF基底的铜层连接，从而产生填充孔(截面宽度：100μm)。
用丝网印刷术在包括各填充孔以及相邻的聚酰亚胺薄膜的0.5mm正方形区域上涂覆铜导电膏(商品名：SF-19，从Mitsui Kinzoku Paints& Chemicals Co.，Ltd.得到)，接着加热烘干。其后，嵌入插入的材料的COF基底的铜层的整个表面，以及通过涂覆铜膏而得到的覆盖层被电解镀上铜以用电积铜覆盖这些层。
此后，在该薄膜上涂上光致抗蚀剂，烘干，通过具有图的光掩膜曝光，然后显影。使用酸性氯化铜水溶液进行蚀刻处理以产生布线图。
在阻焊剂被涂覆到除布线图的接线部分以外的部分并被固化后，布线图的接线部分和电积铜涂层在包含氟硼酸亚锡、烷基磺酸、次磷酸等等的无电镀槽中被镀上锡。
如此产生的用于安装电子元器件的薄膜载带被卷起并在常温下放置。在经过5天之后，对铜膏所涂覆的区域的外观进行检查，但未发现异常如侵蚀痕迹。其后，从该薄膜载带切出100片膜形载体并将其依次放在300℃热板上10秒钟。未发现这些膜形载体有特别的异常。
接着，电容和电阻被安装在用上述方法制作的膜形载体的布线图上。同时，IC芯片的端脚与在形成布线图的面的反面的填充孔表面相连接，该填充孔表面被铜膏形成的层、沉积的涂层以及锡镀层所覆盖。再用树脂封闭该元器件以生产半导体设备。
【实施例2】
在25μm厚的聚酰亚胺薄膜上堆叠12μm厚的电镀铜箔得到COF基底。在该薄膜上涂上光致抗蚀剂，烘干，通过具有图案的光掩膜曝光，然后显影。使用酸性氯化铜水溶液进行蚀刻处理以产生布线图。用薄铜片作为插入的导电材料覆盖该基底，并用图2所示的一套模具打孔以致于被穿孔的薄铜片的一端部与布线图连接，从而产生填充孔(截面宽度：100μm)。
用丝网印刷术在包括各个填充孔以及相邻的聚酰亚胺薄膜的0.3mm直径区域涂覆铜导电膏(商品名：SF-19，从Mitsui KinzokuPaints & Chemicals Co.，Ltd.得到)，接着加热烘干。其后，布线图和铜膏形成的覆盖层被电解镀上铜以用电积铜覆盖这些层。
如实施例1中所述，在阻焊剂被涂覆到除布线图的接线部分以外的部分并被固化后，布线图的预定部分以及电镀铜涂层以无电镀镀锡。
如此产生的用于安装电子元器件的薄膜载带被卷起并使其放置在常温。在经过5天之后，对铜膏所涂覆的区域进行检查，但未发现异常如侵蚀痕迹。其后，从该薄膜载带切出100片膜形载体并依次放在300℃热板上10秒钟。未发现这些膜形载体有异常。
接着，电容和电阻被安装在用上述方法制作的膜形载体的布线图上。同时，IC芯片的端脚与在形成布线图的面的反面的填充孔的表面相连接，该填充孔的表面被铜膏形成的层、沉积的涂层以及锡镀层所覆盖。再用树脂封闭元器件以生产半导体设备。
【比较实施例1】
采用与实施例1中相同的方法生产用于安装电子元器件的薄膜载带，只是在不涂覆铜膏的情况下沉积覆盖层。如实施例1中所述，从该薄膜载带切出100片膜形载体并对其进行外观检查。其结果，100片膜形载体中有3片被查出有侵蚀痕迹。接着，正常的97片膜形载体被依次放在实施例1中所述的热板上。其中7片膜形载体出现小爆裂，大概是蒸汽爆发(phreatic explosion)。
【比较实施例2】
采用与实施例2中相同的方法生产用于安装电子元器件的薄膜载带，只是在不涂覆铜膏的情况下沉积覆盖层。如实施例2中所述，从该薄膜载带切出100片膜形载体并对这些膜形载体进行外观检查。其结果，100片膜形载体中有1片被查出有侵蚀痕迹。接着，正常的99片膜形载体被依次放在实施例2中所述的热板上。其中6片膜形载体出现小爆裂，大概是蒸汽爆发。
【实施例3】
镍合金晶种层喷镀在38μm厚的聚酰亚胺薄膜上，并在其上沉积8μm厚的铜而得到双层COF(薄膜芯片)基底。用薄铜片作为插入的导电材料覆盖该基底，并用图2所示的一套模具在膜形载体上每一块的50个位置上打孔以使被压出薄铜片的一端部与COF基底的铜层连接，从而产生填充孔(截面宽度：200μm)。
热干燥的电镀抗蚀剂(商品名：MA-830，由TAIYO INK MFG.Co.，LTD.提供)通过丝网印刷沿着填充孔和相邻的聚酰亚胺薄膜之间的边界被涂覆到COF基底的具有铜层的面的反面，从而封闭其间的空隙，随后进行干燥以形成电镀抗蚀层。
随后，插入的材料已被嵌入的COF基底的铜层的整个表面被电解镀铜以覆盖填充孔与COF基底的铜层之间的边界。同时，暴露在反面并封闭在电镀抗蚀层中的填充孔的端部被电解镀铜。
然后，光致抗蚀剂被涂覆到COF基底的镀铜的铜层上，并干燥，通过具有图案的光掩膜曝光，并显影。使用酸性氯化铜水溶液进行蚀刻以产生布线图。
在阻焊剂被涂覆到除布线图的接线部分以外的部分并被固化之后，布线图的接线部分以及封闭在电镀抗蚀层中的填充孔端面上的电积铜涂层在包含氟硼酸亚锡、烷基磺酸、次磷酸等等的无电镀槽中被镀上锡。之后，电积铜涂层和锡镀层周围的电镀抗蚀层被去除。
如此产生的用于安装电子元器件的薄膜载带被卷起并在常温下放置。在经过5天之后，对形成布线图的面的反面上的接线部分进行外观检查，但未发现异常如侵蚀痕迹。其后，从该薄膜载带切出100片膜形载体并将其依次放在300℃热板上持续10秒钟。未发现这些膜形载体有特别的异常。
接着，电容和电阻被安装在用上述方法制作的膜形载体的布线图上。同时，IC芯片的端脚与形成布线图的面的反面的镀锡的填充孔表面相连接。再用树脂封闭元器件以生产半导体设备。
【实施例4】
在25μm厚的聚酰亚胺薄膜上叠置12μm厚的电积铜箔以得到COF基底。在该基底上涂上光致抗蚀剂，干燥，通过具有图案的光掩膜曝光，然后显影。用酸性氯化铜水溶液进行蚀刻处理以产生布线图。用薄铜片作为插入的导电材料覆盖该基底，并用图2所示的一套模具打孔以致于被压出的薄铜片的一端部与布线图连接，从而产生填充孔(截面宽度：200μm)。
实施例3中采用的抗蚀剂通过丝网印刷沿聚酰亚胺薄膜和填充孔之间的边界被涂覆到填充孔的形成布线图的面的反面，以密封其间的间隙，接着干燥以形成电镀抗蚀层。其后，进行电解铜电镀以覆盖填充孔和布线图之间的边界，同时电镀暴露在反面和封闭在电镀抗蚀层中的填充孔的端部。
如实施例3所述，在阻焊剂被涂覆到除布线图的接线部分以外的部分并被固化之后，布线图的接线部分以及封闭在电镀抗蚀层中的填充孔端面上的电积铜涂层以无电镀被镀上锡。
如此产生的用于安装电子元器件的薄膜载带被卷起并使其在常温下放置。在经过5天之后，对形成布线图的面的反面上的接线部分进行外观检查，但未发现异常如侵蚀痕迹。其后，从该薄膜载带切出100片膜形载体并依次放在300℃热板上持续10秒钟。未发现这些膜形载体有特别的异常。
接着，电容和电阻被安装在用上述方法制作的膜形载体的布线图上。同时，IC芯片的端脚与形成布线图的面的反面的镀锡填充孔表面相连接。再用树脂封闭元器件以生产半导体设备。
【比较实施例3】
采用与实施例3中相同的方法生产用于安装电子元器件的薄膜载带，只是在没有电镀抗蚀层的情况下进行镀锡。如实施例3中所述，从该薄膜载带切出100片膜形载体并对这些膜形载体进行外观检查。其结果，100片膜形载体中有4片被查出有侵蚀痕迹。接着，正常的96片膜形载体被依次如实施例3中所述放在热板上。其中10片膜形载体出现小爆裂，大概是蒸汽爆发。
【比较实施例4】
采用与实施例4中相同的方法制作用于安装电子元器件的薄膜衬带，在没有电镀抗蚀层的情况下进行镀锡。如实施例4中所述，从该薄膜载带切出100片膜形载体并对这些膜形载体进行外观检查。其结果，100片膜形载体中有2片被确认有侵蚀痕迹。接着，正常的98片膜形载体被依次如实施例4中所述放在热板上。其中10片膜形载体出现小爆裂，大概是蒸汽爆发。

Claims (12)

1、一种安装电子元件的印刷线路板，包括：绝缘层和在绝缘层的一个表面形成的导电金属布线图，其中穿过绝缘层和布线图的通孔被插入的导电材料填满以形成填充孔，填充孔的一端部与布线图连接，填充孔的另一端部与通过涂覆导电膏得到的覆盖层重叠以至少覆盖填充孔和绝缘层之间的边界。
2、如权利要求1所述的印刷线路板，其中在覆盖层上通过电镀导电金属形成沉积的涂层。
3、如权利要求2所述的印刷线路板，其中通过电镀导电金属沉积的涂层在布线图侧的填充孔的一端部形成以至少覆盖填充孔和布线图之间的边界。
4、一种安装电子元件的印刷线路板，包括：绝缘层和在绝缘层的一个表面形成的导电金属布线图，其中穿过绝缘层和布线图的通孔被插入的导电材料填满以形成填充孔，填充孔的一端与布线图连接，并且电镀接线层在填充孔的另一端的中心区域形成。
5、如权利要求4所述的印刷线路板，其中电镀接线层在通过电镀填充孔端部的中心区域形成的沉积的涂层上形成。
6、如权利要求5所述的印刷线路板，其中电镀沉积的涂层在布线图侧的填充孔的一端部上形成以至少覆盖填充孔和布线图之间的边界。
7、一种利用如权利要求1至6中的任一项所述的印刷线路板制作的半导体设备。
8、如权利要求7所述的半导体设备，其中半导体芯片和/或无源元件可安装在形成布线图的表面的反面。
9、一种利用如权利要求4至6中的任一项所述的印刷线路板制作的半导体设备，其中半导体芯片和/或无源元件(电子元器件)安装在形成布线图的表面的反面，并且在结合半导体芯片和/或无源元件侧的填充孔端部，形成电镀接线层的中心区域的外围边缘涂上焊料，以至少覆盖填充孔和绝缘层之间的边界。
10、一种制作安装电子元件的印刷电路板的方法，该印刷电路板包括绝缘层和在绝缘层的一个表面形成的导电金属布线图，该方法包括：
将绝缘层和布线图或用于形成布线图的导电金属层打孔，并且用插入的导电材料填充形成的通孔以形成填充孔；
在形成布线图或导电金属层侧的反面填充孔的端部涂覆导电膏，以形成至少覆盖填充孔和绝缘层之间的边界的覆盖层；
在覆盖层上镀上导电金属。
11、一种制作安装电子元件的印刷电路板的方法，该印刷电路板包括绝缘层和在绝缘层的一个表面形成的导电金属布线图，该方法包括：
将绝缘层和布线图或用于形成布线图的导电金属层打孔，并且用插入的导电材料填充形成的通孔以形成填充孔；
在形成布线图或导电金属层侧的反面填充孔的端部形成电镀抗蚀层，以至少覆盖填充孔和绝缘层之间的边界；
在用电镀抗蚀层封闭的填充孔的端部电镀以产生接线层；以及
去除电镀抗蚀层。
12、如权利要求10或11所述的制作安装电子元件的印刷电路板的方法，还包括在布线图或导电金属层侧的填充孔的端部电镀以至少覆盖填充孔和布线图或导电金属层之间的边界。
CNA2004100914108A 2003-11-21 2004-11-22 安装电子元件的印刷线路板、其制作方法和半导体设备 Pending CN1620224A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003392955A JP3854265B2 (ja) 2003-11-21 2003-11-21 電子部品実装用プリント配線基板およびその製造方法ならびに半導体装置
JP2003392955 2003-11-21
JP2003407811 2003-12-05
JP2003407811A JP3965148B2 (ja) 2003-12-05 2003-12-05 電子部品実装用プリント配線基板およびその製造方法ならびに半導体装置

Publications (1)

Publication Number Publication Date
CN1620224A true CN1620224A (zh) 2005-05-25

Family

ID=34593989

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004100914108A Pending CN1620224A (zh) 2003-11-21 2004-11-22 安装电子元件的印刷线路板、其制作方法和半导体设备

Country Status (4)

Country Link
US (2) US7377032B2 (zh)
KR (1) KR100834486B1 (zh)
CN (1) CN1620224A (zh)
TW (1) TWI335781B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102186304A (zh) * 2011-03-15 2011-09-14 珠海元盛电子科技股份有限公司 用于翻盖/滑盖手机的分层fpc及制作方法
CN102111964B (zh) * 2009-12-29 2012-10-17 富葵精密组件(深圳)有限公司 电路板制作方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050124197A1 (en) * 2003-12-04 2005-06-09 Matsushita Electric Industrial Co., Ltd. Circuit board and method for manufacturing the same, semiconductor package, component built-in module and board for electronic equipment
JP4068628B2 (ja) * 2005-05-30 2008-03-26 松下電器産業株式会社 配線基板、半導体装置および表示モジュール
GB0518613D0 (en) * 2005-09-13 2005-10-19 Eastman Kodak Co Method of forming conductive tracks
KR100731857B1 (ko) * 2005-11-08 2007-06-25 엘에스전선 주식회사 투 스텝 스크린 인쇄 방법
KR100732385B1 (ko) * 2006-06-02 2007-06-27 삼성전기주식회사 패키지 기판 제조 방법
US7851928B2 (en) * 2008-06-10 2010-12-14 Texas Instruments Incorporated Semiconductor device having substrate with differentially plated copper and selective solder
JP2010021371A (ja) * 2008-07-10 2010-01-28 Fujitsu Ltd 配線基板、配線製造方法、および、導電性ペースト
KR101211724B1 (ko) * 2009-04-30 2012-12-12 엘지이노텍 주식회사 반도체 패키지 및 그 제조방법
US9277642B2 (en) * 2013-03-05 2016-03-01 Eastman Kodak Company Imprinted bi-layer micro-structure method
IL250305B (en) 2017-01-26 2021-02-28 Vishay Israel Ltd Electronic component with flexible terminal
KR101949396B1 (ko) * 2017-07-10 2019-02-19 에스케이씨 주식회사 매립된 패턴을 갖는 안테나 소자 및 이의 제조방법

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3772101A (en) * 1972-05-01 1973-11-13 Ibm Landless plated-through hole photoresist making process
GB1485569A (en) * 1974-09-10 1977-09-14 Siemens Ag Multi-layer wired substrates for multi-chip circuits
US4022927A (en) * 1975-06-30 1977-05-10 International Business Machines Corporation Methods for forming thick self-supporting masks
US4376815A (en) * 1979-10-22 1983-03-15 Oddi Michael J Method of applying photoresist by screening in the formation of printed circuits
JPS56134404A (en) * 1980-03-24 1981-10-21 Sony Corp Conductive material and method of prdoducing same
JPS5797970U (zh) * 1980-12-08 1982-06-16
US4806706A (en) * 1987-04-08 1989-02-21 Nippon Cmk Corp. Printed wiring board
DE3809331C1 (zh) * 1988-03-19 1989-04-27 Degussa Ag, 6000 Frankfurt, De
JPH03250988A (ja) 1990-02-28 1991-11-08 Canon Inc 記録及び／又は再生装置
JP3139633B2 (ja) * 1991-09-30 2001-03-05 日本電気株式会社 Ｍｏｓ型半導体記憶装置の製造方法
US5224265A (en) * 1991-10-29 1993-07-06 International Business Machines Corporation Fabrication of discrete thin film wiring structures
US5550408A (en) * 1992-11-18 1996-08-27 Matsushita Electronics Corporation Semiconductor device
US5906042A (en) * 1995-10-04 1999-05-25 Prolinx Labs Corporation Method and structure to interconnect traces of two conductive layers in a printed circuit board
JPH09139495A (ja) * 1995-11-14 1997-05-27 Nippon Steel Corp 半導体装置およびその製造方法
US5747098A (en) * 1996-09-24 1998-05-05 Macdermid, Incorporated Process for the manufacture of printed circuit boards
DE19642378C2 (de) * 1996-10-14 2000-06-08 Fraunhofer Ges Forschung Kontaktlose Chipkarte
DE69730629T2 (de) * 1996-12-26 2005-02-03 Matsushita Electric Industrial Co., Ltd., Kadoma Leiterplatte und Elektronikkomponente
US6119338A (en) * 1998-03-19 2000-09-19 Industrial Technology Research Institute Method for manufacturing high-density multilayer printed circuit boards
US6165892A (en) * 1998-07-31 2000-12-26 Kulicke & Soffa Holdings, Inc. Method of planarizing thin film layers deposited over a common circuit base
US6180523B1 (en) * 1998-10-13 2001-01-30 Industrial Technology Research Institute Copper metallization of USLI by electroless process
JP3250988B2 (ja) 1998-10-23 2002-01-28 株式会社鈴木 フィルド・ビアを有する樹脂シートの製造方法
JP4029517B2 (ja) * 1999-03-31 2008-01-09 株式会社日立製作所 配線基板とその製造方法及び半導体装置
JP3229286B2 (ja) * 1999-04-02 2001-11-19 インターナショナル・ビジネス・マシーンズ・コーポレーション プリント回路基板の製造方法
JP4058943B2 (ja) * 1999-11-26 2008-03-12 株式会社日立製作所 金属層を有する部材およびその製造方法、並びにその用途
JP2001307313A (ja) * 2000-04-20 2001-11-02 Fujitsu Ltd 薄膜ヘッドの製造方法
KR20020077439A (ko) * 2000-12-14 2002-10-11 코닌클리케 필립스 일렉트로닉스 엔.브이. 액정 디스플레이 라미네이트와 그 제조방법
US6951707B2 (en) * 2001-03-08 2005-10-04 Ppg Industries Ohio, Inc. Process for creating vias for circuit assemblies
JP3476442B2 (ja) * 2001-05-15 2003-12-10 沖電気工業株式会社 半導体装置及びその製造方法
JP2002344102A (ja) 2001-05-17 2002-11-29 Shindo Denshi Kogyo Kk フレキシブル回路基板およびフレキシブル回路基板の製造方法
JP3809787B2 (ja) * 2001-06-26 2006-08-16 ブラザー工業株式会社 インクジェットプリンタヘッド
JP2003031952A (ja) * 2001-07-12 2003-01-31 Meiko:Kk コア基板、それを用いた多層回路基板
JP2003031719A (ja) * 2001-07-16 2003-01-31 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法並びに半導体装置
KR100473414B1 (ko) 2001-08-10 2005-03-09 스테코 주식회사 표면실장형 반도체제품을 탑재한 탭 패키지구조
JP2003087007A (ja) * 2001-09-13 2003-03-20 Sony Corp 高周波モジュール基板装置
US6774486B2 (en) * 2001-10-10 2004-08-10 Micron Technology, Inc. Circuit boards containing vias and methods for producing same
US6569712B2 (en) * 2001-10-19 2003-05-27 Via Technologies, Inc. Structure of a ball-grid array package substrate and processes for producing thereof
JP3850262B2 (ja) 2001-10-25 2006-11-29 イビデン株式会社 半導体チップ
JP2003332716A (ja) 2002-03-04 2003-11-21 Ngk Spark Plug Co Ltd 配線基板及び配線基板の製造方法
US7091589B2 (en) * 2002-12-11 2006-08-15 Dai Nippon Printing Co., Ltd. Multilayer wiring board and manufacture method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102111964B (zh) * 2009-12-29 2012-10-17 富葵精密组件(深圳)有限公司 电路板制作方法
CN102186304A (zh) * 2011-03-15 2011-09-14 珠海元盛电子科技股份有限公司 用于翻盖/滑盖手机的分层fpc及制作方法

Also Published As

Publication number Publication date
TWI335781B (en) 2011-01-01
US20050111205A1 (en) 2005-05-26
US20080089046A1 (en) 2008-04-17
KR20050049410A (ko) 2005-05-25
KR100834486B1 (ko) 2008-06-02
TW200518650A (en) 2005-06-01
US7377032B2 (en) 2008-05-27

Similar Documents

Publication Publication Date Title
CN1319157C (zh) 多层电路板和半导体装置
CN1082332C (zh) 多层印刷电路板
CN1053785C (zh) 印刷电路板及其制造方法
US6214525B1 (en) Printed circuit board with circuitized cavity and methods of producing same
CN1197145C (zh) 凸块形成方法、半导体装置及其制造方法和半导体芯片
US20080089046A1 (en) Printed Wiring Board for Mounting Electronic Components and Semiconductor Device Using Same
CN1189068C (zh) 多层印刷电路板及其制造方法
CN1630454A (zh) 印刷线路板及半导体装置
CN101076883A (zh) 制造互连元件的结构和方法，包括互连元件的多层线路板
CN1672473A (zh) 制造有内置器件的基板的方法、有内置器件的基板、制造印刷电路板的方法和印刷电路板
CN1674758A (zh) 电路装置及其制造方法
CN1155968A (zh) 印刷电路板
CN1841686A (zh) 柔性印刷线路板的制造方法以及柔性印刷线路板
CN1497717A (zh) 电路装置及其制造方法
TWI449485B (zh) 印刷電路板及其製造方法
CN1342035A (zh) 电路装置及其制造方法
CN1424756A (zh) 金属布线基板和半导体装置及其制造方法
CN1320846C (zh) 电路基板及其制造方法
CN1638073A (zh) 形成倒装芯片的凸块焊盘的方法及其结构
CN1666327A (zh) 挠性配线基板及其制造方法
CN1610488A (zh) 布线电路板的制造方法
CN1491077A (zh) 用于装配电子零件的薄膜承载带及用于涂覆阻焊剂的印网掩模
CN1509134A (zh) 电路装置、电路模块及电路装置的制造方法
JP2011254050A (ja) プリント基板の製造方法
CN1540749A (zh) 安装电子部件的薄膜载带及生产方法及涂敷阻焊剂的印网

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication