CN1189068C - 多层印刷电路板及其制造方法 - Google Patents
多层印刷电路板及其制造方法 Download PDFInfo
- Publication number
- CN1189068C CN1189068C CNB008028265A CN00802826A CN1189068C CN 1189068 C CN1189068 C CN 1189068C CN B008028265 A CNB008028265 A CN B008028265A CN 00802826 A CN00802826 A CN 00802826A CN 1189068 C CN1189068 C CN 1189068C
- Authority
- CN
- China
- Prior art keywords
- conductive pattern
- inner layer
- hole
- metal forming
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0355—Metal foils
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1189—Pressing leads, bumps or a die through an insulating layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49126—Assembling bases
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49128—Assembling formed circuit to base
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明涉及的多层印刷电路板具备(a)具有绝缘基板3、由设置于所述绝缘基板两侧的金属箔形成的内层材料用导电图形2、2a、2b、以及设置于所述绝缘基板上的内层通孔的内层材料1、(b)设置于所述内层材料两侧的绝缘树脂5b、(c)设置于所述绝缘树脂表面的外层用导电图形8、以及(d)将所述内层材料用导电图形与所述外层用导电图形电气连接的表层通孔7。所述外层用导电图形是由具有所述绝缘树脂5b与粘接于所述绝缘树脂的金属箔5a的带有绝缘树脂的金属箔5形成的。内层通孔具有设置于通孔的导电性膏。表层通孔具有设置于非贯通孔的金属电镀层5c。利用这种结构,能够得到优异的容纳配线的性能。能够使绝缘树脂与外层用导电图形之间的粘接强度大大提高,因此即使是在外层用导电图形的直径小的情况下,也能够保持良好的零件安装强度。
Description
技术领域
本发明涉及使用于各种电子设备的多层印刷电路板及其制造方法。
背景技术
近年来,随着个人电脑、移动通信用的电话机以及摄像机等电子设备的高功能化及高密度化,电子零件及作为其中枢的半导体有必要实现小型化、高集成化、高速化或多引脚(pin)化。
对应于这样的要求,多层印刷电路板有必要提高配线容纳能力和表面安装密度。而且随着钎焊焊盘的小直径化,还要求提高零件与基板的连接可靠性。具体地说,越来越要求有能够对付具有节距0.5毫米的球栅阵列(ball grid array)(下面简称“BGA”)为代表的高密度与φ0.3mm以下的小直径焊盘两个特征的安装的印刷电路板。还要求对例如落体冲击等机械力具有优异的抵抗性能的印刷电路板。
为了满足这些要求,提出了如下所述的多层已有的印刷电路板。已有的多层印刷电路板具备内层材料和设置于该内层材料的两个面上的感光性树脂或膜状的绝缘层。该内层材料具有树脂多层印刷电路板,该多层印刷电路板中的各层利用内层通孔(interstitial via hole,缩写为“IVH”)电气连接。感光性树脂或绝缘层是在内层材料的两面上涂布或叠层(1aminate)形成的。在内层材料上形成非贯通孔,利用金属电镀层实现层间电气连接。
下面对这种已有的多层印刷电路板的制造方法加以说明。
图3表示已有的多层印刷电路板的制造方法。在图3,感光性型树脂等绝缘层12设置于最外层,该绝缘层12利用涂布或叠层方式设置,这种已有的多层印刷电路板15具备外层用的导电图形11、树脂绝缘层12、内层材料13、非贯通孔12a、以及表层通孔(SVH)11a。内层材料13具有绝缘基板14、内层材料用的导电图形14a、铜箔14d、以及内层材料用的导电性膏14b。绝缘基板14利用层压板14c制成。表层通孔11a利用对形成于树脂绝缘层12的非贯通孔12a进行金属电镀形成。非贯通孔12a利用在树脂绝缘层12上曝光、显像的方法或激光照射方法等形成表层通孔。多层印刷电路板15在其内部与外部具有导电图形。下面说明具有如上所述结构的多层印刷电路板的制造方法。
首先,在图3(a)的工序中,在层压板14c上打孔。在形成的孔内充填导电性膏14b。然后在层压板14c上重叠铜箔,再进行热压,以此使铜箔与充填导电性膏14b的层压板14c粘接。这样就形成在绝缘基板14两侧具有铜箔的复铜叠层板。然后使用公知的网板印刷或照相等方法形成内层材料用的导电图形14a。这样就制成两侧具有导电图形14a的绝缘基板14。
接着,在图3(b)工序中,制成在孔中充填导电性膏14b的层压板14c。将该充填导电性膏14b的层压板14c叠层于两面上具有导电图形14a的绝缘基板14两侧。再在充填导电性膏14b的层压板14c表面叠层铜箔14d。然后对这些叠层物利用热压方法加热然后加压。
接着,在图3(c)工序中,对上述(b)工序中设置的铜箔14d实施公知的网板印刷或照相等方法。以此在两面上再形成导电图形14a。这样就得到图3(c)所示的内层材料13。
接着,在图3(d)工序中,在内层材料13上以半硬化状态涂布感光性型的树脂等树脂绝缘层12。又在内层材料13上叠层树脂绝缘层12。
然后,在图3(e)工序中,在固定的位置上利用曝光和显像工序或或激光照射工序等形成非贯通孔12a。
接着,在图3(f)工序中,利用金属电镀方法,在树脂绝缘层12上形成导电图形11,然后在非贯通孔12a形成表层通孔11a。表层通孔11a具备电气连接内层的导电图形和外层的导电图形的功能。这样就得到多层印刷电路板15。
随后,利用照相方法等公知的方法形成钎料保护层以及实施外形加工等。
在上述已有的多层印刷电路板中,内层材料全部各层的任意位置上具有内层通孔(IVH),而且外层具有约50μm~约100μm的小非贯通孔。这样,已有的多层印刷电路板具有优异的配线容纳能力和优异的较高的表面安装密度。但是,在这样的已有的多层印刷电路板中,外层用的导电图形14a与树脂绝缘层12的粘接强度较弱。近年来,随着球栅阵列的高集成化和高密度化,钎焊焊盘向小直径化发展,要求提高外层用的导电图形14a与绝缘基板14的粘接强度。
也就是说,这种已有的多层印刷电路板15具有利用金属电镀方法形成于绝缘树脂层12上的导电图形。利用电镀在树脂上形成的电镀层粘接力小。因此设置于绝缘树脂层12上的导电图形11相对于绝缘树脂层12的粘接力小。所以在高密度安装零件时,例如在小直径焊盘上进行钎焊时,担心会由于机械应力而造成这种导电图形11从树脂绝缘层12上剥离下来。
又,形成内层材料13的绝缘基板14与形成最外层的绝缘层12相比,硬化过程不同。因此该绝缘基板14与树脂绝缘层12产生很大的物理特性差异。所以内层材料与最外层的粘接不紧密。又,在零件安装工序中进行钎焊时发生的热也有可能导致起因于热膨胀系数不同的裂纹发生和导致内层材料与最外层之间的剥离等情况发生。
本发明提供保持以往的配线容纳能力和较高的表面安装密度的特长,同时具有提高外层导电图形与绝缘层的粘接强度,节距0.5毫米的球栅阵列(BGA)等高集成度、高密度的零件对机械应力具有良好的安装可靠性等特征的多层印刷电路板。
发明内容
本发明的多层印刷电路板,具备
(a)具有绝缘基板、由设置于所述绝缘基板两侧的金属箔形成的内层材料用的导电图形、以及设置于所述绝缘基板上的内层通孔的内层材料、
(b)设置于所述内层材料两侧的绝缘树脂、
(c)设置于所述绝缘树脂表面的外层用导电图形、以及
(d)将所述内层材料用导电图形与所述外层用导电图形电气连接的表层通孔,
所述内层通孔与所述多个内层材料导电图形中的各内层材料导电图形电气连接,
所述外层用导电图形是由具有所述绝缘树脂与粘接于所述绝缘树脂的金属箔的带有绝缘树脂的金属箔中的所述金属箔形成的,
含浸于绝缘基板中的树脂与带有绝缘树脂的金属箔的绝缘树脂材料相同。
本发明的多层印刷电路板的制造方法,具备
(a)具有绝缘基板、由设置于所述绝缘基板两侧的金属箔形成的内层材料用的导电图形、以及设置于所述绝缘基板上的内层通孔的内层材料的制作工序、
(b)在所述内层材料的两个面上重叠具有绝缘树脂和粘接于所述绝缘树脂的金属箔的带有绝缘树脂的金属箔的工序、
(c)对所述内层材料与叠层于所述内层材料的两个面上的所述带绝缘树脂的金属箔一边进行加热一边加压的工序,这里,所述绝缘树脂粘接于所述内层材料上、
(d)对所述带绝缘树脂的金属箔进行加工,在所述带绝缘树脂的金属箔上形成非贯通孔的工序、
(e)对露出表面的所述金属箔进行加工,形成外层用的导电图形的工序、以及
(f)将所述外层用的导电图形与所述内层材料用的导电图形电气连接的工序,
其中,含浸于绝缘基板中的树脂与带有绝缘树脂的金属箔的绝缘树脂材料相同,
在所述带绝缘树脂的金属箔上形成非贯通孔的工序包括预先除去形成所述非贯通孔的部分金属箔,利用具有直径大于该孔径的激光束的激光进行加工以形成孔。
利用这种结构,能够得到具有显著优异的配线容纳能力的多层印刷电路板。而且外层用的导电图形与基体材料的粘接强度显著提高。因此,即使是在具有小直径焊盘的多层印刷电路板上也能够实现较高的安装可靠性。
附图说明
图1是表示本发明典型实施例的多层印刷电路板的制造过程的剖面图。
图2是表示本发明其他典型实施例的多层印刷电路板的制造过程的剖面图。
图3表示已有的多层印刷电路板的制造过程的剖面图。
具体实施方式
在本发明一实施例的多层印刷电路板上,内层材料具有绝缘基板与设置于该绝缘基板两侧的内层材料用导电图形。各层的内层材料用导电图形利用内层通孔(IVH)电气连接。该内层材料的两个面上预先张贴具有金属箔和对金属箔有很强的粘接性的绝缘树脂的带绝缘树脂的金属箔,再将这些叠层体加热加压。然后在带绝缘树脂的金属箔上形成非贯通孔。再利用电镀金属等方法将内层材料用导电图形与外层用导电图形电气连接。采用这种结构,可以得到具有显著提高的配线容纳能力的多层印刷电路板。而且由于使用上面所述的带有绝缘树脂的金属箔作为外层材料,因此绝缘树脂与金属箔的粘接强度大大提高。因此,外层用导电图形即使是小直径也能够得到良好的零件安装强度。
本发明一实施例的多层印刷电路板具备(a)具有通孔的含浸树脂的基体材料、充填于该通孔的导电性膏、以及张贴于该基体材料的两个面上的金属箔形成的内层材料用导电图形的内层材料、(b)设置于该内层材料的两个面上的带绝缘树脂的金属箔的金属箔形成的外层用导电图形、以及(c)在形成于带有绝缘树脂的金属箔形成的非贯通孔设置,连接外层用导电图形与内层材料用导电图形的表层通孔。设置于基体材料的两个面上的各内层材料用导电图形通过形成于贯通孔的内层通孔相互连接。采用这种结构,能够得到显著提高的配线容纳能力。而且外层用导电图形与基体材料的粘接强度极高。因此,即使是小直径焊盘也能够实现高度的安装可靠性。
本发明的其他实施例的多层印刷电路板的制造方法具备(a)片状的含浸树脂的基体材料上形成通孔的工序、(b)在该通孔中充填导电性膏的工序、(c)在所述含浸树脂的基体材料的两个面上张贴金属箔,一边加热一边加压的工序、(d)通过对所述金属箔的加工形成电路,在所述基体材料的两个面上形成内层材料用导电图形,,以此形成内层材料的工序、(e)在该内层材料的两个面的最外层张贴带绝缘树脂的金属箔,一边加热一边加压的工序、(f)在所述最外层的带绝缘树脂的金属箔上设置非贯通孔的工序、以及(g)通过所述非贯通孔电气连接内层材料用导电图形与最外层金属箔的工序。利用这种方法,通过形成于通孔的导电性膏电气连接设置于基体材料的两个面上的各内层材料用导电图形。
最好是非贯通孔利用激光加工形成。
最好是在非贯通孔设置金属电镀层,利用该金属电镀层电气连接内层材料用导电图形与外层用导电图形。采用这种结构,容易在内层材料的内层通孔的焊盘上形成外层的表层通孔因此能够得到显著提高的配线容纳能力。
最好是使用于带绝缘树脂的金属箔的绝缘树脂采用对金属的粘接性强的绝缘树脂。特别理想的是带绝缘树脂的金属箔具有金属箔和涂布于这种金属箔上的绝缘树脂。采用这种结构,使外层用导电图形与绝缘树脂的粘接强度得以提高。
最好是通孔与非贯通孔采用激光加工方法形成。采用这种方法,能够以比已有的钻孔加工方法高的生产效率形成小直径的非贯通孔。
最好是在最外层的得带绝缘树脂的金属箔上形成非贯通孔时预先去除形成该非贯通孔的部分的金属箔。采用这种方法,可以利用比非贯通孔的直径大的激光光束进行加工。因此可以不必在各非贯通孔进行激光加工的位置精度管理,能够以较高的生产效率形成小直径的非贯通孔。
最好是将内层材料用导电图形与外层用导电图形的电气连接工序包含电镀金属的工序。利用该电镀金属层可以降低电阻,提高可靠性。
最好是在最外层的带绝缘树脂的金属箔上设置非贯通孔的工序时预先去除形成该非贯通孔的部分的金属箔,利用比该孔直径大的激光光束进行加工形成孔。采用这种方法,加大激光光束直径,以吸收修正激光加工对预先去除金属箔的位置的偏差。因此能够正确可靠地形成非贯通孔。
最好是含浸于基体材料的树脂与带有绝缘树脂的金属箔的绝缘树脂是相同的材料。特别理想的是,这些材料是环氧树脂。采用这种结构,能够防止钎焊的回流后的翘曲。从而可以防止层间剥离。又可以提高耐热性能。
最好是包含于绝缘基板的基体材料具有由芳香族聚酰胺构成的可压缩性的多孔性基体材料。又,含浸于该基体材料的树脂具有热固性树脂。采用这种结构,能够得到比较轻的多层印刷电路板。还可以提高耐热性能。因此能够提高多层印刷电路板的可靠性。还由于使用具有压缩性的多孔基体材料,能够提高导体突件与金属箔的接触可靠性。
本发明的多层印刷电路板具备
1.一种多层印刷电路板,具备(a)具有绝缘基板、由设置于所述绝缘基板两侧的金属箔形成的内层材料用的导电图形、以及设置于所述绝缘基板上的内层通孔的内层材料、(b)设置于所述内层材料两侧的绝缘树脂、(c)设置于所述绝缘树脂表面上的外层用导电图形、以及(d)将所述内层用导电图形与所述外层用导电图形电气连接的表层通孔。所述外层用导电图形是具有所述绝缘树脂与粘接于所述绝缘树脂的金属箔的带有绝缘树脂的金属箔形成的,所述内层材料用导电图形还具有与所述内层材料用配线图形电气连接的导体突件,所述导体突件贯通所述绝缘基板连接于所述外层用导电图形。导体突件具有上述内层通孔的功能。
最好是所述绝缘基板由具有基体材料与含浸于所述基体材料中的树脂的片状的树脂层压板硬化形成。所述导体突件贯通所述树脂层压板。所述绝缘树脂具有非贯通孔。所述表层通孔形成于所述非贯通孔。
本发明的另一实施例的多层印刷电路板的制造方法,具备(a)在金属箔的固定的位置上形成圆锥形状与角锥形状的导体突件的工序、(b)将具有所述导体突件的面与含浸树脂的片状基体材料重叠,对金属箔与含浸树脂的基体材料一边加热一边加压进行叠层,,以此使所述导体突件贯通所述含浸树脂的基体材料,使设置于基体材料两侧的金属箔相互电气导通的工序、(c)对所述金属箔进行加工,形成作为内层材料用导电图形的内层导体电路及形成内层材料的工序、(d)在该内层材料上叠层带绝缘树脂的金属箔的工序、(e)对带绝缘树脂金属箔的金属箔进行加工,形成外层用导电图形的工序、(f)在上述带绝缘树脂的金属箔上用激光加工方法形成非贯通孔的工序、以及(g)设置连接外层用导电图形与内层材料用导电图形用的表层通孔的工序。所述导体突件具备内层通孔的功能。
采用上述结构,可以扩大叠层印刷电路板的设计自由度。因此可以根据要求的规格以简单的制作工序制造叠层印刷电路板。
最好是利用激光加工方法形成非贯通孔。
最好是在非贯通孔设置金属电镀层,利用该金属电镀层将内层材料用导电图形与外层用导电图形电气连接。
采用这种结构,容易在内层材料的内层通孔的焊盘上形成外层的表层通孔。因此可以得到显著提高的配线容纳能力。而且外层用导电图形与基体材料的粘接强度变得极强,即使是在小直径焊盘上也有高度的安装可靠性。
最好是导体突件利用导电性膏的硬化形成。采用这种结构,可以利用简单的工艺很容易地形成许多导体突件。因此,突件的形状均匀而且稳定。其结果是,能够得到具有稳定的内层通孔的叠层印刷电路板。
最好是使用于带绝缘树脂的金属箔的绝缘树脂使用对金属粘接性强的绝缘树脂。特别理想的是,带绝缘树脂的金属箔具有金属箔与涂布于该金属箔上的绝缘树脂。采用这种结构,可以提高外层用导电图形与绝缘树脂的粘接强度。
下面参照附图对本发明的典型实施例加以说明。
典型实施例1
图1是表示本发明典型实施例1的多层印刷电路板的制造方法的剖面图。在图1中,多层印刷电路板9具备内层材料1、带绝缘树脂的金属箔5、外层用导电图形8、以及表层通孔(SVH)7。内层材料1具有内层材料用绝缘基板3、内层材料用导电图形2、以及内层材料用导电性膏4。带绝缘树脂的金属箔5具有绝缘树脂5b与金属箔5a。带绝缘树脂的金属箔5具有非贯通孔6,该非贯通孔6利用激光加工方法在带绝缘树脂的金属箔5上形成。表层通孔(SVH)7具有形成于非贯通孔6的金属电镀层。内层通孔(IVH)形成于内层材料1上。表层通孔(SVH)7形成于外层。所有各层都具有导电图形2。
下面对具有上面所述的结构的叠层印刷电路板的制造方法加以说明。
首先,准备好作为内层材料用绝缘基板的树脂层压板3。树脂层压板3具有aramid(芳香族聚酰胺纤维)不织布基体材料和含浸于该aramid(芳香族聚酰胺纤维)不织布基体材料中的环氧树脂。该树脂层压板是片状的具有半硬化状态的层压板,具有可压缩性。也就是说基体材料是多孔性的具有压缩性的材料。aramid纤维是用芳香族聚酰胺制成的纤维。
接着,在图1(a)中,利用二氧化碳激光加工在树脂层压板3a上形成通孔。在该通孔内充填导电性膏4a。充填该导电性膏的通孔形成内层通孔。随后在树脂层压板3a的两侧重叠铜箔。这样就做成硬化前复铜叠层板。随后将该硬化前复铜叠层板用热压设备一边加热一边加压,将铜箔粘接于树脂层压板3a上,同时使树脂层压板3a硬化。这样就做成具有内层材料用绝缘基板3a和带有粘接于该绝缘基板3a两侧的铜箔的复铜叠层板。接着,利用网板印刷方法或照相方法等加工方法对复铜叠层板的铜箔进行加工,形成第1内层材料用导电图形2a。形成于绝缘基板3a两侧的第1内层材料用导电图形2a通过具有导电性膏的内层通孔相互电气连接。
接着,将其他硬化前的复铜叠层板重叠于具有该第1内层材料用导电图形2a的绝缘基板3a上。其他硬化前的复铜叠层板包含具有通孔的树脂层压板3b、充填于该通孔的导电性膏4b、以及重叠于树脂层压板3b上铜箔。其后对该硬化前的复铜叠层板进行热压,将铜箔粘接于树脂层压板3b上同时使树脂层压板3b硬化。接着利用网板印刷方法或照相方法等加工方法对设置于外层的铜箔进行加工,形成第2内层材料用导电图形2b。这样就做成图1(a)所示的内层材料1。第1内层材料用导电图形2a与第2内层材料用导电图形2b等多个导电图形通过具有导电性膏的内层通孔相互电气连接。
接着,在图1(b)中,在内层材料1的两侧叠层带有绝缘树脂的金属箔5。最好是带有绝缘树脂的金属箔5具有金属箔5a和绝缘树脂5b。最好是带绝缘树脂的金属箔5具有金属箔5a、以及涂布于该金属箔5a上的半硬化状态的绝缘树脂5b。绝缘树脂5b对金属箔5a具有较强的粘接力。利用热压方法对该叠层的内层材料1与带绝缘树脂的金属箔5一边加热一边加压。这样把带绝缘树脂的金属箔5粘接于内层材料1上,同时使绝缘树脂5b硬化。
在本工序中,最好是在将内层材料1与带绝缘树脂的金属箔5叠层之前对内层材料1的第1内层材料用导电图形2a或其前一道工序中的铜箔的表面实施表面粗化处理、防锈处理或烘干处理等表面处理。表面粗化处理是利用软刻蚀等方法。以此使第1内层材料用导电图形2a与带绝缘树脂的金属箔5的粘接性能大大提高。而且内层材料1与最外层的带绝缘树脂的金属箔5的由于热收缩差而产生的内部应力减少。结果,可以防止发生裂缝。而且能够防止内层材料1与带绝缘树脂的金属箔5的剥离。
更理想的是,带绝缘树脂的金属箔5的绝缘层5b具有与使用于上述内层材料用绝缘基板3a、3b的树脂材料相同的树脂材料。也就是说,绝缘树脂5b具有相同的环氧树脂。采用这种结构,上述内部应力差显著降低,其结果是,防止龟裂和剥离等情况发生的效果显著提高。
最好是内层材料用绝缘基板2a、2b的基体材料使用芳香族聚酰胺纤维。其理由如下。
(1)在内层材料用绝缘基板使用已有的纸质基体材料与苯酚树脂、环氧树脂或聚酯等的情况下,在形成通孔的激光加工工序中,要正确形成所希望的约30μm~约100μm的小直径孔是困难的。因此纸质基体材料的使用从生产效率看来是不实用的。
(2)芳香族聚酰胺纤维不织布具有优异的激光加工性能。也就是说,使用芳香族聚酰胺纤维不织布基体材料的绝缘基板与使用纸、玻璃纤维不织布或玻璃纤维织布的绝缘基板相比,能够利用激光加工方法正确形成约30μm~约100μm的小直径通孔。而且在通孔中充填导电性膏的工序中,能够稳定地进行该充填工作。又,使用芳香族聚酰胺纤维不织布基体材料的绝缘基板与使用玻璃纤维织布基体材料的绝缘基板相比,可以在约30μm~约100μm的小直径孔正确地充填导电性膏。
(3)即使能够把直径30~50μm的小直径非贯通孔形成于表层的最外层,如果不能够在内层材料上形成直径为30μm~50μm的小直径通孔,则不能够提高多层印刷电路板的配线容纳能力。而绝缘基板3a、3b的基体材料使用芳香族聚酰胺纤维不织布的情况下能够正确形成直径为约30μm~约100μm的小直径孔,而且可以在该通孔正确地充填导电性膏。
(4)由于最外层设置带绝缘树脂的金属箔5,有必要降低在最外层与内层材料之间的界面上发生的热应力的影响。芳香族聚酰胺纤维由于具有高机械强度、高耐热温度、优异的物理性质、优异的压缩性,如果使用芳香族聚酰胺纤维作为内层材料的基体材料,则以此能够降低在最外层与内层材料之间的界面上发生的热应力的影响。其结果是,能够得到适于实用化的多层印刷电路板。
(5)芳香族聚酰胺纤维的不织布具有优异的可压缩性能。通常,像本典型实施例这样,一边加热一边加压形成内层材料,然后在所述内层材料的两个面上叠层带绝缘树脂的金属箔5,再一边加热一边加压,在这样的反复进行加热加压的热压工序中,产生内部应力。但是在像本典型实施例这样使用具有芳香族聚酰胺纤维不织布基体材料的层压板的情况下,在多次加热加压等压缩工序中也能够缓和内部应力。还可以减小内层材料1的导电性膏4a、4b与铜箔的导电图形2a、2b的导通电阻。
接着,在图1(c)中,在带绝缘树脂的金属箔5的整个表面上涂布光刻胶,进行曝光然后显像。以此去除形成非贯通孔的部分的光刻胶。然后利用氯化铜等的刻蚀液预先去除形成最外层的非贯通孔的部分的金属箔5。然后利用激光光束形成比该孔的所希望的直径大5%~10%的孔。这样就得到非贯通孔6。
然后,用过锰酸溶液等对所述非贯通孔6的内部进行处理,去除露出的内层材料1的金属箔表面的树脂。该处理根据需要进行数次。
接着,在图1(d)中,在具有非贯通孔6的金属箔5a的整个表面上设置无电解镀或电镀等的金属镀层。这时在非贯通孔6也形成金属电镀层。然后利用网板印刷方法或照相方法等形成表层通孔(SVH)7及外层用导电图形8。这样就得到多层印刷电路板9。而且,内层材料用导电图形2a、2b与外层用导电图形8通过金属电镀层电气连接。这样就形成表层通孔(SVH)7。
还有,在本典型实施例中,在非贯通孔的孔径为30~50μm的情况下,设置于非贯通孔的金属电镀层5c也可以利用该金属电镀层本身埋设。又,在非贯通孔的孔径为50~100μm的情况下,埋设非贯通孔内部的其中约50%。借助于此,可以提高表层通孔7与绝缘树脂层5b的粘接强度。而且也可以把表层通孔(SVH)7作为构成零件安装时钎焊用的焊盘的导电图形使用。借助于此,可以提高零件的安装密度。
在本典型实施例中,内层材料具有多枚绝缘基板和多个内层材料用导电图形,但是也不限定于这种结构,内层材料也可以是具有一枚绝缘基板与设置于该绝缘基板的两个面上的内层材料用导电图形的结构。
典型实施例2
下面使用在上述典型实施例1说明的图1,对本发明的更具体的实施例加以说明。
在图1中,形成于内层材料上的内层通孔(IVH)没有电镀金属层,而具有导电性膏。因此在内层通孔部形成的焊盘很平滑。所以从外层通过带绝缘树脂的金属箔5的非贯通孔6到该平滑的焊盘上,容易形成有金属电镀层的表层通孔(SVH)7。带绝缘树脂的金属箔5的绝缘树脂5b使用环氧树脂。而作为比较例则在内层材料的两个面上形成绝缘层作为最外层,然后利用金属电镀形成非贯通孔的表层通孔(SVH)和外层用导电图形。这样就做成比较例的多层印刷电路板。对利用本典型实施例做成的多层印刷电路板和利用比较例的方法做成的多层印刷电路板进行比较,测定绝缘层5b与表层通孔(SVH)部分的金属电镀层5c之间的粘接强度以及绝缘层5b与外层用导电图形8之间的粘接强度。比较的结果示于表1。
还有,做成5个本实施例的试样,又做成5个比较例的试样,作为试验使用的试样。然后采用下述方法进行测定,即在指定的焊盘使钎焊球熔化接着使其急冷,然后以200μm/秒的移动速度拉伸钎焊球,测定该状态下的抗拉强度。
表1
非贯通孔直径μm | 焊盘直径μm | 本实施例 | 比较例 | |
SVH与绝缘层的粘接强度N(牛顿) | 50 | 150 | 0.96 | 0.49 |
75 | 175 | 1.12 | 0.54 | |
100 | 200 | 1.37 | 0.61 | |
导电图形与绝缘层的粘接强度N(牛顿) | - | 150 | 0.74 | 0.15 |
- | 175 | 0.88 | 0.22 | |
- | 200 | 1.25 | 0.36 |
在表1中,采用本实施例的方法做成的多层印刷电路板的粘接强度,包括绝缘层5b与表层通孔(SVH)部分的金属电镀层5c之间的粘接强度以及绝缘层5b与外层用导电图形8之间的粘接强度,都比利用比较例的方法做成的多层印刷电路板强度大,约为其2倍到5倍。
还有,在本实施例中,利用热压对半硬化状态的绝缘树脂一边加热一边加压的方法,与已有的将绝缘树脂涂布或层压于内层材料表面的方法相比,在最外层的涂布工序涂布偏差小,而且表面很平坦。
还有,在使用与绝缘基板的树脂层压板的树脂相同的树脂作为带绝缘树脂的金属箔5的绝缘树脂5b的情况下,多层印刷电路板的回流后的翘曲,耐热性、层间剥离的发生等问题都完全不见了。特别理想的是,这里使用的树脂为环氧树脂。
如上所述,本典型实施例的多层印刷电路板具有优异的配线容纳能力。还使绝缘层与表面通孔(SVH)之间的粘接度以及绝缘层与外层用导电图形之间的粘接强度大大提高。而且在小焊盘的情况下能够可靠地进行零件安装,可靠性高。
典型实施例3
图2表示本发明其他典型实施例的多层印刷电路板的制造工序。下面特别对与上述典型实施例1不同的内层材料的形成方法进行说明。
在图2(a)的工序中,在作为导电性金属箔的铜箔21a的规定位置上利用印刷方法或复制方法形成圆锥状或角锥状的导体突件22。理想的方法是该导体突件22利用导电性膏形成。
在图2(b)的工序中,准备好作为内层材料用绝缘基板的树脂层压板23。树脂层压板23包含芳香族聚酰胺纤维不织布基体材料和含浸于该基体材料中的环氧树脂。该树脂层压板23是半硬化状态的。树脂层压板23的正面重叠第1铜箔21b,然后在树脂层压板23的背面重叠具有导体突件22的第1铜箔21a。
在图2(c)的工序中,对具有上述导体突件22的第1铜箔21a、树脂层压板23和第2铜箔21b在加热状态下加压。以此使导体突件22贯通树脂层压板23,同时使第1铜箔21a、树脂层压板23和第2铜箔21b相互压接,然后树脂层压板23硬化形成绝缘基板23。这样就做成内层用叠层板24。
然后,在图2(d)的工序中,对第1铜箔21a进行加工,形成第1内层用导电图形25a,对第2铜箔21b进行加工,形成第2内层材料用导电图形25b。第1内层材料用导电图形25a是第1内层材料用导体电路25a,第2内层材料用导电图形25b是第2内层材料用导体电路25b。这样做就在内层用叠层板24上形成内层材料用导体电路25。
然后,利用与典型实施例1的图1的(b)工序相同的方法叠层带绝缘树脂的金属箔5。带绝缘树脂的金属箔5具备金属箔5a和涂布于该金属箔5a上的半硬化状态的绝缘树脂5b。利用热压方法对该内层用叠层板24与带绝缘树脂的金属箔5一边加热一边加压。这样把带绝缘树脂的金属箔5粘接于内层用叠层板24上,同时使绝缘树脂5b硬化。然后执行与图1的(c)工序到(d)工序相同的工序进行加工。这样形成多层印刷电路板。
还有,在本典型实施例3的多层印刷电路板具有设置于一枚内层用叠层板24的两个面上的第1内层用导电图形25a和第2内层用导电图形25b,但是并不限定于这种结构,而是也可以制造具有多枚内层材料用叠层板24的多层印刷电路板。也就是利用与典型实施例1所示的图1的(a)工序相同的方法做成具有多枚内层材料用叠层板24的内层材料。还可以反复进行图2的(b)工序和(c)工序使内层叠层板形成多层结构。
采用从典型实施例1到典型实施例3的方法,可以根据要求的规格以简单的制造工艺制造多层印刷电路板。而且本典型实施例的多层印刷电路板具有显著优异的配线容纳能力。还使外层用导电图形与基体材料之间的粘接强度大大提高。因此即使是在具有小直径焊盘的多层印刷电路板上也能够实现高安装可靠性。
工业应用性
在本发明的结构中,内层材料具有利用导电性膏形成的内层通孔(IVH),因此能够在形成内层材料内层通孔(IVH)的焊盘时使该焊盘平滑。利用从外层开始的金属电镀,容易在该焊盘上形成表层通孔(SVH),因此使配线容纳能力显著提高。还有,在带绝缘树脂的金属箔中使用的绝缘树脂对金属具有很强的粘接性能,因此使得绝缘树脂与金属箔的粘接强度大大提高,所以即使外层用导电图形直径小,也能够得到良好的零件安装强度。
附图参考编号一览表
1 内层材料
2 内层材料用导电图形
2a 第1内层材料用导电图形
2b 第2内层材料用导电图形
3 内层材料用绝缘基板
3a 第1内层材料用绝缘基板
3b 第2内层材料用绝缘基板
4 内层材料用导电性膏、内层通孔
4a 第1内层材料用导电性膏、内层通孔
4b 第2内层材料用导电性膏、内层通孔
5 带有绝缘树脂的金属箔
5a 金属箔
5b 绝缘树脂
5c 金属电镀层
6 非贯通孔
7 在非贯通孔形成金属电镀层的表层通孔(SVH)
8 外层用导电图形
9 多层印刷电路板
21a 第1铜箔
21b 第2铜箔
22 导体突件
23 聚酰胺不织布基体材料的环氧树脂层压板
24 内层用叠层板
25 内层用导体电路
25a 第1内层用导体电路、第1内层用导电图形
25b 第2内层用导体电路、第2内层用导电图形
Claims (2)
1.一种多层印刷电路板,具备
(a)具有绝缘基板、由设置于所述绝缘基板两侧的金属箔形成的多个内层材料用的导电图形、以及设置于所述绝缘基板上的内层通孔(interstitial via hole)的内层材料、
(b)设置于所述内层材料两侧的绝缘树脂、
(c)粘接于所述绝缘树脂上的外层用导电图形、以及
(d)将所述内层用导电图形与所述外层用导电图形电气连接的表层通孔,
所述内层通孔与所述多个内层材料导电图形中的各内层材料导电图形电气连接,
所述外层用导电图形是具有所述绝缘树脂与粘接于所述绝缘树脂的金属箔的带有绝缘树脂的金属箔中的所述金属箔形成的,
含浸于绝缘基板中的树脂与带有绝缘树脂的金属箔的绝缘树脂材料相同。
2.一种多层印刷电路板的制造方法,具备
(a)具有绝缘基板、由设置于所述绝缘基板两侧的金属箔形成的内层材料用的导电图形、以及设置于所述绝缘基板上的内层通孔的内层材料的制作工序、
(b)在所述内层材料的两个面上重叠具有绝缘树脂和粘接于所述绝缘树脂的金属箔的带有绝缘树脂的金属箔的工序、
(c)对所述内层材料与叠层于所述内层材料的两个面上的所述带绝缘树脂的金属箔一边进行加热一边加压的工序,这里,所述绝缘树脂粘接于所述内层材料上、
(d)对所述带绝缘树脂的金属箔进行加工,在所述带绝缘树脂的金属箔上形成非贯通孔的工序、
(e)对露出表面的所述金属箔进行加工,形成外层用的导电图形的工序、以及
(f)将所述外层用的导电图形与所述内层材料用的导电图形电气连接的工序,
其中,含浸于绝缘基板中的树脂与带有绝缘树脂的金属箔的绝缘树脂材料相同,
在所述带绝缘树脂的金属箔上形成非贯通孔的工序包括预先除去形成所述非贯通孔的部分金属箔,利用具有直径大于该孔径的激光束的激光进行加工以形成孔。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP35430799 | 1999-12-14 | ||
JP354307/1999 | 1999-12-14 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1337145A CN1337145A (zh) | 2002-02-20 |
CN1189068C true CN1189068C (zh) | 2005-02-09 |
Family
ID=18436669
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB008028265A Expired - Fee Related CN1189068C (zh) | 1999-12-14 | 2000-12-13 | 多层印刷电路板及其制造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6630630B1 (zh) |
EP (1) | EP1194023A4 (zh) |
CN (1) | CN1189068C (zh) |
TW (1) | TW506242B (zh) |
WO (1) | WO2001045478A1 (zh) |
Families Citing this family (40)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6795532B1 (en) * | 1997-09-08 | 2004-09-21 | Mci, Inc. | Single telephone number access to multiple communication services |
JP2002064270A (ja) * | 2000-08-17 | 2002-02-28 | Matsushita Electric Ind Co Ltd | 回路基板とその製造方法 |
TWI312166B (en) * | 2001-09-28 | 2009-07-11 | Toppan Printing Co Ltd | Multi-layer circuit board, integrated circuit package, and manufacturing method for multi-layer circuit board |
US7260890B2 (en) | 2002-06-26 | 2007-08-28 | Georgia Tech Research Corporation | Methods for fabricating three-dimensional all organic interconnect structures |
JP3690378B2 (ja) * | 2002-07-26 | 2005-08-31 | 株式会社 日立ディスプレイズ | 表示装置 |
US6809269B2 (en) * | 2002-12-19 | 2004-10-26 | Endicott Interconnect Technologies, Inc. | Circuitized substrate assembly and method of making same |
US20050055917A1 (en) * | 2003-08-14 | 2005-03-17 | York International Corporation | Corner assembly construction for an air handling unit |
US20050041405A1 (en) * | 2003-08-22 | 2005-02-24 | Intel Corporation | Stacked via structure that includes a skip via |
KR100567087B1 (ko) * | 2003-10-20 | 2006-03-31 | 삼성전기주식회사 | 층간 전기 접속이 향상된 병렬적 다층 인쇄회로기판 제조방법 |
US7211289B2 (en) * | 2003-12-18 | 2007-05-01 | Endicott Interconnect Technologies, Inc. | Method of making multilayered printed circuit board with filled conductive holes |
US20050150682A1 (en) * | 2004-01-12 | 2005-07-14 | Agere Systems Inc. | Method for electrical interconnection between printed wiring board layers using through holes with solid core conductive material |
GR1004980B (el) * | 2004-05-07 | 2005-09-09 | Γεωργιος Σεργιαδης | Συστημα ενσωματωσης και διασυνδεσης φωτοβολταικων στοιχειων σε υαλοπετασματα ή αλλα δομικα στοιχεια. |
US7157791B1 (en) | 2004-06-11 | 2007-01-02 | Bridge Semiconductor Corporation | Semiconductor chip assembly with press-fit ground plane |
US8345433B2 (en) * | 2004-07-08 | 2013-01-01 | Avx Corporation | Heterogeneous organic laminate stack ups for high frequency applications |
DE102004045451B4 (de) * | 2004-09-20 | 2007-05-03 | Atotech Deutschland Gmbh | Galvanisches Verfahren zum Füllen von Durchgangslöchern mit Metallen, insbesondere von Leiterplatten mit Kupfer |
JP4416616B2 (ja) * | 2004-09-29 | 2010-02-17 | 株式会社リコー | 電子部品実装体及び電子機器 |
US7627947B2 (en) * | 2005-04-21 | 2009-12-08 | Endicott Interconnect Technologies, Inc. | Method for making a multilayered circuitized substrate |
US7293355B2 (en) * | 2005-04-21 | 2007-11-13 | Endicott Interconnect Technologies, Inc. | Apparatus and method for making circuitized substrates in a continuous manner |
US7827682B2 (en) | 2005-04-21 | 2010-11-09 | Endicott Interconnect Technologies, Inc. | Apparatus for making circuitized substrates having photo-imageable dielectric layers in a continuous manner |
US7211470B2 (en) * | 2005-09-01 | 2007-05-01 | Endicott Interconnect Technologies, Inc. | Method and apparatus for depositing conductive paste in circuitized substrate openings |
KR101335480B1 (ko) | 2006-03-30 | 2013-12-02 | 아토테크 도이칠란드 게엠베하 | 홀 및 캐비티를 금속으로 충전하기 위한 전기분해 방법 |
US7808434B2 (en) * | 2006-08-09 | 2010-10-05 | Avx Corporation | Systems and methods for integrated antennae structures in multilayer organic-based printed circuit devices |
US7989895B2 (en) | 2006-11-15 | 2011-08-02 | Avx Corporation | Integration using package stacking with multi-layer organic substrates |
US8440916B2 (en) * | 2007-06-28 | 2013-05-14 | Intel Corporation | Method of forming a substrate core structure using microvia laser drilling and conductive layer pre-patterning and substrate core structure formed according to the method |
JP5436774B2 (ja) * | 2007-12-25 | 2014-03-05 | 古河電気工業株式会社 | 多層プリント基板およびその製造方法 |
CN101472404B (zh) * | 2007-12-25 | 2011-12-07 | 富葵精密组件(深圳)有限公司 | 多层电路板及其制作方法 |
JP4612066B2 (ja) * | 2008-02-18 | 2011-01-12 | 釜屋電機株式会社 | チップヒューズ及びその製造方法 |
JP4711149B2 (ja) * | 2008-06-18 | 2011-06-29 | ソニー株式会社 | フレキシブルプリント配線板、タッチパネル、表示パネルおよび表示装置 |
CN101662881B (zh) * | 2008-08-27 | 2011-12-07 | 富葵精密组件(深圳)有限公司 | 电路板及其制作方法 |
US20110084372A1 (en) | 2009-10-14 | 2011-04-14 | Advanced Semiconductor Engineering, Inc. | Package carrier, semiconductor package, and process for fabricating same |
US8569894B2 (en) | 2010-01-13 | 2013-10-29 | Advanced Semiconductor Engineering, Inc. | Semiconductor package with single sided substrate design and manufacturing methods thereof |
TWI411075B (zh) | 2010-03-22 | 2013-10-01 | Advanced Semiconductor Eng | 半導體封裝件及其製造方法 |
CN103517558B (zh) * | 2012-06-20 | 2017-03-22 | 碁鼎科技秦皇岛有限公司 | 封装基板制作方法 |
TWI460315B (zh) * | 2012-10-26 | 2014-11-11 | Songtex Technology Company Ltd | 水平連續電鍍系統 |
WO2018092798A1 (ja) * | 2016-11-18 | 2018-05-24 | 矢崎総業株式会社 | 回路体形成方法及び回路体 |
JP6810617B2 (ja) * | 2017-01-16 | 2021-01-06 | 富士通インターコネクトテクノロジーズ株式会社 | 回路基板、回路基板の製造方法及び電子装置 |
US10157832B2 (en) * | 2017-03-08 | 2018-12-18 | Globalfoundries Inc. | Integrated circuit structure including via interconnect structure abutting lateral ends of metal lines and methods of forming same |
CN109803481B (zh) * | 2017-11-17 | 2021-07-06 | 英业达科技有限公司 | 多层印刷电路板及制作多层印刷电路板的方法 |
CN108156759B (zh) * | 2017-12-28 | 2019-12-24 | 广州兴森快捷电路科技有限公司 | 印制电路板激光孔径偏小的返工方法 |
US11540390B2 (en) * | 2018-07-31 | 2022-12-27 | Kyocera Corporation | Printed wiring board and method of manufacturing printed wiring board |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0818228B2 (ja) | 1988-07-15 | 1996-02-28 | 工業技術院長 | 触針式工具摩耗検出方法 |
US5300402A (en) * | 1988-12-30 | 1994-04-05 | International Business Machines Corporation | Composition for photo imaging |
JP2881963B2 (ja) * | 1990-05-25 | 1999-04-12 | ソニー株式会社 | 配線基板及びその製造方法 |
CA2109687A1 (en) * | 1993-01-26 | 1995-05-23 | Walter Schmidt | Method for the through plating of conductor foils |
US5600103A (en) * | 1993-04-16 | 1997-02-04 | Kabushiki Kaisha Toshiba | Circuit devices and fabrication method of the same |
EP0647090B1 (en) * | 1993-09-03 | 1999-06-23 | Kabushiki Kaisha Toshiba | Printed wiring board and a method of manufacturing such printed wiring boards |
CN1075338C (zh) * | 1993-09-21 | 2001-11-21 | 松下电器产业株式会社 | 电路基板连接件及用其制造多层电路基板的方法 |
JPH0818228A (ja) * | 1994-06-27 | 1996-01-19 | Yamamoto Seisakusho:Kk | 多層プリント配線板の製造方法 |
JP3474937B2 (ja) * | 1994-10-07 | 2003-12-08 | 株式会社東芝 | 実装用配線板の製造方法、半導体パッケージの製造方法 |
JP3084352B2 (ja) * | 1995-08-28 | 2000-09-04 | 太陽インキ製造株式会社 | 銅箔ラミネート方式ビルドアップ用絶縁樹脂組成物とこれを用いた多層プリント配線板の製造方法 |
US5699613A (en) * | 1995-09-25 | 1997-12-23 | International Business Machines Corporation | Fine dimension stacked vias for a multiple layer circuit board structure |
US6143116A (en) * | 1996-09-26 | 2000-11-07 | Kyocera Corporation | Process for producing a multi-layer wiring board |
JPH10261870A (ja) * | 1997-03-18 | 1998-09-29 | Hitachi Chem Co Ltd | ビルドアップ法多層配線板用材料およびそれを用いた多層配線板の製造法 |
JP3324437B2 (ja) * | 1997-04-04 | 2002-09-17 | 松下電器産業株式会社 | 多層プリント配線板の製造方法 |
JPH11289165A (ja) * | 1998-04-03 | 1999-10-19 | Toshiba Corp | 多層配線基板およびその製造方法 |
JPH11298105A (ja) * | 1998-04-07 | 1999-10-29 | Asahi Chem Ind Co Ltd | ビアホール充填型プリント基板およびその製造方法 |
JPH11298146A (ja) * | 1998-04-16 | 1999-10-29 | Matsushita Electric Ind Co Ltd | 多層プリント配線板およびその製造方法 |
US6274821B1 (en) * | 1998-09-16 | 2001-08-14 | Denso Corporation | Shock-resistive printed circuit board and electronic device including the same |
-
2000
- 2000-12-13 WO PCT/JP2000/008803 patent/WO2001045478A1/ja active Application Filing
- 2000-12-13 TW TW089126634A patent/TW506242B/zh not_active IP Right Cessation
- 2000-12-13 CN CNB008028265A patent/CN1189068C/zh not_active Expired - Fee Related
- 2000-12-13 EP EP00981675A patent/EP1194023A4/en not_active Withdrawn
- 2000-12-13 US US09/913,372 patent/US6630630B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP1194023A4 (en) | 2005-11-09 |
TW506242B (en) | 2002-10-11 |
CN1337145A (zh) | 2002-02-20 |
WO2001045478A1 (fr) | 2001-06-21 |
US6630630B1 (en) | 2003-10-07 |
EP1194023A1 (en) | 2002-04-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1189068C (zh) | 多层印刷电路板及其制造方法 | |
CN1044762C (zh) | 印刷电路板及其制造方法 | |
CN1204786C (zh) | 电路基板及其制造方法 | |
CN1201642C (zh) | 印刷电路板及其制造方法 | |
CN1229007C (zh) | 多层印刷线路板的制造方法及其多层印刷线路板 | |
CN1282404C (zh) | 叠层用双面电路板的制法及用其的多层印刷电路板 | |
CN1263354C (zh) | 部件内置模块及其制造方法 | |
CN1053785C (zh) | 印刷电路板及其制造方法 | |
CN1116790C (zh) | 印刷电路板和电子元件组合件及其制造方法 | |
CN1835654A (zh) | 配线基板及其制造方法 | |
CN1946270A (zh) | 印制线路板、多层印制线路板及其制造方法 | |
CN1198486C (zh) | 具有用于安装电子部件的空腔的印刷线路板 | |
CN1835661A (zh) | 配线基板的制造方法 | |
CN1929721A (zh) | 用于在绝缘树脂层上形成配线的方法 | |
CN1798478A (zh) | 包括嵌入芯片的印刷电路板及其制造方法 | |
CN1211160A (zh) | 布线板及其制造方法 | |
CN1863438A (zh) | 用于制造嵌入电子元件的印刷电路板的方法 | |
CN1577813A (zh) | 电路模块及其制造方法 | |
CN1672473A (zh) | 制造有内置器件的基板的方法、有内置器件的基板、制造印刷电路板的方法和印刷电路板 | |
CN1812696A (zh) | 制造印刷电路板的方法 | |
CN1637963A (zh) | 线圈和叠层线圈导体及其制法和使用它们的电子元器件 | |
CN101032194A (zh) | 多层布线板及其制造方法 | |
CN1320846C (zh) | 电路基板及其制造方法 | |
CN1933697A (zh) | 多层配线基板及其制造方法 | |
CN1242657C (zh) | 导电膏与印刷线路板之间的粘结强度改进及其生产方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20050209 Termination date: 20141213 |
|
EXPY | Termination of patent right or utility model |