JP3850262B2 - 半導体チップ - Google Patents
半導体チップ Download PDFInfo
- Publication number
- JP3850262B2 JP3850262B2 JP2001328020A JP2001328020A JP3850262B2 JP 3850262 B2 JP3850262 B2 JP 3850262B2 JP 2001328020 A JP2001328020 A JP 2001328020A JP 2001328020 A JP2001328020 A JP 2001328020A JP 3850262 B2 JP3850262 B2 JP 3850262B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resin
- chip
- copper
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体チップに関するものである。
【０００２】
【従来の技術】
半導体チップの技術分野においては、更なる高密度化を図るために、小型化チップの開発が進められている。そのような技術の一つに、チップサイズパッケージ（ＣＳＰ）がある。このＣＳＰは、従来、ＩＣチップをパッケージ基板に搭載してプリント配線板に接続していたのに対して、ＩＣチップ上に樹脂絶縁層と導体回路とを設け、直接ＩＣチップをプリント配線板に接続し得るようにするものである。即ち、該ＣＳＰでは、半導体チップに樹脂絶縁層と導体回路とを積層し、半導体チップのダイパッドと、樹脂絶縁層上の導体回路とを樹脂絶縁層に配設したバイアホールで接続し、導体回路の上面に配置された半田ボールを介して、半導体チップとプリント基板とを接続する構造が採用されている。
【０００３】
【発明が解決しようとする課題】
本発明者は、係るチップサイズパッケージにおいて、高周波性能を高めるためコンデンサを実装するとの着想を持った。しかしながら、チップサイズパッケージで、プリント基板への接続面側には、プリント配線板との密着性を高めるためチップコンデンサを表面実装できず、一方、接続面の反対側にはＩＣチップがあり、シリコンからなるＩＣチップ表面にチップコンデンサを表面実装できない。このため、既存のパッケージ基板のようにチップコンデンサを表面に実装することによって高周波性能を高めることができないとの問題がある。
【０００４】
本発明は、上記した事情に鑑みてなされたものであり、その目的は、コンデンサ機能を有する半導体チップを提供することにある。
【０００５】
【課題を解決するための手段、および発明の作用・効果】
請求項１では、半導体素子上にパッド（２２）を有する半導体チップ（１０）であって、
前記パッド（２２）上に形成され、薄膜層（３３）及び厚付け層（３７）を有するトランジション層（３８）と、
前記トランジション層（３８）上に位置し、下層層間絶縁層（５０）の中に形成される下層フィルドビア（６０）、該下層フィルドビアに接続し、その上面と同一平面に形成される下部電極としての下層導体回路（５８）と、
前記下層導体回路（５８）の上に位置し、上層層間絶縁層（１５０）の中に形成される誘電導体層（１６１）、該誘電導体層上に形成され、前記上層層間絶縁層（１５０）及び誘電導体層（１６１）を覆う上部電極としての上層導体回路（１５９）を有するコンデンサと、
前記上層導体回路（１５９）の上に位置し、板状に形成された熱硬化性樹脂フィルムを積層後、真空圧着ラミネートして、硬化させた樹脂絶縁層（２５０）の中に形成される金属層（２５２）と電解銅めっき（２５６）の銅めっきポスト（２６０）と、
前記銅めっきポスト（２６０）の上に設けられ外部基板（３００）に接続する半田バンプ（７６）と、
をそなえることを技術的特徴とする。
このような構成によれば、導体回路間に誘電体層を配置して成るコンデンサ機能を内蔵させることで、高周波領域における電源動作が安定な半導体チップを得ることができる。
【０００７】
上記半導体チップにおいて、誘電体層は、BaTiO3を代表とするペロブスカイト化合物からなる高誘電性材料またはそれとエポキシ、ポリフェニレンエーテル（PPE ）、ポリイミド等の有機材料との混合体から形成されることが望ましい。その理由は、安定した誘電率を得ることができるからである。このような混合体としては、BaTiO3とエポキシ樹脂、BaTiO3とポリイミド樹脂、BaTiO3とポリフェニレンエーテル樹脂との組み合わせから選ばれるいずれかが好ましい。また、誘電体層の表面積および厚みは、それぞれ１９６２．５μｍ2 以上および０．０５〜５０μｍであることが望ましい。その理由は、大きな容量を得るためであり、厚みに下限を設けたのは、層間での絶縁破壊を防止するためである。
【００１０】
また、本発明の半導体チップの製造方法で誘電体層は、スパッタ法、蒸着法、ＣＶＤ法、印刷法、フィルムラミネート法、ロールコータを用いた方法、スピンコータを用いた方法、またはカーテンコータを用いた方法のいずれかの方法で形成されることが望ましい。コストの観点からロールコータを用いた方法が最も好ましい。
【００１４】
また、前記開口内にチップコンデンサを収容する工程において、導体回路とチップコンデンサとの間に導電体を介在させることが望ましい。該導電体を介して導体回路とチップコンデンサとを確実に接続させることができるからである。
【００１５】
本発明では、好適には半導体チップのダイパッド上にトランジション層が設けられる。トランジション層は、半導体素子であるＩＣチップと導体層と直接接続を取るために設けられた中間の仲介層を意味する。特徴としては、２層以上の金属層で形成され、半導体素子であるＩＣチップのダイパッドよりも大きくさせることにある。それによって、電気的接続や位置合わせ性を向上させるものである。また、トランジション層上には、直接、導体層である金属を形成することを可能にする。
【００１６】
ＩＣチップのダイパッドにトランジション層を設ける理由は次の通りである。ＩＣチップのダイパッドは、２０〜６０μｍ程度の径で作られており、バイアホールはそれより大きいので位置ずれの際に未接続が発生しやすい。このため、ＩＣチップのダイパッド上に２０μｍよりも大きな径のトランジション層を介在させることで、バイアホールを確実に接続させることができる。望ましいのは、トランジション層は、バイアホール径と同等以上のものがよい。
【００１７】
半導体装置としてのパッケージ基板としての機能させるために外部基板であるマザーボードやドーターボードとの接続のため、ＢＧＡ、半田バンプやＰＧＡ（導電性接続ピン）を配設させてもよい。また、この構成は、従来の実装方法で接続した場合よりも配線長を短くできて、ループインダクタンスも低減できる。
【００１８】
ＩＣチップを内蔵させたコア基板の全面に蒸着、スパッタリング、無電解めっきなどを行い、全面に導電性の金属膜（第１薄膜層）を形成させる。その金属としては、スズ、クロム、チタン、ニッケル、亜鉛、コバルト、金、銅などがよい。厚みとしては、０．００１〜２．０μｍの間で形成させるのがよい。０．００１μｍ未満では、全面に均一に積層できない。２．０μｍを越えるものを形成させることは困難であり、効果が高まるのもでもなかった。クロムの場合には０．１μｍの厚みが望ましい。
【００１９】
第１薄膜層により、ダイパッドの被覆を行い、トランジション層とＩＣチップにダイパッドとの界面の密着性を高めることができる。また、これら金属でダイパッドを被覆することで、界面への湿分の侵入を防ぎ、ダイパッドの溶解、腐食を防止し、信頼性を高めることができる。また、この第１薄膜層によって、リードのない実装方法によりＩＣチップとの接続を取ることができる。ここで、銅、クロム、ニッケル、チタンを用いることが、金属との密着性やよく、また、界面への湿分の侵入を防ぐために望ましい。また、ダイパッドが銅から成る場合は、第１薄膜層には銅が最適である。
【００２０】
第１薄膜層上に、第２薄膜層を設けることもできる。その金属としてはニッケル、銅、金、銀などがある。特に、ダイパッドが銅からなる場合は、第１薄膜層上に、スパッタ、蒸着、又は、無電解めっきにより第２薄膜層を形成させる。電気特性、経済性、また、ダイパッドが銅からなり、後程で形成される厚付け層は主に銅であることから、第２薄膜層には銅を用いるとよい。
【００２１】
ここで第２薄膜層を設ける理由は、第１薄膜層では、後述する厚付け層を形成するための電解めっき用のリードを取ることができ難いためである。第２薄膜層３６は、厚付けのリードとして用いられる。その厚みは０．０１〜５．０μｍの範囲で行うのがよい。０．０１μｍ未満では、リードとしての役割を果たし得ず、５．０μｍを越えると、エッチングの際、下層の第１薄膜層がより多く削れて隙間ができてしまい、湿分が侵入し易くなり、信頼性が低下するからである。電気特性、経済性、また、後程で形成される厚付け層は主に銅であることから、銅を用いるとよい。特に、ダイパッドが銅からなる場合は、銅が最適である。
【００２２】
第２薄膜層上に、無電解あるいは電解めっきにより厚付けさせる。形成される金属の種類としてはニッケル、銅、金、銀、亜鉛、鉄などがある。電気特性、経済性、トランジション層としての強度や構造上の耐性、また、後程で形成されるビルドアップである導体層は主に銅であることから、銅を用い電解めっきで形成するのが望ましい。その厚みは１〜２０μｍの範囲で行うのがよい。１μｍより薄いと、上層のバイアホールとの接続信頼性が低下し、２０μｍよりも厚くなると、エッチングの際にアンダーカットが起こってしまい、形成されるトランジション層とバイアホールと界面に隙間が発生するからである。また、場合によっては、第１薄膜層上に直接厚付けめっきしても、さらに、多層に積層してもよい。
【００２３】
その後、エッチングレジストを形成して、露光、現像してトランジション層以外の部分の金属を露出させてエッチングを行い、ＩＣチップのダイパッド上にトランジション層を形成させる。
【００２４】
また、上記トランジション層の製造方法以外にも、ＩＣチップ及びコア基板の上に形成した金属膜上にドライフィルムレジストを形成してトランジション層に該当する部分を除去させて、電解めっきによって厚付けした後、レジストを剥離してエッチング液によって、同様にＩＣチップのダイパッド上にトランジション層を形成させることもできる。
【００２５】
樹脂絶縁層は、無機フィラーを含有することで線熱膨張係数を下げることが、熱収縮によるクラック発生の防止のため望ましい。上記無機フィラーとしては、特に限定されるものではないが、例えば、アルミニウム化合物、カルシウム化合物、カリウム化合物、マグネシウム化合物、ケイ素化合物等が挙げられる。これらの化合物は、単独で用いてもよく、２種以上を併用してもよい。
【００２６】
上記アルミニウム化合物としては、例えば、アルミナ、水酸化アルミニウム等が挙げられ、上記カルシウム化合物としては、例えば、炭酸カルシウム、水酸化カルシウム等が挙げられる。
【００２７】
上記カリウム化合物としては、例えば、炭酸カリウム等が挙げられ、上記マグネシウム化合物としては、例えば、マグネシア、ドロマイト、塩基性炭酸マグネシウム等が挙げられ、上記ケイ素化合物としては、例えば、シリカ、ゼオライト等が挙げられる。
【００２８】
上記無機フィラーの形状としては、特に限定されるものではないが、例えば、球状、楕円球状、多面体状等が挙げられる。このなかでは、先端が尖っているとクラックが発生しやすいことから、球状、楕円球状等が望ましい。
【００２９】
上記無機フィラーの大きさは、最も長い部分の長さ（または直径）が０．１〜５．０μｍの範囲のものが望ましい。０．１μｍ未満では、樹脂絶縁層が熱膨張した際に発生する内部応力を緩和するのが難しく、熱膨張率が調整できず、５．０μｍを超えると、樹脂絶縁層自体が硬く脆くなり、また、光硬化や熱硬化を行う際に、無機フィラーが樹脂同士の反応を阻害し、その結果、クラックが発生しやすくなってしまう。このような点から、無機フィラーは、透明のものがより好ましい。
【００３０】
上記無機フィラーとして、ＳｉＯ2を配合する際には、その配合量は、３〜５０重量％の範囲が好ましい。３重量％未満では、樹脂絶縁層の熱膨張係数が低下せず、一方、５０重量％を超えると解像度が落ちて開口部に異常をきたす。より好ましくは、５〜４０重量％である。
また、樹脂絶縁層中の無機フィラーの含有割合は、５〜４０重量％が好ましい。無機フィラーを上記含有割合で用いることにより、効果的に樹脂絶縁層の線膨張係数を低下させることができ、熱膨張により発生する応力を効果的に緩和することができる。
【００３１】
樹脂絶縁層には、エラストマーからなる樹脂を配合することが望ましい。エラストマー自身が柔軟性、反発弾性に富んでいるため、樹脂絶縁層が応力を受けてもその応力を吸収し、または、応力が緩和されるので、クラックを防止することができる。また、上記エラストマー成分は、上記樹脂絶縁層の硬化後に海島構造となるようにミクロ相分離していることが望ましい。海島構造とすることにより、その応力に起因するクラック、剥離を防止することができる。
【００３２】
本発明で使用されるエラストマーとしては、例えば、天然ゴム、合成ゴム、熱可塑性樹脂、熱硬化性樹脂等が挙げられる。特に、応力を充分に緩和することができるのは、熱硬化性樹脂からなるエラストマーである。
上記熱硬化性樹脂からなるエラストマーとしては、例えば、ポリエステル系エラストマー、スチレン系エラストマー、塩化ビニル系エラストマー、フッ素系エラストマー、アミド系エラストマー、オレフィン系エラストマー等が挙げられる。
【００３３】
上記エラストマー成分の形状としては、特に限定されるものではないが、応力を吸収したり、緩和したりする効果に優れることから、球状、楕円球状等が望ましい。
上記エラストマー成分の大きさは、特に限定されるものではないが、最も長い部分の長さ（または直径）が０．５〜１．５μｍの範囲のものが望ましい。上記エラストマー成分の大きさが０．５μｍ未満では、応力を緩和したり、吸収したりすることが困難となってクラックが生じ易くなり、１．５μｍを超えると、解像度が落ちるからである。
【００３４】
本発明のプリント配線板において、上記エラストマー成分は、上記樹脂絶縁層の硬化後に海島構造となるようにミクロ相分離していることが望ましい。エラストマー成分をこのように分散させることが、エラストマー成分により応力を吸収したり、緩和したりする効果を得るうえで、最も適しているからである。上記海島構造とは、エラストマー成分以外の層間絶縁樹脂組成物からなる「海」の中に、エラストマー成分が「島」状に分散している状態をいう。
【００３５】
上記樹脂絶縁層中のエラストマー成分の含有割合は、１〜２０重量％が望ましい。上記含有割合が１重量％未満では、応力を緩和したり、吸収したりすることが困難となってクラックが生じやすくなり、２０重量％を超えると、解像度が落ちるからである。
【００３６】
本発明のプリント配線板を構成する樹脂絶縁層は、上記無機フィラー、エラストマーのほかに、例えば、熱硬化性樹脂、熱可塑性樹脂、熱硬化性樹脂と熱可塑性樹脂との複合体等を含有してもよい。このような樹脂層としては、例えば、ノボラック型エポキシ樹脂の（メタ）アクリレート、２官能性（メタ）アクリル酸エステルモノマー、分子量５００〜５０００程度の（メタ）アクリル酸エステルの重合体、ビスフェノール型エポキシ樹脂等からなる熱硬化性樹脂、多価アクリル系モノマー等の感光性モノマー等からなる組成物を重合、硬化させたもの等が挙げられる。
【００３７】
上記２官能性（メタ）アクリル酸エステルモノマーとしては特に限定されず、例えば、各種ジオール類のアクリル酸またはメタクリル酸のエステルなどが挙げられ、市販品としては、日本化薬社製のＲ−６０４、ＰＭ２、ＰＭ２１などが挙げられる。
【００３８】
上記ノボラック型エポキシ樹脂の（メタ）アクリレートとしては、例えば、フェノールノボラックやクレゾールノボラックのグリシジルエーテルを、アクリル酸やメタクリル酸などと反応させたエポキシ樹脂などが挙げられる。
【００３９】
本発明の層間絶縁樹脂組成物は、樹脂絶縁層用樹脂を含むペースト中に無機フィラー及びエラストマーが配合されてなることが好適である。無機フィラーを配合することで、低下した靱性をエラストマーを配合することでたかめ、応力が加わったさいにも樹脂絶縁層にクラックが発生しなくなる。
【００４０】
無機フィラーとしては、上述したものを用いることができる。また、その配合量は、形成された樹脂絶縁層中の含有割合が、５〜２０重量％となる量が好ましい。
【００４１】
上記エラストマー成分としては、上述したものを用いることができる。また、その配合量は、層間絶縁樹脂組成物中の含有割合が、５〜１０重量％となる量が好ましい。
【００４２】
本発明の層間絶縁樹脂組成物は、上記無機フィラーやエラストマーのほかに、上記したノボラック型エポキシ樹脂の（メタ）アクリレート、イミダゾール硬化剤、２官能性（メタ）アクリル酸エステルモノマー、分子量５００〜５０００程度の（メタ）アクリル酸エステルの重合体、ビスフェノール型エポキシ樹脂等からなる熱硬化性樹脂、多価アクリル系モノマー等の感光性モノマー、グリコールエーテル系溶剤などを含むペースト状の流動体であることが望ましく、その粘度は２５℃で１〜１０Ｐａ・ｓに調整されていることが望ましい。
【００４３】
上記イミダゾール硬化剤としては特に限定されるものではないが、２５℃で液状であるイミダゾール硬化剤を用いることが望ましい。粉末では均一混練が難しく、液状の方が均一に混練できるからである。
このような液状イミダゾール硬化剤としては、例えば、１−ベンジル−２−メチルイミダゾール（四国化成社製、１Ｂ２ＭＺ）、１−シアノエチル−２−エチル−４−メチルイミダゾール（四国化成社製、２Ｅ４ＭＺ−ＣＮ）、４−メチルー２−エチルイミダゾール（四国化成社製、２Ｅ４ＭＺ）などが挙げられる。
【００４４】
上記グリコールエーテル系溶剤としては、例えば、下記の一般式（１）に示す化学構造を有するものが望ましく、具体的には、ジエチレングリコールジメチルエーテル（ＤＭＤＧ）およびトリエチレングリコールジメチルエーテル（ＤＭＴＧ）から選ばれる少なくとも１種を用いることがより望ましい。これらの溶剤は、３０〜５０℃程度の加温により重合開始剤であるベンゾフェノン、ミヒラーケトン、エチルアミノベンゾフェノンを完全に溶解させることができるからである。
ＣＨ3Ｏ−（ＣＨ2ＣＨ2Ｏ）ｎ−ＣＨ3・・・・（１）
（上記式中、ｎは１〜５の整数である。）
【００４５】
この樹脂絶縁層を構成する樹脂または樹脂の複合体の線膨張係数は、６０×１０-6〜８０×１０-6Ｋ-1と高いが、この層中に上記無機フィラーを含有させることにより、線膨張係数を４０〜５０×１０-6Ｋ-1程度まで低下させることができる。
【００４６】
【発明の実施の形態】
以下、本発明に係る半導体チップ（チップサイズパッケージ）の実施例について図を参照して説明する。
[第１実施例]
Ａ．チップサイズパッケージ（ＣＳＰ）構造
半導体素子（ＩＣチップ）上に導体回路および層間樹脂絶縁層を積層することにより形成されるチップサイズパッケージの構成について図１１および図１２を参照して説明する。図１１は、チップサイズパッケージの断面を示し、図１２は、図１１に示すチップサイズパッケージを外部基板３００に取り付けた状態の断面を示している。
【００４７】
図１１に示すようにチップサイズパッケージ１０は、図３（Ｂ）を参照して後述するＩＣチップ２０と、層間樹脂絶縁層５０と、層間樹脂絶縁層１５０、樹脂絶縁層２５０とからなる。層間樹脂絶縁層５０には、開口４８内にバイアホール６０が、上面に導体回路５８が形成されている。層間樹脂絶縁層１５０には、開口１４８ｂにバイアホール１６０が、上面に導体回路１５８、１５９が形成されている。樹脂絶縁層２５０には、銅めっきポスト２６０が形成されている。
【００４８】
樹脂絶縁層２５０の上には、ソルダーレジスト層７０が配設されている。ソルダーレジスト層７０の開口７１下の銅めっきポスト２６０には、図１２に示すように、ドータボード等の外部基板３００のバンプ３０２へ接続するための半田バンプ７６が設けられている。
【００４９】
第１実施例のチップサイズパッケージ１０では、層間樹脂絶縁層１５０の下面の導体回路５８と上面の導体回路１５９との間に誘電体層１６１が設けられ、導体回路５８，１５９が対向電極として機能することでコンデンサが構成されている。チップサイズパッケージ１０に、コンデンサを内蔵させることで、高周波領域における電源動作の安定を得ることができる。また、内蔵させることで、表面実装するのと比較してコンデンサをＩＣチップ２０に近い位置に配置でき、ＩＣチップの動作を安定させることができる。
【００５０】
誘電体層１６１は、BaTiO3を代表とするペロブスカイト化合物からなる高誘電性材料またはそれとエポキシ、ポリフェニレンエーテル（PPE ）、ポリイミド等の有機材料との混合体から形成されることが望ましい。その理由は、安定した誘電率を得ることができるからである。このような混合体としては、BaTiO3とエポキシ樹脂、BaTiO3とポリイミド樹脂、BaTiO3とポリフェニレンエーテル樹脂との組み合わせから選ばれるいずれかが好ましい。また、誘電体層の表面積および厚みは、それぞれ１９６２．５μｍ2 以上および０．０５〜５０μｍであることが望ましい。その理由は、大きな容量を得るためであり、厚みに下限を設けたのは、層間での絶縁破壊を防止するためである。
【００５１】
また、本実施例のチップサイズパッケージ１０では、ＩＣチップ部分にトランジション層３８が形成されていることから、ＩＣチップ部分には平坦化されるので、上層の層間絶縁層５０も平坦化されて、膜厚みも均一になる。更に、トランジション層３８によって、上層のバイアホール６０を形成する際も形状の安定性を保つことができる。
【００５２】
更に、ダイパッド２２上に銅製のトランジション層３８を設けることで、パッド２２上の樹脂残りを防ぐことができ、また、後工程の際に酸や酸化剤あるいはエッチング液に浸漬させたり、種々のアニール工程を経てもパッド２２の変色、溶解が発生しない。これにより、ＩＣチップのパッドとバイアホールとの接続性や信頼性を向上させる。更に、４０μｍ径パッド２２上に６０μｍ径以上のトランジション層３８を介在させることで、６０μｍ径のバイアホールを確実に接続させることができる。
【００５３】
次に、上述したチップサイズパッケージに用いられる半導体素子（ＩＣチップ）の構成について、ＩＣチップ２０の断面を示す図３（Ａ）、及び、平面図を示す図４（Ｂ）を参照して更に詳細に説明する。なお、ＩＣチップ２０に使用されるウエハー２０Ａは、シリコン単結晶製で、例えば直径４インチ、厚さ３００μｍ程度に形成されている。このウエハー２０Ａに、例えば一辺１０ｍｍ程度の正方形状のＩＣチップ２０が縦横に整列した状態で製造される。
【００５４】
図３（Ｂ）に示すようにＩＣチップ２０の上面には、ダイパッド２２及び配線（図示せず）が配設されており、該ダイパッド２２及び配線の上に、保護膜２４が被覆され、該ダイパッド２２には、保護膜２４の開口が形成されている。ダイパッド２２の上には、主として銅からなるトランジション層３８が形成されている。トランジション層３８は、薄膜層３３と厚付け層３７とからなる。いいかえると、２層以上の金属層で形成されている。
【００５５】
Ｂ．チップサイズパッケージ（ＣＳＰ）の製造方法
続いて、図１１および図１２を参照して上述したチップサイズパッケージの製造方法について説明する。
チップサイズパッケージは、先ず、チップサイズパッケージに用いる半導体素子を作製し、次に、この半導体素子上に層間絶縁層及び導体回路を積層させることにより形成する。
【００５６】
先ず、図３（Ｂ）を参照して上述したチップサイズパッケージに用いる半導体素子の製造方法について、図１〜図４を参照して説明する。
【００５７】
（１）先ず、図１（Ａ）に示すシリコンウエハー２０Ａに、定法により配線２１及びダイパッド２２を形成する（図１（Ｂ）及び図１（Ｂ）の平面図を示す図４（Ａ）参照、なお、図１（Ｂ）は、図４（Ａ）のＢ−Ｂ断面を表している）。
（２）次に、ダイパッド２２及び配線２１の上に、保護膜２４を形成し、ダイパッド２２上に開口２４ａを設ける（図１（Ｃ）参照）。
【００５８】
（３）シリコンウエハー２０Ａに蒸着、スパッタリングなどの物理的な蒸着を行い、全面に導電性の金属膜（薄膜層）３３を形成させる（図２（Ａ）参照）。その厚みは、０．００１〜２．０μｍの範囲で形成させるのがよい。その範囲よりも下の場合は、全面に薄膜層を形成することができない。その範囲よりも上の場合は、形成される膜に厚みのバラツキが生じてしまう。最適な範囲は０．０１〜１．０μｍである。形成する金属としては、スズ、クロム、チタン、ニッケル、亜鉛、コバルト、金、銅の中から、選ばれるものを用いることがよい。それらの金属は、ダイパッドの保護膜となり、かつ、電気特性を劣化させることがない。第１実施例では、薄膜層３３は、スパッタによってクロムで形成されている。クロムは、金属との密着性がよく、湿分の侵入を抑えることができる。また、クロム層の上に銅をスパッタで施してもよい。クロム、銅の２層を真空チャンバー内で連続して形成してもよい。このとき、クロム０．０５−０．１μｍ、銅０．５μｍ程度の厚みである。
【００５９】
（４）その後、液状レジスト、感光性レジスト、ドライフィルムのいずれかのレジスト層を薄膜層３３上に形成させる。トランジション層３８を形成する部分が描画されたマスク（図示せず）を該レジスト層上に、載置して、露光、現像を経て、レジスト３５に非形成部３５ａを形成させる。電解メッキを施してレジスト層の非形成部３５ａに厚付け層（電解めっき膜）３７を設ける（図２（Ｂ）参照）。形成されるメッキの種類としてはニッケル、銅、金、銀、亜鉛、鉄などがある。電気特性、経済性、また、後程で形成されるビルドアップである導体層は主に銅であることから、銅を用いるとよく、第１実施例では、銅を用いる。その厚みは１〜２０μｍの範囲で行うのがよい。
【００６０】
（５）メッキレジスト３５をアルカリ溶液等で除去した後、メッキレジスト３５下の金属膜３３を硫酸−過酸化水素水、塩化第二鉄、塩化第二銅、第二銅錯体−有機酸塩等のエッチング液によって除去することで、ＩＣチップのパッド２２上にトランジション層３８を形成する（図２（Ｃ）参照）。
【００６１】
（６）次に、基板にエッチング液をスプレイで吹きつけ、トランジション層３８の表面をエッチングすることにより粗化面３８αを形成する（図３（Ａ）参照）。無電解めっきや酸化還元処理を用いて粗化面を形成することもできる。
【００６２】
（７）最後に、トランジション層３８が形成されたシリコンウエハー２０Ａを、ダイシングなどによって個片に分割してＩＣチップ２０を形成する（図３（Ｂ）及び図３（Ｂ）の平面図である図４（Ｂ）参照）。その後、必要に応じて、分割されたＩＣチップ２０の動作確認や電気検査を行なってもよい。ＩＣチップ２０は、ダイパッド２２よりも大きなトランジション層３８が形成されているので、プローブピンが当てやすく、検査の精度が高くなっている。
【００６３】
薄膜層３３はチタンにより形成することもできる。チタンは、蒸着かスパッタによって施される。チタンは、金属との密着性がよく、湿分の侵入を抑えることができる。さらに、薄膜層をスズ、亜鉛、又は、コバルトにより形成することもできる。さらに、薄膜層をニッケルにより形成することもできる。ニッケルはスパッタにより形成する。ニッケルは、金属との密着性がよく、湿分の侵入を抑えることができる。薄膜層の上に、更に銅を積層してもよい。
【００６４】
引き続き、上述した製造方法により形成された半導体素子（ＩＣチップ）上に導体回路及び層間樹脂絶縁層を積層することにより形成されるチップサイズパッケージの製造方法について、図５〜図１１を参照して説明する。
【００６５】
（１）先ず、前述した製造工程によって、トランジション層３８が配設されたＩＣチップ２０を出発材料とする（図５（Ａ）参照）。次に、このＩＣチップ２０に、感光性の硬化性樹脂を塗布することにより、層間樹脂絶縁層５０を設ける（図５（Ｂ）参照）。硬化性樹脂としては、例えば感光性のポリイミド樹脂を使用することができる。
【００６６】
（２）次に、バイアホール形成位置に対応する黒円４９ａの描かれたフォトマスクフィルム４９を層間樹脂絶縁層５０に載置し、露光する（図５（Ｃ）参照）。
【００６７】
（３）ＤＭＴＧ液でスプレー現像し、加熱処理を行うことで層間樹脂絶縁層５０に直径８５μｍのバイアホール用開口４８を設ける（図５（Ｄ）参照）。なお、レーザを用いて開口４８を穿設することもできる。そして、液温６０℃の過マンガン酸を用いて、開口４８内の樹脂残りを除去する。
【００６８】
ダイパッド２２上に銅製のトランジション層３８を設けることで、パッド２２上の樹脂残りを防ぐことができ、これにより、パッド２２と後述するバイアホール６０との接続性や信頼性を向上させる。更に、４０μｍ径パッド２２上に６０μｍ以上の径のトランジション層３８を介在させることで、６０μｍ径のバイアホール用開口４８を確実に接続させることができる。なお、ここでは、過マンガン酸などの酸化剤を用いて樹脂残さを除去したが、酸素プラズマなどやコロナ処理を用いてデスミア処理を行うことも可能である。
【００６９】
（４）次に、過マンガン酸またはクロム酸で層間樹脂絶縁層５０の表面を粗化し、粗化面５０αを形成する（図５（Ｅ）参照）。粗化面は、０．０５〜５μｍの間が望ましい。
【００７０】
（５）粗化面５０αが形成された層間樹脂絶縁層５０上に、金属層５２を設ける。金属層５２は、無電解めっきによって形成させた。予め層間樹脂絶縁層５０の表層にパラジウムなどの触媒を付与させて、無電解めっき液に５〜６０分間浸漬させることにより、０．１〜５μｍの範囲でめっき膜である金属層５２を設けた（図６（Ａ）参照）。その一例として、
〔無電解めっき水溶液〕
ＮｉＳＯ4 ０．００３ ｍｏｌ／ｌ
酒石酸 ０．２００ ｍｏｌ／ｌ
硫酸銅 ０．０３０ ｍｏｌ／ｌ
ＨＣＨＯ ０．０５０ ｍｏｌ／ｌ
ＮａＯＨ ０．１００ ｍｏｌ／ｌ
α、α′−ビピルジル １００ ｍｇ／ｌ
ポリエチレングリコール（ＰＥＧ） ０．１０ ｇ／ｌ
３４℃の液温度で４０分間浸漬させた。
【００７１】
めっきの代わりに、日本真空技術株式会社製のＳＶ―４５４０を用い、Ｎｉ−Ｃｕ合金をターゲットにしたスパッタリングを、気圧０．６Ｐａ、温度８０℃、電力２００Ｗ、時間５分間の条件で行い、Ｎｉ−Ｃｕ合金層５２を層間樹脂絶縁層５０の表面に形成することもできる。このとき、形成されたＮｉ−Ｃｕ合金層５２の厚さは０．２μｍである。
【００７２】
（６）上記処理を終えたＩＣチップ２０に、市販の感光性ドライフィルムを貼り付け、フォトマスクフィルムを載置して、１００ｍＪ／ｃｍ2で露光した後、０．８％炭酸ナトリウムで現像処理し、厚さ１５μｍのめっきレジスト５４を設ける。次に、めっきレジスト５４の非形成部に下記条件で電解めっきを施し、厚さ１５μｍの電解めっき膜５６を形成する（図６（Ｂ）参照）。
【００７３】
〔電解めっき水溶液〕
ＣｕＳＯ4 ・５Ｈ2 Ｏ ２１０ｇ／ｌ
硫酸 １５０ｇ／ｌ
Ｃｌ- ４０ｍｇ／ｌ
ポリエチレングリコール ３００ｍｇ／ｌ
ビスジスルフィド １００ｍｇ／ｌ
〔電解めっき条件〕
電流密度 １．０Ａ／ｄｍ2
時間 ３５ 分
温度 ２５ ℃
ここでは、レベリング剤と光沢剤とからなる添加剤を含む電解めっき液を用いることにより、バイアホール用開口４８を完全に金属で充填する。これにより、同一層におけるバイアホール６０上面と導体回路５８の上面とを略同一平面にする。
【００７４】
（７）めっきレジスト５４を５％ＮａＯＨで剥離除去した後、そのめっきレジスト下の金属層５２を硝酸および硫酸と過酸化水素の混合液を用いるエッチングにて溶解除去し、金属層５２と電解めっき膜５６からなる厚さ１６μｍの導体回路５８及びバイアホール６０を形成し、第二銅錯体と有機酸とを含有するエッチング液によって、粗化面５８αを形成する（図６（Ｃ）参照）。なお、粗化面を形成しないことで、コンデンサの電極として作用する導体回路５８の平滑を保っておくこともできる。
【００７５】
（８）層間樹脂絶縁層５０の上に、硬化性樹脂を塗布することにより、層間樹脂絶縁層１５０を設ける（図６（Ｄ）参照）。硬化性樹脂としては、例えばポリオレフィン系樹脂、感光性のポリイミド樹脂を使用することができる。
【００７６】
（９）波長１０．４μｍの炭酸ガスレーザを、層間樹脂絶縁層１５０表面側から照射して、導体回路５８に達する直径８０μｍ、深さ５０μｍのバイアホール形成用開口１４８ｂおよび直径８０μｍ、深さ５０μｍの誘電体層形成用の開口１４８ａを設けた（図７（Ａ） 参照）。上記開口１４８ａおよび１４８ｂを形成する炭酸ガスレーザの照射条件は、パルスエネルギーが８ 〜１３ｍＪ、パルス幅が１０．・１２ 〜１０・４ｓ、パルス間隔が１ｍｓ以上、ショット数が１０〜１００ である。さらに、ＣＦ4 および酸素混合気体のプラズマ処理により、デスミアおよびポリオレフィン系樹脂絶縁層表面の改質を行い粗化層１５０αを形成した（図７（Ｂ））。この改質により、表面には、OH基やカルボニル基、COOH基などの親水性基が確認された。なお、酸素プラズマ処理条件は、電力８００Ｗ、 ５００ｍTorr、２０分間である。
【００７７】
（１０）ついで、誘電体層形成用の開口１４８ａ内に、BaTiO3とエポキシ樹脂からなる誘電性ペーストを、印刷の方法で充填して、誘電体層１６１を形成する（図７（Ｃ））。この際に、ビアホール形成用の開口１４８ｂは、PET フィルム（図示せず）を貼付けることによって塞いでおく。誘電性ペーストは、印刷法等によって開口内に充填する以外にも、高誘電性材料をスパッタリング法、蒸着法、ＣＶＤ法等を用いて開口内に直接的に形成される。ここで、高誘電性材料としては、ペロブスカイト化合物を代表するBaTiO3が最適であり、その他にPZT 、PLZTあるいはBST を用いることもできる。さらに、二成分系または三成分系のペロブスカイト化合物を用いることもできる。
【００７８】
さらに、前記高誘電性材料とエポキシ樹脂、ポリイミド樹脂またはポリフェニレンエーテル樹脂等との混合物を用いて、誘電体層を形成することもできる。上記誘電体層の形成は、大容量を得るためにはBaTiO3が好適であり、製造コストの点からは、BaTiO3とエポキシ樹脂との混合物が最適である。また、誘電性ペーストとしては、高誘電性材料と熱硬化性樹脂との混合物が望ましい。
【００７９】
上記層間樹脂絶縁層１５０の表面に残った誘電性ペースト１６１は、クロム酸などの酸や酸化剤の浸漬の方法によりエッチング除去される。このようなエッチング処理としては、HfNO3 、KMnO3 、あるいはドライエッチングがある。
【００８０】
（１１）ついで、前記（１０）で貼付けたPET フィルムを剥がした後、銅をターゲットにしたスパッタリングを、気圧０．６Ｐａ、温度８０℃、電力２００ Ｗ、時間５分間の条件で行って、誘電体層１６１の表面と、ポリオレフィン系樹脂からなる層間樹脂絶縁層１５０の表面と、バイアホール形成用開口１４８ｂの内壁面に銅スパッタ層１５２を形成する（図７（Ｄ））。このように形成された銅スパッタ層１５２の厚さは０．１μｍであった。なお、スパッタリング装置としては、日本真空技術株式会社製のＳＶ−４５４０を使用した。
【００８１】
金属層１５２は、ＰＶＤ法、ＣＶＤ法あるいはめっき法によって形成できる。ＰＶＤ法としては、スパッタリング、イオンビームスパタリングなどの蒸着法が具体的に挙げられる。また、ＣＶＤ法としては、アリルシクロペンタジフェニルパラジウム、ジメチルゴールドアセチルアセテート、スズテトラメチルアクリロニトリル、ジコバルトオクタカルボニルアクリロニトリルなどの有機金属（ＭＯ）を供給材料とするＰＥ−ＣＶＤ（Plasma Enhanced CVD）などが具体的に挙げられる。
【００８２】
なお、銅スパッタ層１５２の上に、さらに、スパッタリングによって導体層を形成して、上下２層からなる薄付け導体層を設けることも好適である。この上層の導体層としては、銅の導体層１５２との密着性や酸化防止を考慮して、銅層をスパッタリングにより設けるのが望ましい。薄付け導体層の厚みは、１μｍ以下であることが望ましい。さらに、上記スパッタリングによる導体層１５２上に、同種の無電解めっき層を形成してもよい。この無電解めっきとしては、銅めっきが最適であり、その厚みは、０．１ 〜３μｍの範囲であることが望ましい。その理由としては、後に行う電解めっきの導電層としての機能を損なうことなく、エッチング除去できるからである。
【００８３】
（１２）前記（１１）で形成した銅スパッタ層１５２上に、感光性ドライフィルムを張りつけ、フォトマスクフィルムを載置して、１００mJ ／cm2 で露光、０．８ ％炭酸ナトリウムで現像処理し、厚さ１５μｍのめっきレジスト１５４を設けた。さらに、銅スパッタ層１５２をめっきリードとして電解めっきを施して、厚さ１５μｍの電解めっき膜１５６を形成し、導体回路９部分の厚付け、およびバイアホール部分１６０のめっき充填を行った（図８（Ａ） 参照）。
【００８４】
（１３） そしてさらに、めっきレジスト１５４を５％KOH で剥離除去した後、そのめっきレジスト１５４下の銅スパッタ層１５２を硝酸および硫酸／過酸化水素混合液を用いたエッチングにて溶解除去し、電解めっき膜１５６と銅スパッタ層１５２とからなる導体回路１５８、１５９及びバイアホール１６０を形成するとともに、下層の導体回路５８と上層の導体回路１５９との間にコンデンサー機能を有する誘電体層１６１を形成した（図８（Ｂ）参照）。
【００８５】
（１４）次に、バイアホール１６０が設けられた層間樹脂絶縁層１５０上に、厚さ７０μｍの板状に形成された後述する熱硬化性樹脂フィルムを積層する。この後、温度５０〜１５０℃まで昇温しながら圧力５ｋｇ／ｃｍ2で真空圧着ラミネートし、硬化させることによって樹脂絶縁層２５０を形成する（図８（Ｃ）参照）。真空圧着時の真空度は、１０ｍｍＨｇである。
【００８６】
（１５）次いで、例えば、ＣＯ2ガスレーザによって、パルスエネルギー２．０〜１０．０ｍＪ、パルス幅１〜１００μｓ、パルス間隔０．５ｍｓ以上、ショット数３〜５０の条件で、樹脂絶縁層２５０から導体回路１５８に至る銅めっきポスト用開口２４８を形成する（図９（Ａ）参照）。本実施例では、レーザを用いるため、種々の材質の絶縁性基板に容易に開口を穿設できる。
【００８７】
（１６）この後、銅めっきポスト用開口２４８内に残留する樹脂をデスミア処理により除去する。ここでは、デスミア処理により樹脂残さを除去したが、過マンガン酸などの酸化剤を用いて樹脂残さを除去することも可能である。
【００８８】
（１７）樹脂絶縁層２５０および銅めっきポスト用開口２４８の表面に、無電解めっきにより銅めっき膜２５２を形成する（図８（Ｂ）参照）。予め樹脂絶縁層２５０および銅めっきポスト用開口２４８の表層にパラジウム触媒（アトテック製）などを付与させて、無電解めっき液に５〜６０分間浸漬させることにより、０．１〜５μｍの範囲でめっき膜である金属層２５２を設けた。その一例として、
〔無電解めっき水溶液〕
ＮｉＳＯ4 ０．００３ ｍｏｌ／ｌ
酒石酸 ０．２００ ｍｏｌ／ｌ
硫酸銅 ０．０３０ ｍｏｌ／ｌ
ＨＣＨＯ ０．０５０ ｍｏｌ／ｌ
ＮａＯＨ ０．１００ ｍｏｌ／ｌ
α、α′−ビピルジル １００ ｍｇ／ｌ
ポリエチレングリコール（ＰＥＧ） ０．１０ ｇ／ｌ
３４℃の液温度で４０分間浸漬させた。
【００８９】
（１８）次に、この銅めっき膜２５２上に、例えばスピンコートにより市販の感光性ドライフィルムを貼り付け、フォトマスクフィルムを載置して、１００ｍＪ／ｃｍ2で露光した後、０．８％炭酸ナトリウムで現像処理し、厚さ１５μｍのめっきレジスト２５４を設ける。次に、以下の条件で電解めっきを施して、電解めっき膜２５６を形成する（図９（Ｃ）参照）。なお、電解めっき水溶液中の添加剤は、アトテックジャパン社製のカパラシドＨＬである。
【００９０】
【００９１】
（１９）めっきレジスト２５４を５％ＮａＯＨで剥離除去した後、そのめっきレジスト下の金属層２５２を硝酸および硫酸と過酸化水素の混合液を用いるエッチングにて溶解除去し、金属層２５２と電解めっき膜２５６からなる銅めっきポスト２６０を形成し、第二銅錯体と有機酸とを含有するエッチング液によって、粗化面２６０αを形成する（図１０（Ａ）参照）。ここで、形成される銅めっきポスト２６０の線熱膨張係数は３〜４０ｐｐｍ／℃が望ましい。
【００９２】
（２０）次に、ジエチレングリコールジメチルエーテル（ＤＭＤＧ）に６０重量％の濃度になるように溶解させた、クレゾールノボラック型エポキシ樹脂（日本化薬社製）のエポキシ基５０％をアクリル化した感光性付与のオリゴマー（分子量４０００）４６．６７重量部、メチルエチルケトンに溶解させた８０重量％のビスフェノールＡ型エポキシ樹脂（油化シェル社製、商品名：エピコート１００１）１５重量部、イミダゾール硬化剤（四国化成社製、商品名：２Ｅ４ＭＺ−ＣＮ）１．６重量部、感光性モノマーである多官能アクリルモノマー（共栄化学社製、商品名：Ｒ６０４）３重量部、同じく多価アクリルモノマー（共栄化学社製、商品名：ＤＰＥ６Ａ）１．５重量部、分散系消泡剤（サンノプコ社製、商品名：Ｓ−６５）０．７１重量部を容器にとり、攪拌、混合して混合組成物を調整し、この混合組成物に対して光重量開始剤としてベンゾフェノン（関東化学社製）２．０重量部、光増感剤としてのミヒラーケトン（関東化学社製）０．２重量部を加えて、粘度を２５℃で２．０Ｐａ・ｓに調整したソルダーレジスト組成物（有機樹脂絶縁材料）を得る。
なお、粘度測定は、Ｂ型粘度計（東京計器社製、ＤＶＬ−Ｂ型）で６０ｒｐｍの場合はローターNo.４、６ｒｐｍの場合はローターNo.３によった。
【００９３】
（２１）次に、樹脂絶縁層２５０上に、上記ソルダーレジスト組成物を２０μｍの厚さで塗布し、７０℃で２０分間、７０℃で３０分間の条件で乾燥処理を行った後、ソルダーレジストレジスト開口部のパターンが描画された厚さ５ｍｍのフォトマスクをソルダーレジスト層７０に密着させて１０００ｍＪ／ｃｍ2の紫外線で露光し、ＤＭＴＧ溶液で現像処理し、２００μｍの直径の開口７１を形成する（図１０（Ｂ）参照）。また、市販のソルダーレジストを用いてもよい。
【００９４】
（２２）次に、ソルダーレジスト層（有機樹脂絶縁層）７０を形成したＩＣチップ２０を、塩化ニッケル（２．３×１０-1ｍｏｌ／ｌ）、次亞リン酸ナトリウム（２．８×１０-1ｍｏｌ／ｌ）、クエン酸ナトリウム（１．６×１０-1ｍｏｌ／ｌ）を含むｐＨ＝４．５の無電解ニッケルめっき液に２０分間浸漬して、開口７１に厚さ５μｍのニッケルめっき層７２を形成する。さらに、その基板を、シアン化金カリウム（７．６×１０-3ｍｏｌ／ｌ）、塩化アンモニウム（１．９×１０-1ｍｏｌ／ｌ）、クエン酸ナトリウム（１．２×１０-1ｍｏｌ／ｌ）、次亜リン酸ナトリウム（１．７×１０-1ｍｏｌ／ｌ）を含む無電解めっき液に８０℃の条件で７．５分間浸漬して、ニッケルめっき層７２上に厚さ０．０３μｍの金めっき層７４を形成することで、銅めっきポスト２６０に半田パッド７５を形成する（図１０（Ｃ）参照）。
【００９５】
（１８）この後、ソルダーレジスト層７０の開口７１に、半田ペーストを印刷して、２００℃でリフローすることにより、半田バンプ７６を形成する。これにより、半田バンプ７６を有するチップサイズパッケージ１０を得ることができる（図１１参照）。
【００９６】
半田ペーストには、Ｓｎ／Ｐｂ、Ｓｎ／Ｓｂ、Ｓｎ／Ａｇ、Ｓｎ／Ａｇ／Ｃｕなどを用いることができる。もちろん、放射線の低α線タイプの半田ペーストを用いてもよい。
【００９７】
本実施例では、ダイシングなどによって個片に分割されたＩＣチップ２０（図３（Ｂ）参照）を出発材料とした。ここで、個片に分割されていないＩＣチップ２０（図３（Ａ）参照）を出発材料とし、チップサイズパッケージ形成後、このチップサイズパッケージをダイシングなどによって個片に分割してもよい。
【００９８】
上述した実施例では、樹脂絶縁層２５０に硬化性樹脂フィルムを用いた。この絶縁性基板及び硬化性樹脂フィルムには、難溶性樹脂（例えば、無機フィラー）、可溶性粒子（例えば、エラストマー）、硬化剤、その他の成分が含有されている。それぞれについて以下に説明する。
【００９９】
本発明の製造方法において使用する樹脂は、酸または酸化剤に可溶性の粒子（以下、可溶性粒子という）が酸または酸化剤に難溶性の樹脂（以下、難溶性樹脂という）中に分散したものである。
なお、本発明で使用する「難溶性」「可溶性」という語は、同一の酸または酸化剤からなる溶液に同一時間浸漬した場合に、相対的に溶解速度の早いものを便宜上「可溶性」と呼び、相対的に溶解速度の遅いものを便宜上「難溶性」と呼ぶ。
【０１００】
上記可溶性粒子としては、例えば、酸または酸化剤に可溶性の樹脂粒子（以下、可溶性樹脂粒子）、酸または酸化剤に可溶性の無機粒子（以下、可溶性無機粒子）、酸または酸化剤に可溶性の金属粒子（以下、可溶性金属粒子）等が挙げられる。これらの可溶性粒子は、単独で用いても良いし、２種以上併用してもよい。
ここで、無機フィラーを配合することで、樹脂絶縁層の線膨張係数を小さくすることができる。
【０１０１】
上記可溶性粒子の形状は特に限定されず、球状、破砕状等が挙げられる。また、上記可溶性粒子の形状は、一様な形状であることが望ましい。均一な粗さの凹凸を有する粗化面を形成することができるからである。
【０１０２】
上記可溶性粒子の平均粒径としては、０．１〜１０μｍが望ましい。この粒径の範囲であれば、２種類以上の異なる粒径のものを含有してもよい。すなわち、平均粒径が０．１〜０．５μｍの可溶性粒子と平均粒径が１〜３μｍの可溶性粒子とを含有する等である。これにより、より複雑な粗化面を形成することができ、導体回路との密着性にも優れる。なお、本発明において、可溶性粒子の粒径とは、可溶性粒子の一番長い部分の長さである。
【０１０３】
上記可溶性樹脂粒子としては、熱硬化性樹脂、熱可塑性樹脂等からなるものが挙げられ、酸あるいは酸化剤からなる溶液に浸漬した場合に、上記難溶性樹脂よりも溶解速度が速いものであれば特に限定されない。
上記可溶性樹脂粒子の具体例としては、例えば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリフェニレン樹脂、ポリオレフィン樹脂、フッ素樹脂等からなるものが挙げられ、これらの樹脂の一種からなるものであってもよいし、２種以上の樹脂の混合物からなるものであってもよい。
【０１０４】
また、上記可溶性樹脂粒子としては、ゴムからなる樹脂粒子を用いることもできる。上記ゴムとしては、例えば、ポリブタジエンゴム、エポキシ変性、ウレタン変性、（メタ）アクリロニトリル変性等の各種変性ポリブタジエンゴム、カルボキシル基を含有した（メタ）アクリロニトリル・ブタジエンゴム等が挙げられる。これらのゴムを使用することにより、可溶性樹脂粒子が酸あるいは酸化剤に溶解しやすくなる。つまり、酸を用いて可溶性樹脂粒子を溶解する際には、強酸以外の酸でも溶解することができ、酸化剤を用いて可溶性樹脂粒子を溶解する際には、比較的酸化力の弱い過マンガン酸塩でも溶解することができる。また、クロム酸を用いた場合でも、低濃度で溶解することができる。そのため、酸や酸化剤が樹脂表面に残留することがなく、後述するように、粗化面形成後、塩化パラジウム等の触媒を付与する際に、触媒が付与されなたかったり、触媒が酸化されたりすることがない。さらに、ゴム等のエラストマーを配合することで、樹脂絶縁層が応力を吸収することができる。
【０１０５】
上記可溶性無機粒子としては、例えば、アルミニウム化合物、カルシウム化合物、カリウム化合物、マグネシウム化合物およびケイ素化合物からなる群より選択される少なくとも一種からなる粒子等が挙げられる。
【０１０６】
上記アルミニウム化合物としては、例えば、アルミナ、水酸化アルミニウム等が挙げられ、上記カルシウム化合物としては、例えば、炭酸カルシウム、水酸化カルシウム等が挙げられ、上記カリウム化合物としては、炭酸カリウム等が挙げられ、上記マグネシウム化合物としては、マグネシア、ドロマイト、塩基性炭酸マグネシウム等が挙げられ、上記ケイ素化合物としては、シリカ、ゼオライト等が挙げられる。これらは単独で用いても良いし、２種以上併用してもよい。
【０１０７】
上記可溶性金属粒子としては、例えば、銅、ニッケル、鉄、亜鉛、鉛、金、銀、アルミニウム、マグネシウム、カルシウムおよびケイ素からなる群より選択される少なくとも一種からなる粒子等が挙げられる。また、これらの可溶性金属粒子は、絶縁性を確保するために、表層が樹脂等により被覆されていてもよい。
【０１０８】
上記可溶性粒子を、２種以上混合して用いる場合、混合する２種の可溶性粒子の組み合わせとしては、樹脂粒子と無機粒子との組み合わせが望ましい。両者とも導電性が低くいため樹脂フィルムの絶縁性を確保することができるとともに、難溶性樹脂との間で熱膨張の調整が図りやすく、樹脂フィルムからなる樹脂絶縁層にクラックが発生せず、樹脂絶縁層と導体回路との間で剥離が発生しないからである。
【０１０９】
上記難溶性樹脂としては、樹脂絶縁層に酸または酸化剤を用いて粗化面を形成する際に、粗化面の形状を保持できるものであれば特に限定されず、例えば、熱硬化性樹脂、熱可塑性樹脂、これらの複合体等が挙げられる。また、これらの樹脂に感光性を付与した感光性樹脂であってもよい。感光性樹脂を用いることにより、樹脂絶縁層に露光、現像処理を用いてバイアホール用開口を形成することできる。
これらのなかでは、熱硬化性樹脂を含有しているものが望ましい。それにより、めっき液あるいは種々の加熱処理によっても粗化面の形状を保持することができるからである。
【０１１０】
上記難溶性樹脂の具体例としては、例えば、エポキシ樹脂、フェノール樹脂、フェノキシ樹脂、ポリイミド樹脂、ポリフェニレン樹脂、ポリオレフィン樹脂、ポリエーテルスルホン、フッ素樹脂等が挙げられる。これらの樹脂は単独で用いてもよいし、２種以上を併用してもよい。
さらには、１分子中に、２個以上のエポキシ基を有するエポキシ樹脂がより望ましい。前述の粗化面を形成することができるばかりでなく、耐熱性等にも優れてるため、ヒートサイクル条件下においても、金属層に応力の集中が発生せず、金属層の剥離などが起きにくいからである。
【０１１１】
上記エポキシ樹脂としては、例えば、クレゾールノボラック型エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、アルキルフェノールノボラック型エポキシ樹脂、ビフェノールＦ型エポキシ樹脂、ナフタレン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、フェノール類とフェノール性水酸基を有する芳香族アルデヒドとの縮合物のエポキシ化物、トリグリシジルイソシアヌレート、脂環式エポキシ樹脂等が挙げられる。これらは、単独で用いてもよく、２種以上を併用してもよい。それにより、耐熱性等に優れるものとなる。
【０１１２】
本発明で用いる樹脂フィルムにおいて、上記可溶性粒子は、上記難溶性樹脂中にほぼ均一に分散されていることが望ましい。均一な粗さの凹凸を有する粗化面を形成することができ、樹脂フィルムにバイアホールやスルーホールを形成しても、その上に形成する導体回路の金属層の密着性を確保することができるからである。また、粗化面を形成する表層部だけに可溶性粒子を含有する樹脂フィルムを用いてもよい。それによって、樹脂フィルムの表層部以外は酸または酸化剤にさらされることがないため、樹脂絶縁層を介した導体回路間の絶縁性が確実に保たれる。
【０１１３】
上記樹脂フィルムにおいて、難溶性樹脂中に分散している可溶性粒子の配合量は、樹脂フィルムに対して、３〜４０重量％が望ましい。可溶性粒子の配合量が３重量％未満では、所望の凹凸を有する粗化面を形成することができない場合があり、４０重量％を超えると、酸または酸化剤を用いて可溶性粒子を溶解した際に、樹脂フィルムの深部まで溶解してしまい、樹脂フィルムからなる樹脂絶縁層を介した導体回路間の絶縁性を維持できず、短絡の原因となる場合がある。
【０１１４】
上記樹脂フィルムは、上記可溶性粒子、上記難溶性樹脂以外に、硬化剤、その他の成分等を含有していることが望ましい。
上記硬化剤としては、例えば、イミダゾール系硬化剤、アミン系硬化剤、グアニジン系硬化剤、これらの硬化剤のエポキシアダクトやこれらの硬化剤をマイクロカプセル化したもの、トリフェニルホスフィン、テトラフェニルホスフォニウム・テトラフェニルボレート等の有機ホスフィン系化合物等が挙げられる。
【０１１５】
上記硬化剤の含有量は、樹脂フィルムに対して０．０５〜１０重量％であることが望ましい。０．０５重量％未満では、樹脂フィルムの硬化が不十分であるため、酸や酸化剤が樹脂フィルムに侵入する度合いが大きくなり、樹脂フィルムの絶縁性が損なわれることがある。一方、１０重量％を超えると、過剰な硬化剤成分が樹脂の組成を変性させることがあり、信頼性の低下を招いたりしてしまうことがある。
【０１１６】
上記その他の成分としては、例えば、粗化面の形成に影響しない無機化合物あるいは樹脂等のフィラーが挙げられる。上記無機化合物としては、例えば、シリカ、アルミナ、ドロマイト等が挙げられ、上記樹脂としては、例えば、ポリイミド樹脂、ポリアクリル樹脂、ポリアミドイミド樹脂、ポリフェニレン樹脂、メラニン樹脂、オレフィン系樹脂等が挙げられる。これらのフィラーを含有させることによって、熱膨脹係数の整合や耐熱性、耐薬品性の向上などを図りチップサイズパッケージの性能を向上させることができる。
【０１１７】
また、上記樹脂フィルムは、溶剤を含有していてもよい。上記溶剤としては、例えば、アセトン、メチルエチルケトン、シクロヘキサノン等のケトン類、酢酸エチル、酢酸ブチル、セロソルブアセテートやトルエン、キシレン等の芳香族炭化水素等が挙げられる。これらは単独で用いてもよいし、２種類以上併用してもよい。ただし、これらの樹脂絶縁層は、３５０℃以上の温度を加えると溶解、炭化をしてしまう。
【０１１８】
[第２実施例]
図１６に第２実施例に係るチップサイズパッケージ１０の構成を示す。この第２実施例では、層間樹脂絶縁層５０の上層の層間樹脂絶縁層が、層間樹脂絶縁層１５０Ａ、層間樹脂絶縁層１５０Ｂの２層構造になっており、下層側の層間樹脂絶縁層１５０Ａに、誘電体層１６１が設けられている。即ち、層間樹脂絶縁層１５０の上層の導体回路１５８、１５８ｃと、下層の導体回路５８との間に、中間導体層１５９を設け、下層の導体回路５８と中間導体層１５９との間に誘電体層１６１が形成されている。ここでは、下層の導体回路５８と中間導体層１５９との間に誘電体層１６１を形成したが、上層の導体回路１５８と中間導体層１５９との間に誘電体層を設けることも可能である。
【０１１９】
第２実施例のチップサイズパッケージ１０では、下層の導体回路５８と中間導体層１５９との間に誘電体層１６１が設けられ、導体回路５８，中間導体層１５９が対向電極として機能することでコンデンサが構成されている。チップサイズパッケージ１０に、コンデンサを内蔵させることで、高周波領域における電源動作の安定を得ることができる。また、内蔵させることで、コンデンサをＩＣチップ２０に近い位置に配置でき、ＩＣチップの動作を安定させることができる。
【０１２０】
この第２実施例のチップサイズパッケージ１０は、誘電体層１６１の厚みを薄くできるため、第１実施例の構成と比較してコンデンサの容量を大きくできる利点がある。
【０１２１】
引き続き、第２実施例に係るチップサイズパッケージ１０の製造方法について、図１３〜図１５を参照して説明する。
ここで、第２実施例のチップサイズパッケージ１０の製造方法は、図１（Ａ）〜図６（Ｃ）までは、上述した第１実施例と同様で同様であるため説明を省略する。
【０１２２】
（９）図６（Ｃ）に示すように層間樹脂絶縁層５０及び導体回路５８、バイアホール１６０を形成した後、層間樹脂絶縁層５０の上層に、層間樹脂絶縁層１５０Ａを形成し、誘電体層形成用の開口１４８ａをレーザで穿設し、層間樹脂絶縁層１５０Ａの表面を粗化する（図１３（Ａ））。
【０１２３】
（１０）ついで、誘電体層形成用の開口１４８ａ内に、BaTiO3とエポキシ樹脂からなる誘電性ペーストを、印刷の方法で充填して、誘電体層１６１を形成する（図１３（Ｂ））。
【０１２４】
（１１）ついで、銅をターゲットにしたスパッタリングを、気圧０．６Ｐａ、温度８０℃、電力２００ Ｗ、時間５分間の条件で行って、誘電体層１６１の表面と、ポリオレフィン系樹脂からなる層間樹脂絶縁層１５０の表面と、バイアホール形成用開口１４８ｂの内壁面に銅スパッタ層１５２ａを形成する（図１３（Ｃ））。
【０１２５】
（１２）前記（１１）で形成した銅スパッタ層１５２ａ上に、感光性ドライフィルムを張りつけ、フォトマスクフィルムを載置して、１００mJ ／cm2 で露光、０．８ ％炭酸ナトリウムで現像処理し、厚さ１５μｍのめっきレジスト１５４ａを設けた。さらに、銅スパッタ層１５２ａをめっきリードとして電解めっきを施して、厚さ１５μｍの電解めっき膜１５６ａを形成した（図１３（Ｄ） 参照）。
【０１２６】
（１３） そしてさらに、めっきレジスト１５４ａを５％KOH で剥離除去した後、そのめっきレジスト１５４ａ下の銅スパッタ層１５２ａをエッチングにて溶解除去し、電解めっき膜１５６ａと銅スパッタ層１５２ａとからなる中間導体層１５９を形成するとともに、下層の導体回路５８と中間導体層１５９との間にコンデンサー機能を有する誘電体層１６１を形成した（図１４（Ａ）参照）。
【０１２７】
（１４）層間樹脂絶縁層１５０Ａの上層に、層間樹脂絶縁層１５０Ｂを形成した（図１４（Ｂ）参照）。
【０１２８】
（１５）レーザで層間樹脂絶縁層１５０Ｂに中間導体層１５９へ至る開口１４８ｃと、層間樹脂絶縁層１５０Ｂ、１５０Ａに導体回路５８へ至る開口１４８ｂとを穿設し、層間樹脂絶縁層１５０Ｂの表面を粗化する（図１４（Ｃ）参照）。
【０１２９】
（１６）ついで、銅をターゲットにしたスパッタリングを行って、層間樹脂絶縁層１５０Ｂの表面と、開口１４８ｂ、１４８ｃの内壁面に銅スパッタ層１５２ｂを形成する（図１５（Ａ））。
【０１３０】
（１７）前記（１６）で形成した銅スパッタ層１５２ｂ上に、厚さ１５μｍのめっきレジスト１５４ｂを設けた。さらに、電解めっきを施して、厚さ１５μｍの電解めっき膜１５６ｂを形成した（図１５（Ｂ） 参照）。
【０１３１】
（１３） そしてさらに、めっきレジスト１５４ｂを５％KOH で剥離除去した後、そのめっきレジスト１５４ｂ下の銅スパッタ層１５２ｂをエッチングにて溶解除去し、電解めっき膜１５６ａと銅スパッタ層１５２ａとからなり、導体回路５８へ至るバイアホール１６０Ｂと中間導体層１５９へ至るバイアホール１６０Ｃとを形成する（図１５（Ｃ）参照）。以降の工程は、図８（Ｃ）〜図１０（Ｃ）を参照して上述した第１実施例と同様であるため説明を省略する。
【０１３２】
[第３実施例]
図１９に第３実施例に係るチップサイズパッケージ１０の構成を示す。第１実施例、第２実施例では、層間樹脂絶縁層に誘電体層１６１が設けられたが、第３実施例では、最外層の絶縁層２５０に誘電体層１６１が設けられている。即ち、絶縁層２５０の上面に導体回路１５９を設け、下層の導体回路５８との間に誘電体層１６１が形成されている。
【０１３３】
第３実施例のチップサイズパッケージ１０では、下層の導体回路５８と導体体層１５９との間に誘電体層１６１が設けられ、導体回路５８，導体回路１５９が対向電極として機能することでコンデンサが構成されている。チップサイズパッケージ１０に、コンデンサを内蔵させることで、高周波領域における電源動作の安定を得ることができる。また、内蔵させることで、コンデンサをＩＣチップ２０に近い位置に配置でき、ＩＣチップの動作を安定させることができる。
【０１３４】
引き続き、第３実施例に係るチップサイズパッケージ１０の製造方法について、図１７、図１８を参照して説明する。
ここで、第３実施例のチップサイズパッケージ１０の製造方法は、図１（Ａ）〜図８（Ｂ）までは、上述した第１実施例と同様で同様であるため説明を省略する。
【０１３５】
（１４）導体回路５８及びバイアホール６０が設けられた層間樹脂絶縁層５０上に、厚さ７０μｍの板状に形成された前述した熱硬化性樹脂フィルムを積層する。この後、温度５０〜１５０℃まで昇温しながら圧力５ｋｇ／ｃｍ2で真空圧着ラミネートし、硬化させることによって樹脂絶縁層２５０を形成する（図１７（Ａ）参照）。
【０１３６】
（１５）次いで、ＣＯ2ガスレーザによって、樹脂絶縁層２５０から導体回路１５８に至る誘電体層形成用開口２４８ａ及び銅めっきポスト用開口２４８ｂを形成する（図１７（Ｂ）参照）。
【０１３７】
（１６）ついで、誘電体層形成用の開口２４８ａ内に、BaTiO3とエポキシ樹脂からなる誘電性ペーストを、印刷の方法で充填して、誘電体層１６１を形成する（図１７（Ｃ））。
【０１３８】
（１７）銅をターゲットにしたスパッタリングを行って、誘電体層１６１の表面と絶縁層２５０の表面と、バイアホール形成用開口２４８ｂの内壁面に銅スパッタ層２５２を形成する（図１８（Ａ））。
【０１３９】
（１８）前記（１７）で形成した銅スパッタ層２５２上にめっきレジスト２５４を設けた。さらに、電解めっきを施して、電解めっき膜２５６を形成した（図１８（Ｂ） 参照）。
【０１４０】
（１９） そしてさらに、めっきレジスト２５４を５％KOH で剥離除去した後、そのめっきレジスト２５４下の銅スパッタ層２５２をエッチングにて溶解除去し、電解めっき膜２５６と銅スパッタ層２５２とからなる銅めっきポスト２６０、導体回路１５９を形成するとともに、下層の導体回路５８と導体回路１５９との間にコンデンサー機能を有する誘電体層１６１を形成した（図１８（Ｃ）参照）。以降の工程は、図１０（Ｂ）及び図１０（Ｃ）を参照して上述した第１実施例と同様であるため説明を省略する。
【０１４１】
[第４実施例]
図２２に第４実施例に係るチップサイズパッケージ１０の構成を示す。第１実施例、第２実施例、第３実施例では、層間樹脂絶縁層に誘電体層１６１が設けられたが、第４実施例では、層間樹脂絶縁層１５０にチップコンデンサＣが収容されている。
【０１４２】
第４実施例のチップサイズパッケージ１０では、チップコンデンサＣを内蔵させることで、高周波領域における電源動作の安定を得ることができる。また、内蔵させることで、コンデンサをＩＣチップ２０に近い位置にチップコンデンサＣを配置でき、ＩＣチップの動作を安定させることができる。また、チップコンデンサを用いるため、コンデンサの容量を大きくできる。
【０１４３】
引き続き、第４実施例に係るチップサイズパッケージ１０の製造方法について、図２０、図２１を参照して説明する。
ここで、第４実施例のチップサイズパッケージ１０の製造方法は、図１（Ａ）〜図６（Ｃ）までは、上述した第１実施例と同様で同様であるため説明を省略する。
【０１４４】
（８）層間樹脂絶縁層５０の上に、チップコンデンサＣを収容する位置に通孔１５０ａを設けた樹脂フィルムを載置し、硬化させることで層間樹脂絶縁層１５０を形成する（図２０（Ａ））。ここでは、半硬化の樹脂フィルムを用い、下層の樹脂絶縁層を覆った後、当該樹脂フィルムを硬化させることが望ましい。樹脂を塗布してから開口を設けるのと比較して、製造し易いからである。
【０１４５】
（９）通孔１５０ａ内の導体回路５８上に半田等からなる導電性ペースト１５７を印刷により配設する（図２０（Ｂ））。該導電性ペーストを介して導体回路５８とチップコンデンサの端子とを確実に接続させることができる。
【０１４６】
（１０）通孔１５０ａ内にチップコンデンサＣを収容する（図２０（Ｃ）、図２１（Ａ））。
【０１４７】
（１１）炭酸ガスレーザを、層間樹脂絶縁層１５０表面側から照射して、導体回路５８に達する直径８０μｍ、深さ５０μｍのバイアホール形成用開口１４８を設けた（図２０（Ｂ） 参照）。さらに、ＣＦ4 および酸素混合気体のプラズマ処理により、デスミアおよびポリオレフィン系樹脂絶縁層表面の改質を行い粗化層を形成した。
【０１４８】
（１２）ついで、銅スパッタ層及び銅電解めっき層からなる導体回路１５９、１５８及びバイアホール１６０を形成する。以降の工程は、図８（Ｃ）〜図１０（Ｃ）を参照して上述した第１実施例と同様であるため、説明を省略する。
【０１４９】
[第５実施例]
図２５に第５実施例に係るチップサイズパッケージ１０の構成を示す。第４実施例では、層間樹脂絶縁層１５１にチップコンデンサＣ誘電体層１６１が設けられたが、第５実施例では、絶縁層２５０にチップコンデンサＣが収容されている。
【０１５０】
第５実施例のチップサイズパッケージ１０では、チップコンデンサＣを内蔵させることで、高周波領域における電源動作の安定を得ることができる。また、内蔵させることで、コンデンサをＩＣチップ２０に近い位置にチップコンデンサＣを配置でき、ＩＣチップの動作を安定させることができる。また、チップコンデンサを用いるため、コンデンサの容量を大きくできる。
【０１５１】
引き続き、第５実施例に係るチップサイズパッケージ１０の製造方法について、図２３、図２４を参照して説明する。
ここで、第５実施例のチップサイズパッケージ１０の製造方法は、図１（Ａ）〜図８（Ｂ）までは、上述した第１実施例と同様で同様であるため説明を省略する。
【０１５２】
（１４）層間樹脂絶縁層１５０の上に、チップコンデンサＣを収容する位置に通孔２５０ａを設けた樹脂フィルムを載置し、硬化させることで絶縁層２５０Ａを形成する（図２３（Ａ））。
【０１５３】
（１５）通孔２５０ａ内の導体回路５８上に半田等からなる導電性ペースト１５７を印刷により配設する（図２３（Ｂ））。
【０１５４】
（１６）通孔２５０ａ内にチップコンデンサＣを収容する（図２３（Ｃ））。
【０１５５】
（１７）絶縁層２５０Ａの上に、樹脂フィルムを載置し、硬化させることで絶縁層２５０Ｂを形成する（図２４（Ａ））。
【０１５６】
（１８）炭酸ガスレーザを、絶縁層２５０Ｂ表面側から照射して、チップコンデンサＣに達する開口２４８ａと、導体回路５８に達する開口２４８ｂを設けた（図２４（Ｂ） 参照）。
【０１５７】
（１２）ついで、銅スパッタ層及び銅電解めっき層からなるバイアホール２６０Ａ及び銅めっきポスト２６０Ｂを形成する。以降の工程は、図１０（Ｂ）、図１０（Ｃ）を参照して上述した第１実施例と同様であるため、説明を省略する。
【図面の簡単な説明】
【図１】（Ａ）、（Ｂ）、（Ｃ）は、本発明の第１実施例に係る半導体素子の製造工程図である。
【図２】（Ａ）、（Ｂ）、（Ｃ）は、本発明の第１実施例に係る半導体素子の製造工程図である。
【図３】（Ａ）、（Ｂ）は、本発明の第１実施例に係る半導体素子の製造工程図である。
【図４】（Ａ）は、本発明の第１実施例に係るシリコンウエハー２０Ａの平面図であり、（Ｂ）は、個片化された半導体素子の平面図である。
【図５】（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）は、本発明の第１実施例に係るチップサイズパッケージの製造工程図である。
【図６】（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）は、第１実施例に係るチップサイズパッケージの製造工程図である。
【図７】（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）は、第１実施例に係るチップサイズパッケージの製造工程図である。
【図８】（Ａ）、（Ｂ）、（Ｃ）は、第１実施例に係るチップサイズパッケージの製造工程図である。
【図９】（Ａ）、（Ｂ）、（Ｃ）は、第１実施例に係るチップサイズパッケージの製造工程図である。
【図１０】（Ａ）、（Ｂ）、（Ｃ）は、第１実施例に係るチップサイズパッケージの製造工程図である。
【図１１】第１実施例に係るチップサイズパッケージの断面図である。
【図１２】第１実施例に係るチップサイズパッケージの断面図である。
【図１３】（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）は、第２実施例に係るチップサイズパッケージの製造工程図である。
【図１４】（Ａ）、（Ｂ）、（Ｃ）は、第２実施例に係るチップサイズパッケージの製造工程図である。
【図１５】（Ａ）、（Ｂ）、（Ｃ）は、第２実施例に係るチップサイズパッケージの製造工程図である。
【図１６】第２実施例に係るチップサイズパッケージの断面図である。
【図１７】（Ａ）、（Ｂ）、（Ｃ）は、第３実施例に係るチップサイズパッケージの製造工程図である。
【図１８】（Ａ）、（Ｂ）、（Ｃ）は、第３実施例に係るチップサイズパッケージの製造工程図である。
【図１９】第３実施例に係るチップサイズパッケージの断面図である。
【図２０】（Ａ）、（Ｂ）、（Ｃ）は、第４実施例に係るチップサイズパッケージの製造工程図である。
【図２１】（Ａ）、（Ｂ）、（Ｃ）は、第４実施例に係るチップサイズパッケージの製造工程図である。
【図２２】第４実施例に係るチップサイズパッケージの断面図である。
【図２３】（Ａ）、（Ｂ）、（Ｃ）は、第５実施例に係るチップサイズパッケージの製造工程図である。
【図２４】（Ａ）、（Ｂ）、（Ｃ）は、第５実施例に係るチップサイズパッケージの製造工程図である。
【図２５】第５実施例に係るチップサイズパッケージの断面図である。
【符号の説明】
２０ ＩＣチップ（半導体素子）
２０Ａ ウエハ
２２ ダイパッド
２４ 保護膜
３３ 薄膜層
３６ 薄膜層
３７ 厚付け層
３８ トランジション層
５０、１５０ 層間樹脂絶縁層
５８、１５８、１５９ 導体回路
１６９ 中間導体層
６０、１６０ バイアホール
１６１ 誘電体層
７０ ソルダーレジスト層
７６ 半田バンプ
２５０ 樹脂絶縁層
２６０ 銅めっきポスト
【発明の属する技術分野】
本発明は、半導体チップに関するものである。
【０００２】
【従来の技術】
半導体チップの技術分野においては、更なる高密度化を図るために、小型化チップの開発が進められている。そのような技術の一つに、チップサイズパッケージ（ＣＳＰ）がある。このＣＳＰは、従来、ＩＣチップをパッケージ基板に搭載してプリント配線板に接続していたのに対して、ＩＣチップ上に樹脂絶縁層と導体回路とを設け、直接ＩＣチップをプリント配線板に接続し得るようにするものである。即ち、該ＣＳＰでは、半導体チップに樹脂絶縁層と導体回路とを積層し、半導体チップのダイパッドと、樹脂絶縁層上の導体回路とを樹脂絶縁層に配設したバイアホールで接続し、導体回路の上面に配置された半田ボールを介して、半導体チップとプリント基板とを接続する構造が採用されている。
【０００３】
【発明が解決しようとする課題】
本発明者は、係るチップサイズパッケージにおいて、高周波性能を高めるためコンデンサを実装するとの着想を持った。しかしながら、チップサイズパッケージで、プリント基板への接続面側には、プリント配線板との密着性を高めるためチップコンデンサを表面実装できず、一方、接続面の反対側にはＩＣチップがあり、シリコンからなるＩＣチップ表面にチップコンデンサを表面実装できない。このため、既存のパッケージ基板のようにチップコンデンサを表面に実装することによって高周波性能を高めることができないとの問題がある。
【０００４】
本発明は、上記した事情に鑑みてなされたものであり、その目的は、コンデンサ機能を有する半導体チップを提供することにある。
【０００５】
【課題を解決するための手段、および発明の作用・効果】
請求項１では、半導体素子上にパッド（２２）を有する半導体チップ（１０）であって、
前記パッド（２２）上に形成され、薄膜層（３３）及び厚付け層（３７）を有するトランジション層（３８）と、
前記トランジション層（３８）上に位置し、下層層間絶縁層（５０）の中に形成される下層フィルドビア（６０）、該下層フィルドビアに接続し、その上面と同一平面に形成される下部電極としての下層導体回路（５８）と、
前記下層導体回路（５８）の上に位置し、上層層間絶縁層（１５０）の中に形成される誘電導体層（１６１）、該誘電導体層上に形成され、前記上層層間絶縁層（１５０）及び誘電導体層（１６１）を覆う上部電極としての上層導体回路（１５９）を有するコンデンサと、
前記上層導体回路（１５９）の上に位置し、板状に形成された熱硬化性樹脂フィルムを積層後、真空圧着ラミネートして、硬化させた樹脂絶縁層（２５０）の中に形成される金属層（２５２）と電解銅めっき（２５６）の銅めっきポスト（２６０）と、
前記銅めっきポスト（２６０）の上に設けられ外部基板（３００）に接続する半田バンプ（７６）と、
をそなえることを技術的特徴とする。
このような構成によれば、導体回路間に誘電体層を配置して成るコンデンサ機能を内蔵させることで、高周波領域における電源動作が安定な半導体チップを得ることができる。
【０００７】
上記半導体チップにおいて、誘電体層は、BaTiO3を代表とするペロブスカイト化合物からなる高誘電性材料またはそれとエポキシ、ポリフェニレンエーテル（PPE ）、ポリイミド等の有機材料との混合体から形成されることが望ましい。その理由は、安定した誘電率を得ることができるからである。このような混合体としては、BaTiO3とエポキシ樹脂、BaTiO3とポリイミド樹脂、BaTiO3とポリフェニレンエーテル樹脂との組み合わせから選ばれるいずれかが好ましい。また、誘電体層の表面積および厚みは、それぞれ１９６２．５μｍ2 以上および０．０５〜５０μｍであることが望ましい。その理由は、大きな容量を得るためであり、厚みに下限を設けたのは、層間での絶縁破壊を防止するためである。
【００１０】
また、本発明の半導体チップの製造方法で誘電体層は、スパッタ法、蒸着法、ＣＶＤ法、印刷法、フィルムラミネート法、ロールコータを用いた方法、スピンコータを用いた方法、またはカーテンコータを用いた方法のいずれかの方法で形成されることが望ましい。コストの観点からロールコータを用いた方法が最も好ましい。
【００１４】
また、前記開口内にチップコンデンサを収容する工程において、導体回路とチップコンデンサとの間に導電体を介在させることが望ましい。該導電体を介して導体回路とチップコンデンサとを確実に接続させることができるからである。
【００１５】
本発明では、好適には半導体チップのダイパッド上にトランジション層が設けられる。トランジション層は、半導体素子であるＩＣチップと導体層と直接接続を取るために設けられた中間の仲介層を意味する。特徴としては、２層以上の金属層で形成され、半導体素子であるＩＣチップのダイパッドよりも大きくさせることにある。それによって、電気的接続や位置合わせ性を向上させるものである。また、トランジション層上には、直接、導体層である金属を形成することを可能にする。
【００１６】
ＩＣチップのダイパッドにトランジション層を設ける理由は次の通りである。ＩＣチップのダイパッドは、２０〜６０μｍ程度の径で作られており、バイアホールはそれより大きいので位置ずれの際に未接続が発生しやすい。このため、ＩＣチップのダイパッド上に２０μｍよりも大きな径のトランジション層を介在させることで、バイアホールを確実に接続させることができる。望ましいのは、トランジション層は、バイアホール径と同等以上のものがよい。
【００１７】
半導体装置としてのパッケージ基板としての機能させるために外部基板であるマザーボードやドーターボードとの接続のため、ＢＧＡ、半田バンプやＰＧＡ（導電性接続ピン）を配設させてもよい。また、この構成は、従来の実装方法で接続した場合よりも配線長を短くできて、ループインダクタンスも低減できる。
【００１８】
ＩＣチップを内蔵させたコア基板の全面に蒸着、スパッタリング、無電解めっきなどを行い、全面に導電性の金属膜（第１薄膜層）を形成させる。その金属としては、スズ、クロム、チタン、ニッケル、亜鉛、コバルト、金、銅などがよい。厚みとしては、０．００１〜２．０μｍの間で形成させるのがよい。０．００１μｍ未満では、全面に均一に積層できない。２．０μｍを越えるものを形成させることは困難であり、効果が高まるのもでもなかった。クロムの場合には０．１μｍの厚みが望ましい。
【００１９】
第１薄膜層により、ダイパッドの被覆を行い、トランジション層とＩＣチップにダイパッドとの界面の密着性を高めることができる。また、これら金属でダイパッドを被覆することで、界面への湿分の侵入を防ぎ、ダイパッドの溶解、腐食を防止し、信頼性を高めることができる。また、この第１薄膜層によって、リードのない実装方法によりＩＣチップとの接続を取ることができる。ここで、銅、クロム、ニッケル、チタンを用いることが、金属との密着性やよく、また、界面への湿分の侵入を防ぐために望ましい。また、ダイパッドが銅から成る場合は、第１薄膜層には銅が最適である。
【００２０】
第１薄膜層上に、第２薄膜層を設けることもできる。その金属としてはニッケル、銅、金、銀などがある。特に、ダイパッドが銅からなる場合は、第１薄膜層上に、スパッタ、蒸着、又は、無電解めっきにより第２薄膜層を形成させる。電気特性、経済性、また、ダイパッドが銅からなり、後程で形成される厚付け層は主に銅であることから、第２薄膜層には銅を用いるとよい。
【００２１】
ここで第２薄膜層を設ける理由は、第１薄膜層では、後述する厚付け層を形成するための電解めっき用のリードを取ることができ難いためである。第２薄膜層３６は、厚付けのリードとして用いられる。その厚みは０．０１〜５．０μｍの範囲で行うのがよい。０．０１μｍ未満では、リードとしての役割を果たし得ず、５．０μｍを越えると、エッチングの際、下層の第１薄膜層がより多く削れて隙間ができてしまい、湿分が侵入し易くなり、信頼性が低下するからである。電気特性、経済性、また、後程で形成される厚付け層は主に銅であることから、銅を用いるとよい。特に、ダイパッドが銅からなる場合は、銅が最適である。
【００２２】
第２薄膜層上に、無電解あるいは電解めっきにより厚付けさせる。形成される金属の種類としてはニッケル、銅、金、銀、亜鉛、鉄などがある。電気特性、経済性、トランジション層としての強度や構造上の耐性、また、後程で形成されるビルドアップである導体層は主に銅であることから、銅を用い電解めっきで形成するのが望ましい。その厚みは１〜２０μｍの範囲で行うのがよい。１μｍより薄いと、上層のバイアホールとの接続信頼性が低下し、２０μｍよりも厚くなると、エッチングの際にアンダーカットが起こってしまい、形成されるトランジション層とバイアホールと界面に隙間が発生するからである。また、場合によっては、第１薄膜層上に直接厚付けめっきしても、さらに、多層に積層してもよい。
【００２３】
その後、エッチングレジストを形成して、露光、現像してトランジション層以外の部分の金属を露出させてエッチングを行い、ＩＣチップのダイパッド上にトランジション層を形成させる。
【００２４】
また、上記トランジション層の製造方法以外にも、ＩＣチップ及びコア基板の上に形成した金属膜上にドライフィルムレジストを形成してトランジション層に該当する部分を除去させて、電解めっきによって厚付けした後、レジストを剥離してエッチング液によって、同様にＩＣチップのダイパッド上にトランジション層を形成させることもできる。
【００２５】
樹脂絶縁層は、無機フィラーを含有することで線熱膨張係数を下げることが、熱収縮によるクラック発生の防止のため望ましい。上記無機フィラーとしては、特に限定されるものではないが、例えば、アルミニウム化合物、カルシウム化合物、カリウム化合物、マグネシウム化合物、ケイ素化合物等が挙げられる。これらの化合物は、単独で用いてもよく、２種以上を併用してもよい。
【００２６】
上記アルミニウム化合物としては、例えば、アルミナ、水酸化アルミニウム等が挙げられ、上記カルシウム化合物としては、例えば、炭酸カルシウム、水酸化カルシウム等が挙げられる。
【００２７】
上記カリウム化合物としては、例えば、炭酸カリウム等が挙げられ、上記マグネシウム化合物としては、例えば、マグネシア、ドロマイト、塩基性炭酸マグネシウム等が挙げられ、上記ケイ素化合物としては、例えば、シリカ、ゼオライト等が挙げられる。
【００２８】
上記無機フィラーの形状としては、特に限定されるものではないが、例えば、球状、楕円球状、多面体状等が挙げられる。このなかでは、先端が尖っているとクラックが発生しやすいことから、球状、楕円球状等が望ましい。
【００２９】
上記無機フィラーの大きさは、最も長い部分の長さ（または直径）が０．１〜５．０μｍの範囲のものが望ましい。０．１μｍ未満では、樹脂絶縁層が熱膨張した際に発生する内部応力を緩和するのが難しく、熱膨張率が調整できず、５．０μｍを超えると、樹脂絶縁層自体が硬く脆くなり、また、光硬化や熱硬化を行う際に、無機フィラーが樹脂同士の反応を阻害し、その結果、クラックが発生しやすくなってしまう。このような点から、無機フィラーは、透明のものがより好ましい。
【００３０】
上記無機フィラーとして、ＳｉＯ2を配合する際には、その配合量は、３〜５０重量％の範囲が好ましい。３重量％未満では、樹脂絶縁層の熱膨張係数が低下せず、一方、５０重量％を超えると解像度が落ちて開口部に異常をきたす。より好ましくは、５〜４０重量％である。
また、樹脂絶縁層中の無機フィラーの含有割合は、５〜４０重量％が好ましい。無機フィラーを上記含有割合で用いることにより、効果的に樹脂絶縁層の線膨張係数を低下させることができ、熱膨張により発生する応力を効果的に緩和することができる。
【００３１】
樹脂絶縁層には、エラストマーからなる樹脂を配合することが望ましい。エラストマー自身が柔軟性、反発弾性に富んでいるため、樹脂絶縁層が応力を受けてもその応力を吸収し、または、応力が緩和されるので、クラックを防止することができる。また、上記エラストマー成分は、上記樹脂絶縁層の硬化後に海島構造となるようにミクロ相分離していることが望ましい。海島構造とすることにより、その応力に起因するクラック、剥離を防止することができる。
【００３２】
本発明で使用されるエラストマーとしては、例えば、天然ゴム、合成ゴム、熱可塑性樹脂、熱硬化性樹脂等が挙げられる。特に、応力を充分に緩和することができるのは、熱硬化性樹脂からなるエラストマーである。
上記熱硬化性樹脂からなるエラストマーとしては、例えば、ポリエステル系エラストマー、スチレン系エラストマー、塩化ビニル系エラストマー、フッ素系エラストマー、アミド系エラストマー、オレフィン系エラストマー等が挙げられる。
【００３３】
上記エラストマー成分の形状としては、特に限定されるものではないが、応力を吸収したり、緩和したりする効果に優れることから、球状、楕円球状等が望ましい。
上記エラストマー成分の大きさは、特に限定されるものではないが、最も長い部分の長さ（または直径）が０．５〜１．５μｍの範囲のものが望ましい。上記エラストマー成分の大きさが０．５μｍ未満では、応力を緩和したり、吸収したりすることが困難となってクラックが生じ易くなり、１．５μｍを超えると、解像度が落ちるからである。
【００３４】
本発明のプリント配線板において、上記エラストマー成分は、上記樹脂絶縁層の硬化後に海島構造となるようにミクロ相分離していることが望ましい。エラストマー成分をこのように分散させることが、エラストマー成分により応力を吸収したり、緩和したりする効果を得るうえで、最も適しているからである。上記海島構造とは、エラストマー成分以外の層間絶縁樹脂組成物からなる「海」の中に、エラストマー成分が「島」状に分散している状態をいう。
【００３５】
上記樹脂絶縁層中のエラストマー成分の含有割合は、１〜２０重量％が望ましい。上記含有割合が１重量％未満では、応力を緩和したり、吸収したりすることが困難となってクラックが生じやすくなり、２０重量％を超えると、解像度が落ちるからである。
【００３６】
本発明のプリント配線板を構成する樹脂絶縁層は、上記無機フィラー、エラストマーのほかに、例えば、熱硬化性樹脂、熱可塑性樹脂、熱硬化性樹脂と熱可塑性樹脂との複合体等を含有してもよい。このような樹脂層としては、例えば、ノボラック型エポキシ樹脂の（メタ）アクリレート、２官能性（メタ）アクリル酸エステルモノマー、分子量５００〜５０００程度の（メタ）アクリル酸エステルの重合体、ビスフェノール型エポキシ樹脂等からなる熱硬化性樹脂、多価アクリル系モノマー等の感光性モノマー等からなる組成物を重合、硬化させたもの等が挙げられる。
【００３７】
上記２官能性（メタ）アクリル酸エステルモノマーとしては特に限定されず、例えば、各種ジオール類のアクリル酸またはメタクリル酸のエステルなどが挙げられ、市販品としては、日本化薬社製のＲ−６０４、ＰＭ２、ＰＭ２１などが挙げられる。
【００３８】
上記ノボラック型エポキシ樹脂の（メタ）アクリレートとしては、例えば、フェノールノボラックやクレゾールノボラックのグリシジルエーテルを、アクリル酸やメタクリル酸などと反応させたエポキシ樹脂などが挙げられる。
【００３９】
本発明の層間絶縁樹脂組成物は、樹脂絶縁層用樹脂を含むペースト中に無機フィラー及びエラストマーが配合されてなることが好適である。無機フィラーを配合することで、低下した靱性をエラストマーを配合することでたかめ、応力が加わったさいにも樹脂絶縁層にクラックが発生しなくなる。
【００４０】
無機フィラーとしては、上述したものを用いることができる。また、その配合量は、形成された樹脂絶縁層中の含有割合が、５〜２０重量％となる量が好ましい。
【００４１】
上記エラストマー成分としては、上述したものを用いることができる。また、その配合量は、層間絶縁樹脂組成物中の含有割合が、５〜１０重量％となる量が好ましい。
【００４２】
本発明の層間絶縁樹脂組成物は、上記無機フィラーやエラストマーのほかに、上記したノボラック型エポキシ樹脂の（メタ）アクリレート、イミダゾール硬化剤、２官能性（メタ）アクリル酸エステルモノマー、分子量５００〜５０００程度の（メタ）アクリル酸エステルの重合体、ビスフェノール型エポキシ樹脂等からなる熱硬化性樹脂、多価アクリル系モノマー等の感光性モノマー、グリコールエーテル系溶剤などを含むペースト状の流動体であることが望ましく、その粘度は２５℃で１〜１０Ｐａ・ｓに調整されていることが望ましい。
【００４３】
上記イミダゾール硬化剤としては特に限定されるものではないが、２５℃で液状であるイミダゾール硬化剤を用いることが望ましい。粉末では均一混練が難しく、液状の方が均一に混練できるからである。
このような液状イミダゾール硬化剤としては、例えば、１−ベンジル−２−メチルイミダゾール（四国化成社製、１Ｂ２ＭＺ）、１−シアノエチル−２−エチル−４−メチルイミダゾール（四国化成社製、２Ｅ４ＭＺ−ＣＮ）、４−メチルー２−エチルイミダゾール（四国化成社製、２Ｅ４ＭＺ）などが挙げられる。
【００４４】
上記グリコールエーテル系溶剤としては、例えば、下記の一般式（１）に示す化学構造を有するものが望ましく、具体的には、ジエチレングリコールジメチルエーテル（ＤＭＤＧ）およびトリエチレングリコールジメチルエーテル（ＤＭＴＧ）から選ばれる少なくとも１種を用いることがより望ましい。これらの溶剤は、３０〜５０℃程度の加温により重合開始剤であるベンゾフェノン、ミヒラーケトン、エチルアミノベンゾフェノンを完全に溶解させることができるからである。
ＣＨ3Ｏ−（ＣＨ2ＣＨ2Ｏ）ｎ−ＣＨ3・・・・（１）
（上記式中、ｎは１〜５の整数である。）
【００４５】
この樹脂絶縁層を構成する樹脂または樹脂の複合体の線膨張係数は、６０×１０-6〜８０×１０-6Ｋ-1と高いが、この層中に上記無機フィラーを含有させることにより、線膨張係数を４０〜５０×１０-6Ｋ-1程度まで低下させることができる。
【００４６】
【発明の実施の形態】
以下、本発明に係る半導体チップ（チップサイズパッケージ）の実施例について図を参照して説明する。
[第１実施例]
Ａ．チップサイズパッケージ（ＣＳＰ）構造
半導体素子（ＩＣチップ）上に導体回路および層間樹脂絶縁層を積層することにより形成されるチップサイズパッケージの構成について図１１および図１２を参照して説明する。図１１は、チップサイズパッケージの断面を示し、図１２は、図１１に示すチップサイズパッケージを外部基板３００に取り付けた状態の断面を示している。
【００４７】
図１１に示すようにチップサイズパッケージ１０は、図３（Ｂ）を参照して後述するＩＣチップ２０と、層間樹脂絶縁層５０と、層間樹脂絶縁層１５０、樹脂絶縁層２５０とからなる。層間樹脂絶縁層５０には、開口４８内にバイアホール６０が、上面に導体回路５８が形成されている。層間樹脂絶縁層１５０には、開口１４８ｂにバイアホール１６０が、上面に導体回路１５８、１５９が形成されている。樹脂絶縁層２５０には、銅めっきポスト２６０が形成されている。
【００４８】
樹脂絶縁層２５０の上には、ソルダーレジスト層７０が配設されている。ソルダーレジスト層７０の開口７１下の銅めっきポスト２６０には、図１２に示すように、ドータボード等の外部基板３００のバンプ３０２へ接続するための半田バンプ７６が設けられている。
【００４９】
第１実施例のチップサイズパッケージ１０では、層間樹脂絶縁層１５０の下面の導体回路５８と上面の導体回路１５９との間に誘電体層１６１が設けられ、導体回路５８，１５９が対向電極として機能することでコンデンサが構成されている。チップサイズパッケージ１０に、コンデンサを内蔵させることで、高周波領域における電源動作の安定を得ることができる。また、内蔵させることで、表面実装するのと比較してコンデンサをＩＣチップ２０に近い位置に配置でき、ＩＣチップの動作を安定させることができる。
【００５０】
誘電体層１６１は、BaTiO3を代表とするペロブスカイト化合物からなる高誘電性材料またはそれとエポキシ、ポリフェニレンエーテル（PPE ）、ポリイミド等の有機材料との混合体から形成されることが望ましい。その理由は、安定した誘電率を得ることができるからである。このような混合体としては、BaTiO3とエポキシ樹脂、BaTiO3とポリイミド樹脂、BaTiO3とポリフェニレンエーテル樹脂との組み合わせから選ばれるいずれかが好ましい。また、誘電体層の表面積および厚みは、それぞれ１９６２．５μｍ2 以上および０．０５〜５０μｍであることが望ましい。その理由は、大きな容量を得るためであり、厚みに下限を設けたのは、層間での絶縁破壊を防止するためである。
【００５１】
また、本実施例のチップサイズパッケージ１０では、ＩＣチップ部分にトランジション層３８が形成されていることから、ＩＣチップ部分には平坦化されるので、上層の層間絶縁層５０も平坦化されて、膜厚みも均一になる。更に、トランジション層３８によって、上層のバイアホール６０を形成する際も形状の安定性を保つことができる。
【００５２】
更に、ダイパッド２２上に銅製のトランジション層３８を設けることで、パッド２２上の樹脂残りを防ぐことができ、また、後工程の際に酸や酸化剤あるいはエッチング液に浸漬させたり、種々のアニール工程を経てもパッド２２の変色、溶解が発生しない。これにより、ＩＣチップのパッドとバイアホールとの接続性や信頼性を向上させる。更に、４０μｍ径パッド２２上に６０μｍ径以上のトランジション層３８を介在させることで、６０μｍ径のバイアホールを確実に接続させることができる。
【００５３】
次に、上述したチップサイズパッケージに用いられる半導体素子（ＩＣチップ）の構成について、ＩＣチップ２０の断面を示す図３（Ａ）、及び、平面図を示す図４（Ｂ）を参照して更に詳細に説明する。なお、ＩＣチップ２０に使用されるウエハー２０Ａは、シリコン単結晶製で、例えば直径４インチ、厚さ３００μｍ程度に形成されている。このウエハー２０Ａに、例えば一辺１０ｍｍ程度の正方形状のＩＣチップ２０が縦横に整列した状態で製造される。
【００５４】
図３（Ｂ）に示すようにＩＣチップ２０の上面には、ダイパッド２２及び配線（図示せず）が配設されており、該ダイパッド２２及び配線の上に、保護膜２４が被覆され、該ダイパッド２２には、保護膜２４の開口が形成されている。ダイパッド２２の上には、主として銅からなるトランジション層３８が形成されている。トランジション層３８は、薄膜層３３と厚付け層３７とからなる。いいかえると、２層以上の金属層で形成されている。
【００５５】
Ｂ．チップサイズパッケージ（ＣＳＰ）の製造方法
続いて、図１１および図１２を参照して上述したチップサイズパッケージの製造方法について説明する。
チップサイズパッケージは、先ず、チップサイズパッケージに用いる半導体素子を作製し、次に、この半導体素子上に層間絶縁層及び導体回路を積層させることにより形成する。
【００５６】
先ず、図３（Ｂ）を参照して上述したチップサイズパッケージに用いる半導体素子の製造方法について、図１〜図４を参照して説明する。
【００５７】
（１）先ず、図１（Ａ）に示すシリコンウエハー２０Ａに、定法により配線２１及びダイパッド２２を形成する（図１（Ｂ）及び図１（Ｂ）の平面図を示す図４（Ａ）参照、なお、図１（Ｂ）は、図４（Ａ）のＢ−Ｂ断面を表している）。
（２）次に、ダイパッド２２及び配線２１の上に、保護膜２４を形成し、ダイパッド２２上に開口２４ａを設ける（図１（Ｃ）参照）。
【００５８】
（３）シリコンウエハー２０Ａに蒸着、スパッタリングなどの物理的な蒸着を行い、全面に導電性の金属膜（薄膜層）３３を形成させる（図２（Ａ）参照）。その厚みは、０．００１〜２．０μｍの範囲で形成させるのがよい。その範囲よりも下の場合は、全面に薄膜層を形成することができない。その範囲よりも上の場合は、形成される膜に厚みのバラツキが生じてしまう。最適な範囲は０．０１〜１．０μｍである。形成する金属としては、スズ、クロム、チタン、ニッケル、亜鉛、コバルト、金、銅の中から、選ばれるものを用いることがよい。それらの金属は、ダイパッドの保護膜となり、かつ、電気特性を劣化させることがない。第１実施例では、薄膜層３３は、スパッタによってクロムで形成されている。クロムは、金属との密着性がよく、湿分の侵入を抑えることができる。また、クロム層の上に銅をスパッタで施してもよい。クロム、銅の２層を真空チャンバー内で連続して形成してもよい。このとき、クロム０．０５−０．１μｍ、銅０．５μｍ程度の厚みである。
【００５９】
（４）その後、液状レジスト、感光性レジスト、ドライフィルムのいずれかのレジスト層を薄膜層３３上に形成させる。トランジション層３８を形成する部分が描画されたマスク（図示せず）を該レジスト層上に、載置して、露光、現像を経て、レジスト３５に非形成部３５ａを形成させる。電解メッキを施してレジスト層の非形成部３５ａに厚付け層（電解めっき膜）３７を設ける（図２（Ｂ）参照）。形成されるメッキの種類としてはニッケル、銅、金、銀、亜鉛、鉄などがある。電気特性、経済性、また、後程で形成されるビルドアップである導体層は主に銅であることから、銅を用いるとよく、第１実施例では、銅を用いる。その厚みは１〜２０μｍの範囲で行うのがよい。
【００６０】
（５）メッキレジスト３５をアルカリ溶液等で除去した後、メッキレジスト３５下の金属膜３３を硫酸−過酸化水素水、塩化第二鉄、塩化第二銅、第二銅錯体−有機酸塩等のエッチング液によって除去することで、ＩＣチップのパッド２２上にトランジション層３８を形成する（図２（Ｃ）参照）。
【００６１】
（６）次に、基板にエッチング液をスプレイで吹きつけ、トランジション層３８の表面をエッチングすることにより粗化面３８αを形成する（図３（Ａ）参照）。無電解めっきや酸化還元処理を用いて粗化面を形成することもできる。
【００６２】
（７）最後に、トランジション層３８が形成されたシリコンウエハー２０Ａを、ダイシングなどによって個片に分割してＩＣチップ２０を形成する（図３（Ｂ）及び図３（Ｂ）の平面図である図４（Ｂ）参照）。その後、必要に応じて、分割されたＩＣチップ２０の動作確認や電気検査を行なってもよい。ＩＣチップ２０は、ダイパッド２２よりも大きなトランジション層３８が形成されているので、プローブピンが当てやすく、検査の精度が高くなっている。
【００６３】
薄膜層３３はチタンにより形成することもできる。チタンは、蒸着かスパッタによって施される。チタンは、金属との密着性がよく、湿分の侵入を抑えることができる。さらに、薄膜層をスズ、亜鉛、又は、コバルトにより形成することもできる。さらに、薄膜層をニッケルにより形成することもできる。ニッケルはスパッタにより形成する。ニッケルは、金属との密着性がよく、湿分の侵入を抑えることができる。薄膜層の上に、更に銅を積層してもよい。
【００６４】
引き続き、上述した製造方法により形成された半導体素子（ＩＣチップ）上に導体回路及び層間樹脂絶縁層を積層することにより形成されるチップサイズパッケージの製造方法について、図５〜図１１を参照して説明する。
【００６５】
（１）先ず、前述した製造工程によって、トランジション層３８が配設されたＩＣチップ２０を出発材料とする（図５（Ａ）参照）。次に、このＩＣチップ２０に、感光性の硬化性樹脂を塗布することにより、層間樹脂絶縁層５０を設ける（図５（Ｂ）参照）。硬化性樹脂としては、例えば感光性のポリイミド樹脂を使用することができる。
【００６６】
（２）次に、バイアホール形成位置に対応する黒円４９ａの描かれたフォトマスクフィルム４９を層間樹脂絶縁層５０に載置し、露光する（図５（Ｃ）参照）。
【００６７】
（３）ＤＭＴＧ液でスプレー現像し、加熱処理を行うことで層間樹脂絶縁層５０に直径８５μｍのバイアホール用開口４８を設ける（図５（Ｄ）参照）。なお、レーザを用いて開口４８を穿設することもできる。そして、液温６０℃の過マンガン酸を用いて、開口４８内の樹脂残りを除去する。
【００６８】
ダイパッド２２上に銅製のトランジション層３８を設けることで、パッド２２上の樹脂残りを防ぐことができ、これにより、パッド２２と後述するバイアホール６０との接続性や信頼性を向上させる。更に、４０μｍ径パッド２２上に６０μｍ以上の径のトランジション層３８を介在させることで、６０μｍ径のバイアホール用開口４８を確実に接続させることができる。なお、ここでは、過マンガン酸などの酸化剤を用いて樹脂残さを除去したが、酸素プラズマなどやコロナ処理を用いてデスミア処理を行うことも可能である。
【００６９】
（４）次に、過マンガン酸またはクロム酸で層間樹脂絶縁層５０の表面を粗化し、粗化面５０αを形成する（図５（Ｅ）参照）。粗化面は、０．０５〜５μｍの間が望ましい。
【００７０】
（５）粗化面５０αが形成された層間樹脂絶縁層５０上に、金属層５２を設ける。金属層５２は、無電解めっきによって形成させた。予め層間樹脂絶縁層５０の表層にパラジウムなどの触媒を付与させて、無電解めっき液に５〜６０分間浸漬させることにより、０．１〜５μｍの範囲でめっき膜である金属層５２を設けた（図６（Ａ）参照）。その一例として、
〔無電解めっき水溶液〕
ＮｉＳＯ4 ０．００３ ｍｏｌ／ｌ
酒石酸 ０．２００ ｍｏｌ／ｌ
硫酸銅 ０．０３０ ｍｏｌ／ｌ
ＨＣＨＯ ０．０５０ ｍｏｌ／ｌ
ＮａＯＨ ０．１００ ｍｏｌ／ｌ
α、α′−ビピルジル １００ ｍｇ／ｌ
ポリエチレングリコール（ＰＥＧ） ０．１０ ｇ／ｌ
３４℃の液温度で４０分間浸漬させた。
【００７１】
めっきの代わりに、日本真空技術株式会社製のＳＶ―４５４０を用い、Ｎｉ−Ｃｕ合金をターゲットにしたスパッタリングを、気圧０．６Ｐａ、温度８０℃、電力２００Ｗ、時間５分間の条件で行い、Ｎｉ−Ｃｕ合金層５２を層間樹脂絶縁層５０の表面に形成することもできる。このとき、形成されたＮｉ−Ｃｕ合金層５２の厚さは０．２μｍである。
【００７２】
（６）上記処理を終えたＩＣチップ２０に、市販の感光性ドライフィルムを貼り付け、フォトマスクフィルムを載置して、１００ｍＪ／ｃｍ2で露光した後、０．８％炭酸ナトリウムで現像処理し、厚さ１５μｍのめっきレジスト５４を設ける。次に、めっきレジスト５４の非形成部に下記条件で電解めっきを施し、厚さ１５μｍの電解めっき膜５６を形成する（図６（Ｂ）参照）。
【００７３】
〔電解めっき水溶液〕
ＣｕＳＯ4 ・５Ｈ2 Ｏ ２１０ｇ／ｌ
硫酸 １５０ｇ／ｌ
Ｃｌ- ４０ｍｇ／ｌ
ポリエチレングリコール ３００ｍｇ／ｌ
ビスジスルフィド １００ｍｇ／ｌ
〔電解めっき条件〕
電流密度 １．０Ａ／ｄｍ2
時間 ３５ 分
温度 ２５ ℃
ここでは、レベリング剤と光沢剤とからなる添加剤を含む電解めっき液を用いることにより、バイアホール用開口４８を完全に金属で充填する。これにより、同一層におけるバイアホール６０上面と導体回路５８の上面とを略同一平面にする。
【００７４】
（７）めっきレジスト５４を５％ＮａＯＨで剥離除去した後、そのめっきレジスト下の金属層５２を硝酸および硫酸と過酸化水素の混合液を用いるエッチングにて溶解除去し、金属層５２と電解めっき膜５６からなる厚さ１６μｍの導体回路５８及びバイアホール６０を形成し、第二銅錯体と有機酸とを含有するエッチング液によって、粗化面５８αを形成する（図６（Ｃ）参照）。なお、粗化面を形成しないことで、コンデンサの電極として作用する導体回路５８の平滑を保っておくこともできる。
【００７５】
（８）層間樹脂絶縁層５０の上に、硬化性樹脂を塗布することにより、層間樹脂絶縁層１５０を設ける（図６（Ｄ）参照）。硬化性樹脂としては、例えばポリオレフィン系樹脂、感光性のポリイミド樹脂を使用することができる。
【００７６】
（９）波長１０．４μｍの炭酸ガスレーザを、層間樹脂絶縁層１５０表面側から照射して、導体回路５８に達する直径８０μｍ、深さ５０μｍのバイアホール形成用開口１４８ｂおよび直径８０μｍ、深さ５０μｍの誘電体層形成用の開口１４８ａを設けた（図７（Ａ） 参照）。上記開口１４８ａおよび１４８ｂを形成する炭酸ガスレーザの照射条件は、パルスエネルギーが８ 〜１３ｍＪ、パルス幅が１０．・１２ 〜１０・４ｓ、パルス間隔が１ｍｓ以上、ショット数が１０〜１００ である。さらに、ＣＦ4 および酸素混合気体のプラズマ処理により、デスミアおよびポリオレフィン系樹脂絶縁層表面の改質を行い粗化層１５０αを形成した（図７（Ｂ））。この改質により、表面には、OH基やカルボニル基、COOH基などの親水性基が確認された。なお、酸素プラズマ処理条件は、電力８００Ｗ、 ５００ｍTorr、２０分間である。
【００７７】
（１０）ついで、誘電体層形成用の開口１４８ａ内に、BaTiO3とエポキシ樹脂からなる誘電性ペーストを、印刷の方法で充填して、誘電体層１６１を形成する（図７（Ｃ））。この際に、ビアホール形成用の開口１４８ｂは、PET フィルム（図示せず）を貼付けることによって塞いでおく。誘電性ペーストは、印刷法等によって開口内に充填する以外にも、高誘電性材料をスパッタリング法、蒸着法、ＣＶＤ法等を用いて開口内に直接的に形成される。ここで、高誘電性材料としては、ペロブスカイト化合物を代表するBaTiO3が最適であり、その他にPZT 、PLZTあるいはBST を用いることもできる。さらに、二成分系または三成分系のペロブスカイト化合物を用いることもできる。
【００７８】
さらに、前記高誘電性材料とエポキシ樹脂、ポリイミド樹脂またはポリフェニレンエーテル樹脂等との混合物を用いて、誘電体層を形成することもできる。上記誘電体層の形成は、大容量を得るためにはBaTiO3が好適であり、製造コストの点からは、BaTiO3とエポキシ樹脂との混合物が最適である。また、誘電性ペーストとしては、高誘電性材料と熱硬化性樹脂との混合物が望ましい。
【００７９】
上記層間樹脂絶縁層１５０の表面に残った誘電性ペースト１６１は、クロム酸などの酸や酸化剤の浸漬の方法によりエッチング除去される。このようなエッチング処理としては、HfNO3 、KMnO3 、あるいはドライエッチングがある。
【００８０】
（１１）ついで、前記（１０）で貼付けたPET フィルムを剥がした後、銅をターゲットにしたスパッタリングを、気圧０．６Ｐａ、温度８０℃、電力２００ Ｗ、時間５分間の条件で行って、誘電体層１６１の表面と、ポリオレフィン系樹脂からなる層間樹脂絶縁層１５０の表面と、バイアホール形成用開口１４８ｂの内壁面に銅スパッタ層１５２を形成する（図７（Ｄ））。このように形成された銅スパッタ層１５２の厚さは０．１μｍであった。なお、スパッタリング装置としては、日本真空技術株式会社製のＳＶ−４５４０を使用した。
【００８１】
金属層１５２は、ＰＶＤ法、ＣＶＤ法あるいはめっき法によって形成できる。ＰＶＤ法としては、スパッタリング、イオンビームスパタリングなどの蒸着法が具体的に挙げられる。また、ＣＶＤ法としては、アリルシクロペンタジフェニルパラジウム、ジメチルゴールドアセチルアセテート、スズテトラメチルアクリロニトリル、ジコバルトオクタカルボニルアクリロニトリルなどの有機金属（ＭＯ）を供給材料とするＰＥ−ＣＶＤ（Plasma Enhanced CVD）などが具体的に挙げられる。
【００８２】
なお、銅スパッタ層１５２の上に、さらに、スパッタリングによって導体層を形成して、上下２層からなる薄付け導体層を設けることも好適である。この上層の導体層としては、銅の導体層１５２との密着性や酸化防止を考慮して、銅層をスパッタリングにより設けるのが望ましい。薄付け導体層の厚みは、１μｍ以下であることが望ましい。さらに、上記スパッタリングによる導体層１５２上に、同種の無電解めっき層を形成してもよい。この無電解めっきとしては、銅めっきが最適であり、その厚みは、０．１ 〜３μｍの範囲であることが望ましい。その理由としては、後に行う電解めっきの導電層としての機能を損なうことなく、エッチング除去できるからである。
【００８３】
（１２）前記（１１）で形成した銅スパッタ層１５２上に、感光性ドライフィルムを張りつけ、フォトマスクフィルムを載置して、１００mJ ／cm2 で露光、０．８ ％炭酸ナトリウムで現像処理し、厚さ１５μｍのめっきレジスト１５４を設けた。さらに、銅スパッタ層１５２をめっきリードとして電解めっきを施して、厚さ１５μｍの電解めっき膜１５６を形成し、導体回路９部分の厚付け、およびバイアホール部分１６０のめっき充填を行った（図８（Ａ） 参照）。
【００８４】
（１３） そしてさらに、めっきレジスト１５４を５％KOH で剥離除去した後、そのめっきレジスト１５４下の銅スパッタ層１５２を硝酸および硫酸／過酸化水素混合液を用いたエッチングにて溶解除去し、電解めっき膜１５６と銅スパッタ層１５２とからなる導体回路１５８、１５９及びバイアホール１６０を形成するとともに、下層の導体回路５８と上層の導体回路１５９との間にコンデンサー機能を有する誘電体層１６１を形成した（図８（Ｂ）参照）。
【００８５】
（１４）次に、バイアホール１６０が設けられた層間樹脂絶縁層１５０上に、厚さ７０μｍの板状に形成された後述する熱硬化性樹脂フィルムを積層する。この後、温度５０〜１５０℃まで昇温しながら圧力５ｋｇ／ｃｍ2で真空圧着ラミネートし、硬化させることによって樹脂絶縁層２５０を形成する（図８（Ｃ）参照）。真空圧着時の真空度は、１０ｍｍＨｇである。
【００８６】
（１５）次いで、例えば、ＣＯ2ガスレーザによって、パルスエネルギー２．０〜１０．０ｍＪ、パルス幅１〜１００μｓ、パルス間隔０．５ｍｓ以上、ショット数３〜５０の条件で、樹脂絶縁層２５０から導体回路１５８に至る銅めっきポスト用開口２４８を形成する（図９（Ａ）参照）。本実施例では、レーザを用いるため、種々の材質の絶縁性基板に容易に開口を穿設できる。
【００８７】
（１６）この後、銅めっきポスト用開口２４８内に残留する樹脂をデスミア処理により除去する。ここでは、デスミア処理により樹脂残さを除去したが、過マンガン酸などの酸化剤を用いて樹脂残さを除去することも可能である。
【００８８】
（１７）樹脂絶縁層２５０および銅めっきポスト用開口２４８の表面に、無電解めっきにより銅めっき膜２５２を形成する（図８（Ｂ）参照）。予め樹脂絶縁層２５０および銅めっきポスト用開口２４８の表層にパラジウム触媒（アトテック製）などを付与させて、無電解めっき液に５〜６０分間浸漬させることにより、０．１〜５μｍの範囲でめっき膜である金属層２５２を設けた。その一例として、
〔無電解めっき水溶液〕
ＮｉＳＯ4 ０．００３ ｍｏｌ／ｌ
酒石酸 ０．２００ ｍｏｌ／ｌ
硫酸銅 ０．０３０ ｍｏｌ／ｌ
ＨＣＨＯ ０．０５０ ｍｏｌ／ｌ
ＮａＯＨ ０．１００ ｍｏｌ／ｌ
α、α′−ビピルジル １００ ｍｇ／ｌ
ポリエチレングリコール（ＰＥＧ） ０．１０ ｇ／ｌ
３４℃の液温度で４０分間浸漬させた。
【００８９】
（１８）次に、この銅めっき膜２５２上に、例えばスピンコートにより市販の感光性ドライフィルムを貼り付け、フォトマスクフィルムを載置して、１００ｍＪ／ｃｍ2で露光した後、０．８％炭酸ナトリウムで現像処理し、厚さ１５μｍのめっきレジスト２５４を設ける。次に、以下の条件で電解めっきを施して、電解めっき膜２５６を形成する（図９（Ｃ）参照）。なお、電解めっき水溶液中の添加剤は、アトテックジャパン社製のカパラシドＨＬである。
【００９０】
（１９）めっきレジスト２５４を５％ＮａＯＨで剥離除去した後、そのめっきレジスト下の金属層２５２を硝酸および硫酸と過酸化水素の混合液を用いるエッチングにて溶解除去し、金属層２５２と電解めっき膜２５６からなる銅めっきポスト２６０を形成し、第二銅錯体と有機酸とを含有するエッチング液によって、粗化面２６０αを形成する（図１０（Ａ）参照）。ここで、形成される銅めっきポスト２６０の線熱膨張係数は３〜４０ｐｐｍ／℃が望ましい。
【００９２】
（２０）次に、ジエチレングリコールジメチルエーテル（ＤＭＤＧ）に６０重量％の濃度になるように溶解させた、クレゾールノボラック型エポキシ樹脂（日本化薬社製）のエポキシ基５０％をアクリル化した感光性付与のオリゴマー（分子量４０００）４６．６７重量部、メチルエチルケトンに溶解させた８０重量％のビスフェノールＡ型エポキシ樹脂（油化シェル社製、商品名：エピコート１００１）１５重量部、イミダゾール硬化剤（四国化成社製、商品名：２Ｅ４ＭＺ−ＣＮ）１．６重量部、感光性モノマーである多官能アクリルモノマー（共栄化学社製、商品名：Ｒ６０４）３重量部、同じく多価アクリルモノマー（共栄化学社製、商品名：ＤＰＥ６Ａ）１．５重量部、分散系消泡剤（サンノプコ社製、商品名：Ｓ−６５）０．７１重量部を容器にとり、攪拌、混合して混合組成物を調整し、この混合組成物に対して光重量開始剤としてベンゾフェノン（関東化学社製）２．０重量部、光増感剤としてのミヒラーケトン（関東化学社製）０．２重量部を加えて、粘度を２５℃で２．０Ｐａ・ｓに調整したソルダーレジスト組成物（有機樹脂絶縁材料）を得る。
なお、粘度測定は、Ｂ型粘度計（東京計器社製、ＤＶＬ−Ｂ型）で６０ｒｐｍの場合はローターNo.４、６ｒｐｍの場合はローターNo.３によった。
【００９３】
（２１）次に、樹脂絶縁層２５０上に、上記ソルダーレジスト組成物を２０μｍの厚さで塗布し、７０℃で２０分間、７０℃で３０分間の条件で乾燥処理を行った後、ソルダーレジストレジスト開口部のパターンが描画された厚さ５ｍｍのフォトマスクをソルダーレジスト層７０に密着させて１０００ｍＪ／ｃｍ2の紫外線で露光し、ＤＭＴＧ溶液で現像処理し、２００μｍの直径の開口７１を形成する（図１０（Ｂ）参照）。また、市販のソルダーレジストを用いてもよい。
【００９４】
（２２）次に、ソルダーレジスト層（有機樹脂絶縁層）７０を形成したＩＣチップ２０を、塩化ニッケル（２．３×１０-1ｍｏｌ／ｌ）、次亞リン酸ナトリウム（２．８×１０-1ｍｏｌ／ｌ）、クエン酸ナトリウム（１．６×１０-1ｍｏｌ／ｌ）を含むｐＨ＝４．５の無電解ニッケルめっき液に２０分間浸漬して、開口７１に厚さ５μｍのニッケルめっき層７２を形成する。さらに、その基板を、シアン化金カリウム（７．６×１０-3ｍｏｌ／ｌ）、塩化アンモニウム（１．９×１０-1ｍｏｌ／ｌ）、クエン酸ナトリウム（１．２×１０-1ｍｏｌ／ｌ）、次亜リン酸ナトリウム（１．７×１０-1ｍｏｌ／ｌ）を含む無電解めっき液に８０℃の条件で７．５分間浸漬して、ニッケルめっき層７２上に厚さ０．０３μｍの金めっき層７４を形成することで、銅めっきポスト２６０に半田パッド７５を形成する（図１０（Ｃ）参照）。
【００９５】
（１８）この後、ソルダーレジスト層７０の開口７１に、半田ペーストを印刷して、２００℃でリフローすることにより、半田バンプ７６を形成する。これにより、半田バンプ７６を有するチップサイズパッケージ１０を得ることができる（図１１参照）。
【００９６】
半田ペーストには、Ｓｎ／Ｐｂ、Ｓｎ／Ｓｂ、Ｓｎ／Ａｇ、Ｓｎ／Ａｇ／Ｃｕなどを用いることができる。もちろん、放射線の低α線タイプの半田ペーストを用いてもよい。
【００９７】
本実施例では、ダイシングなどによって個片に分割されたＩＣチップ２０（図３（Ｂ）参照）を出発材料とした。ここで、個片に分割されていないＩＣチップ２０（図３（Ａ）参照）を出発材料とし、チップサイズパッケージ形成後、このチップサイズパッケージをダイシングなどによって個片に分割してもよい。
【００９８】
上述した実施例では、樹脂絶縁層２５０に硬化性樹脂フィルムを用いた。この絶縁性基板及び硬化性樹脂フィルムには、難溶性樹脂（例えば、無機フィラー）、可溶性粒子（例えば、エラストマー）、硬化剤、その他の成分が含有されている。それぞれについて以下に説明する。
【００９９】
本発明の製造方法において使用する樹脂は、酸または酸化剤に可溶性の粒子（以下、可溶性粒子という）が酸または酸化剤に難溶性の樹脂（以下、難溶性樹脂という）中に分散したものである。
なお、本発明で使用する「難溶性」「可溶性」という語は、同一の酸または酸化剤からなる溶液に同一時間浸漬した場合に、相対的に溶解速度の早いものを便宜上「可溶性」と呼び、相対的に溶解速度の遅いものを便宜上「難溶性」と呼ぶ。
【０１００】
上記可溶性粒子としては、例えば、酸または酸化剤に可溶性の樹脂粒子（以下、可溶性樹脂粒子）、酸または酸化剤に可溶性の無機粒子（以下、可溶性無機粒子）、酸または酸化剤に可溶性の金属粒子（以下、可溶性金属粒子）等が挙げられる。これらの可溶性粒子は、単独で用いても良いし、２種以上併用してもよい。
ここで、無機フィラーを配合することで、樹脂絶縁層の線膨張係数を小さくすることができる。
【０１０１】
上記可溶性粒子の形状は特に限定されず、球状、破砕状等が挙げられる。また、上記可溶性粒子の形状は、一様な形状であることが望ましい。均一な粗さの凹凸を有する粗化面を形成することができるからである。
【０１０２】
上記可溶性粒子の平均粒径としては、０．１〜１０μｍが望ましい。この粒径の範囲であれば、２種類以上の異なる粒径のものを含有してもよい。すなわち、平均粒径が０．１〜０．５μｍの可溶性粒子と平均粒径が１〜３μｍの可溶性粒子とを含有する等である。これにより、より複雑な粗化面を形成することができ、導体回路との密着性にも優れる。なお、本発明において、可溶性粒子の粒径とは、可溶性粒子の一番長い部分の長さである。
【０１０３】
上記可溶性樹脂粒子としては、熱硬化性樹脂、熱可塑性樹脂等からなるものが挙げられ、酸あるいは酸化剤からなる溶液に浸漬した場合に、上記難溶性樹脂よりも溶解速度が速いものであれば特に限定されない。
上記可溶性樹脂粒子の具体例としては、例えば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリフェニレン樹脂、ポリオレフィン樹脂、フッ素樹脂等からなるものが挙げられ、これらの樹脂の一種からなるものであってもよいし、２種以上の樹脂の混合物からなるものであってもよい。
【０１０４】
また、上記可溶性樹脂粒子としては、ゴムからなる樹脂粒子を用いることもできる。上記ゴムとしては、例えば、ポリブタジエンゴム、エポキシ変性、ウレタン変性、（メタ）アクリロニトリル変性等の各種変性ポリブタジエンゴム、カルボキシル基を含有した（メタ）アクリロニトリル・ブタジエンゴム等が挙げられる。これらのゴムを使用することにより、可溶性樹脂粒子が酸あるいは酸化剤に溶解しやすくなる。つまり、酸を用いて可溶性樹脂粒子を溶解する際には、強酸以外の酸でも溶解することができ、酸化剤を用いて可溶性樹脂粒子を溶解する際には、比較的酸化力の弱い過マンガン酸塩でも溶解することができる。また、クロム酸を用いた場合でも、低濃度で溶解することができる。そのため、酸や酸化剤が樹脂表面に残留することがなく、後述するように、粗化面形成後、塩化パラジウム等の触媒を付与する際に、触媒が付与されなたかったり、触媒が酸化されたりすることがない。さらに、ゴム等のエラストマーを配合することで、樹脂絶縁層が応力を吸収することができる。
【０１０５】
上記可溶性無機粒子としては、例えば、アルミニウム化合物、カルシウム化合物、カリウム化合物、マグネシウム化合物およびケイ素化合物からなる群より選択される少なくとも一種からなる粒子等が挙げられる。
【０１０６】
上記アルミニウム化合物としては、例えば、アルミナ、水酸化アルミニウム等が挙げられ、上記カルシウム化合物としては、例えば、炭酸カルシウム、水酸化カルシウム等が挙げられ、上記カリウム化合物としては、炭酸カリウム等が挙げられ、上記マグネシウム化合物としては、マグネシア、ドロマイト、塩基性炭酸マグネシウム等が挙げられ、上記ケイ素化合物としては、シリカ、ゼオライト等が挙げられる。これらは単独で用いても良いし、２種以上併用してもよい。
【０１０７】
上記可溶性金属粒子としては、例えば、銅、ニッケル、鉄、亜鉛、鉛、金、銀、アルミニウム、マグネシウム、カルシウムおよびケイ素からなる群より選択される少なくとも一種からなる粒子等が挙げられる。また、これらの可溶性金属粒子は、絶縁性を確保するために、表層が樹脂等により被覆されていてもよい。
【０１０８】
上記可溶性粒子を、２種以上混合して用いる場合、混合する２種の可溶性粒子の組み合わせとしては、樹脂粒子と無機粒子との組み合わせが望ましい。両者とも導電性が低くいため樹脂フィルムの絶縁性を確保することができるとともに、難溶性樹脂との間で熱膨張の調整が図りやすく、樹脂フィルムからなる樹脂絶縁層にクラックが発生せず、樹脂絶縁層と導体回路との間で剥離が発生しないからである。
【０１０９】
上記難溶性樹脂としては、樹脂絶縁層に酸または酸化剤を用いて粗化面を形成する際に、粗化面の形状を保持できるものであれば特に限定されず、例えば、熱硬化性樹脂、熱可塑性樹脂、これらの複合体等が挙げられる。また、これらの樹脂に感光性を付与した感光性樹脂であってもよい。感光性樹脂を用いることにより、樹脂絶縁層に露光、現像処理を用いてバイアホール用開口を形成することできる。
これらのなかでは、熱硬化性樹脂を含有しているものが望ましい。それにより、めっき液あるいは種々の加熱処理によっても粗化面の形状を保持することができるからである。
【０１１０】
上記難溶性樹脂の具体例としては、例えば、エポキシ樹脂、フェノール樹脂、フェノキシ樹脂、ポリイミド樹脂、ポリフェニレン樹脂、ポリオレフィン樹脂、ポリエーテルスルホン、フッ素樹脂等が挙げられる。これらの樹脂は単独で用いてもよいし、２種以上を併用してもよい。
さらには、１分子中に、２個以上のエポキシ基を有するエポキシ樹脂がより望ましい。前述の粗化面を形成することができるばかりでなく、耐熱性等にも優れてるため、ヒートサイクル条件下においても、金属層に応力の集中が発生せず、金属層の剥離などが起きにくいからである。
【０１１１】
上記エポキシ樹脂としては、例えば、クレゾールノボラック型エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、アルキルフェノールノボラック型エポキシ樹脂、ビフェノールＦ型エポキシ樹脂、ナフタレン型エポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、フェノール類とフェノール性水酸基を有する芳香族アルデヒドとの縮合物のエポキシ化物、トリグリシジルイソシアヌレート、脂環式エポキシ樹脂等が挙げられる。これらは、単独で用いてもよく、２種以上を併用してもよい。それにより、耐熱性等に優れるものとなる。
【０１１２】
本発明で用いる樹脂フィルムにおいて、上記可溶性粒子は、上記難溶性樹脂中にほぼ均一に分散されていることが望ましい。均一な粗さの凹凸を有する粗化面を形成することができ、樹脂フィルムにバイアホールやスルーホールを形成しても、その上に形成する導体回路の金属層の密着性を確保することができるからである。また、粗化面を形成する表層部だけに可溶性粒子を含有する樹脂フィルムを用いてもよい。それによって、樹脂フィルムの表層部以外は酸または酸化剤にさらされることがないため、樹脂絶縁層を介した導体回路間の絶縁性が確実に保たれる。
【０１１３】
上記樹脂フィルムにおいて、難溶性樹脂中に分散している可溶性粒子の配合量は、樹脂フィルムに対して、３〜４０重量％が望ましい。可溶性粒子の配合量が３重量％未満では、所望の凹凸を有する粗化面を形成することができない場合があり、４０重量％を超えると、酸または酸化剤を用いて可溶性粒子を溶解した際に、樹脂フィルムの深部まで溶解してしまい、樹脂フィルムからなる樹脂絶縁層を介した導体回路間の絶縁性を維持できず、短絡の原因となる場合がある。
【０１１４】
上記樹脂フィルムは、上記可溶性粒子、上記難溶性樹脂以外に、硬化剤、その他の成分等を含有していることが望ましい。
上記硬化剤としては、例えば、イミダゾール系硬化剤、アミン系硬化剤、グアニジン系硬化剤、これらの硬化剤のエポキシアダクトやこれらの硬化剤をマイクロカプセル化したもの、トリフェニルホスフィン、テトラフェニルホスフォニウム・テトラフェニルボレート等の有機ホスフィン系化合物等が挙げられる。
【０１１５】
上記硬化剤の含有量は、樹脂フィルムに対して０．０５〜１０重量％であることが望ましい。０．０５重量％未満では、樹脂フィルムの硬化が不十分であるため、酸や酸化剤が樹脂フィルムに侵入する度合いが大きくなり、樹脂フィルムの絶縁性が損なわれることがある。一方、１０重量％を超えると、過剰な硬化剤成分が樹脂の組成を変性させることがあり、信頼性の低下を招いたりしてしまうことがある。
【０１１６】
上記その他の成分としては、例えば、粗化面の形成に影響しない無機化合物あるいは樹脂等のフィラーが挙げられる。上記無機化合物としては、例えば、シリカ、アルミナ、ドロマイト等が挙げられ、上記樹脂としては、例えば、ポリイミド樹脂、ポリアクリル樹脂、ポリアミドイミド樹脂、ポリフェニレン樹脂、メラニン樹脂、オレフィン系樹脂等が挙げられる。これらのフィラーを含有させることによって、熱膨脹係数の整合や耐熱性、耐薬品性の向上などを図りチップサイズパッケージの性能を向上させることができる。
【０１１７】
また、上記樹脂フィルムは、溶剤を含有していてもよい。上記溶剤としては、例えば、アセトン、メチルエチルケトン、シクロヘキサノン等のケトン類、酢酸エチル、酢酸ブチル、セロソルブアセテートやトルエン、キシレン等の芳香族炭化水素等が挙げられる。これらは単独で用いてもよいし、２種類以上併用してもよい。ただし、これらの樹脂絶縁層は、３５０℃以上の温度を加えると溶解、炭化をしてしまう。
【０１１８】
[第２実施例]
図１６に第２実施例に係るチップサイズパッケージ１０の構成を示す。この第２実施例では、層間樹脂絶縁層５０の上層の層間樹脂絶縁層が、層間樹脂絶縁層１５０Ａ、層間樹脂絶縁層１５０Ｂの２層構造になっており、下層側の層間樹脂絶縁層１５０Ａに、誘電体層１６１が設けられている。即ち、層間樹脂絶縁層１５０の上層の導体回路１５８、１５８ｃと、下層の導体回路５８との間に、中間導体層１５９を設け、下層の導体回路５８と中間導体層１５９との間に誘電体層１６１が形成されている。ここでは、下層の導体回路５８と中間導体層１５９との間に誘電体層１６１を形成したが、上層の導体回路１５８と中間導体層１５９との間に誘電体層を設けることも可能である。
【０１１９】
第２実施例のチップサイズパッケージ１０では、下層の導体回路５８と中間導体層１５９との間に誘電体層１６１が設けられ、導体回路５８，中間導体層１５９が対向電極として機能することでコンデンサが構成されている。チップサイズパッケージ１０に、コンデンサを内蔵させることで、高周波領域における電源動作の安定を得ることができる。また、内蔵させることで、コンデンサをＩＣチップ２０に近い位置に配置でき、ＩＣチップの動作を安定させることができる。
【０１２０】
この第２実施例のチップサイズパッケージ１０は、誘電体層１６１の厚みを薄くできるため、第１実施例の構成と比較してコンデンサの容量を大きくできる利点がある。
【０１２１】
引き続き、第２実施例に係るチップサイズパッケージ１０の製造方法について、図１３〜図１５を参照して説明する。
ここで、第２実施例のチップサイズパッケージ１０の製造方法は、図１（Ａ）〜図６（Ｃ）までは、上述した第１実施例と同様で同様であるため説明を省略する。
【０１２２】
（９）図６（Ｃ）に示すように層間樹脂絶縁層５０及び導体回路５８、バイアホール１６０を形成した後、層間樹脂絶縁層５０の上層に、層間樹脂絶縁層１５０Ａを形成し、誘電体層形成用の開口１４８ａをレーザで穿設し、層間樹脂絶縁層１５０Ａの表面を粗化する（図１３（Ａ））。
【０１２３】
（１０）ついで、誘電体層形成用の開口１４８ａ内に、BaTiO3とエポキシ樹脂からなる誘電性ペーストを、印刷の方法で充填して、誘電体層１６１を形成する（図１３（Ｂ））。
【０１２４】
（１１）ついで、銅をターゲットにしたスパッタリングを、気圧０．６Ｐａ、温度８０℃、電力２００ Ｗ、時間５分間の条件で行って、誘電体層１６１の表面と、ポリオレフィン系樹脂からなる層間樹脂絶縁層１５０の表面と、バイアホール形成用開口１４８ｂの内壁面に銅スパッタ層１５２ａを形成する（図１３（Ｃ））。
【０１２５】
（１２）前記（１１）で形成した銅スパッタ層１５２ａ上に、感光性ドライフィルムを張りつけ、フォトマスクフィルムを載置して、１００mJ ／cm2 で露光、０．８ ％炭酸ナトリウムで現像処理し、厚さ１５μｍのめっきレジスト１５４ａを設けた。さらに、銅スパッタ層１５２ａをめっきリードとして電解めっきを施して、厚さ１５μｍの電解めっき膜１５６ａを形成した（図１３（Ｄ） 参照）。
【０１２６】
（１３） そしてさらに、めっきレジスト１５４ａを５％KOH で剥離除去した後、そのめっきレジスト１５４ａ下の銅スパッタ層１５２ａをエッチングにて溶解除去し、電解めっき膜１５６ａと銅スパッタ層１５２ａとからなる中間導体層１５９を形成するとともに、下層の導体回路５８と中間導体層１５９との間にコンデンサー機能を有する誘電体層１６１を形成した（図１４（Ａ）参照）。
【０１２７】
（１４）層間樹脂絶縁層１５０Ａの上層に、層間樹脂絶縁層１５０Ｂを形成した（図１４（Ｂ）参照）。
【０１２８】
（１５）レーザで層間樹脂絶縁層１５０Ｂに中間導体層１５９へ至る開口１４８ｃと、層間樹脂絶縁層１５０Ｂ、１５０Ａに導体回路５８へ至る開口１４８ｂとを穿設し、層間樹脂絶縁層１５０Ｂの表面を粗化する（図１４（Ｃ）参照）。
【０１２９】
（１６）ついで、銅をターゲットにしたスパッタリングを行って、層間樹脂絶縁層１５０Ｂの表面と、開口１４８ｂ、１４８ｃの内壁面に銅スパッタ層１５２ｂを形成する（図１５（Ａ））。
【０１３０】
（１７）前記（１６）で形成した銅スパッタ層１５２ｂ上に、厚さ１５μｍのめっきレジスト１５４ｂを設けた。さらに、電解めっきを施して、厚さ１５μｍの電解めっき膜１５６ｂを形成した（図１５（Ｂ） 参照）。
【０１３１】
（１３） そしてさらに、めっきレジスト１５４ｂを５％KOH で剥離除去した後、そのめっきレジスト１５４ｂ下の銅スパッタ層１５２ｂをエッチングにて溶解除去し、電解めっき膜１５６ａと銅スパッタ層１５２ａとからなり、導体回路５８へ至るバイアホール１６０Ｂと中間導体層１５９へ至るバイアホール１６０Ｃとを形成する（図１５（Ｃ）参照）。以降の工程は、図８（Ｃ）〜図１０（Ｃ）を参照して上述した第１実施例と同様であるため説明を省略する。
【０１３２】
[第３実施例]
図１９に第３実施例に係るチップサイズパッケージ１０の構成を示す。第１実施例、第２実施例では、層間樹脂絶縁層に誘電体層１６１が設けられたが、第３実施例では、最外層の絶縁層２５０に誘電体層１６１が設けられている。即ち、絶縁層２５０の上面に導体回路１５９を設け、下層の導体回路５８との間に誘電体層１６１が形成されている。
【０１３３】
第３実施例のチップサイズパッケージ１０では、下層の導体回路５８と導体体層１５９との間に誘電体層１６１が設けられ、導体回路５８，導体回路１５９が対向電極として機能することでコンデンサが構成されている。チップサイズパッケージ１０に、コンデンサを内蔵させることで、高周波領域における電源動作の安定を得ることができる。また、内蔵させることで、コンデンサをＩＣチップ２０に近い位置に配置でき、ＩＣチップの動作を安定させることができる。
【０１３４】
引き続き、第３実施例に係るチップサイズパッケージ１０の製造方法について、図１７、図１８を参照して説明する。
ここで、第３実施例のチップサイズパッケージ１０の製造方法は、図１（Ａ）〜図８（Ｂ）までは、上述した第１実施例と同様で同様であるため説明を省略する。
【０１３５】
（１４）導体回路５８及びバイアホール６０が設けられた層間樹脂絶縁層５０上に、厚さ７０μｍの板状に形成された前述した熱硬化性樹脂フィルムを積層する。この後、温度５０〜１５０℃まで昇温しながら圧力５ｋｇ／ｃｍ2で真空圧着ラミネートし、硬化させることによって樹脂絶縁層２５０を形成する（図１７（Ａ）参照）。
【０１３６】
（１５）次いで、ＣＯ2ガスレーザによって、樹脂絶縁層２５０から導体回路１５８に至る誘電体層形成用開口２４８ａ及び銅めっきポスト用開口２４８ｂを形成する（図１７（Ｂ）参照）。
【０１３７】
（１６）ついで、誘電体層形成用の開口２４８ａ内に、BaTiO3とエポキシ樹脂からなる誘電性ペーストを、印刷の方法で充填して、誘電体層１６１を形成する（図１７（Ｃ））。
【０１３８】
（１７）銅をターゲットにしたスパッタリングを行って、誘電体層１６１の表面と絶縁層２５０の表面と、バイアホール形成用開口２４８ｂの内壁面に銅スパッタ層２５２を形成する（図１８（Ａ））。
【０１３９】
（１８）前記（１７）で形成した銅スパッタ層２５２上にめっきレジスト２５４を設けた。さらに、電解めっきを施して、電解めっき膜２５６を形成した（図１８（Ｂ） 参照）。
【０１４０】
（１９） そしてさらに、めっきレジスト２５４を５％KOH で剥離除去した後、そのめっきレジスト２５４下の銅スパッタ層２５２をエッチングにて溶解除去し、電解めっき膜２５６と銅スパッタ層２５２とからなる銅めっきポスト２６０、導体回路１５９を形成するとともに、下層の導体回路５８と導体回路１５９との間にコンデンサー機能を有する誘電体層１６１を形成した（図１８（Ｃ）参照）。以降の工程は、図１０（Ｂ）及び図１０（Ｃ）を参照して上述した第１実施例と同様であるため説明を省略する。
【０１４１】
[第４実施例]
図２２に第４実施例に係るチップサイズパッケージ１０の構成を示す。第１実施例、第２実施例、第３実施例では、層間樹脂絶縁層に誘電体層１６１が設けられたが、第４実施例では、層間樹脂絶縁層１５０にチップコンデンサＣが収容されている。
【０１４２】
第４実施例のチップサイズパッケージ１０では、チップコンデンサＣを内蔵させることで、高周波領域における電源動作の安定を得ることができる。また、内蔵させることで、コンデンサをＩＣチップ２０に近い位置にチップコンデンサＣを配置でき、ＩＣチップの動作を安定させることができる。また、チップコンデンサを用いるため、コンデンサの容量を大きくできる。
【０１４３】
引き続き、第４実施例に係るチップサイズパッケージ１０の製造方法について、図２０、図２１を参照して説明する。
ここで、第４実施例のチップサイズパッケージ１０の製造方法は、図１（Ａ）〜図６（Ｃ）までは、上述した第１実施例と同様で同様であるため説明を省略する。
【０１４４】
（８）層間樹脂絶縁層５０の上に、チップコンデンサＣを収容する位置に通孔１５０ａを設けた樹脂フィルムを載置し、硬化させることで層間樹脂絶縁層１５０を形成する（図２０（Ａ））。ここでは、半硬化の樹脂フィルムを用い、下層の樹脂絶縁層を覆った後、当該樹脂フィルムを硬化させることが望ましい。樹脂を塗布してから開口を設けるのと比較して、製造し易いからである。
【０１４５】
（９）通孔１５０ａ内の導体回路５８上に半田等からなる導電性ペースト１５７を印刷により配設する（図２０（Ｂ））。該導電性ペーストを介して導体回路５８とチップコンデンサの端子とを確実に接続させることができる。
【０１４６】
（１０）通孔１５０ａ内にチップコンデンサＣを収容する（図２０（Ｃ）、図２１（Ａ））。
【０１４７】
（１１）炭酸ガスレーザを、層間樹脂絶縁層１５０表面側から照射して、導体回路５８に達する直径８０μｍ、深さ５０μｍのバイアホール形成用開口１４８を設けた（図２０（Ｂ） 参照）。さらに、ＣＦ4 および酸素混合気体のプラズマ処理により、デスミアおよびポリオレフィン系樹脂絶縁層表面の改質を行い粗化層を形成した。
【０１４８】
（１２）ついで、銅スパッタ層及び銅電解めっき層からなる導体回路１５９、１５８及びバイアホール１６０を形成する。以降の工程は、図８（Ｃ）〜図１０（Ｃ）を参照して上述した第１実施例と同様であるため、説明を省略する。
【０１４９】
[第５実施例]
図２５に第５実施例に係るチップサイズパッケージ１０の構成を示す。第４実施例では、層間樹脂絶縁層１５１にチップコンデンサＣ誘電体層１６１が設けられたが、第５実施例では、絶縁層２５０にチップコンデンサＣが収容されている。
【０１５０】
第５実施例のチップサイズパッケージ１０では、チップコンデンサＣを内蔵させることで、高周波領域における電源動作の安定を得ることができる。また、内蔵させることで、コンデンサをＩＣチップ２０に近い位置にチップコンデンサＣを配置でき、ＩＣチップの動作を安定させることができる。また、チップコンデンサを用いるため、コンデンサの容量を大きくできる。
【０１５１】
引き続き、第５実施例に係るチップサイズパッケージ１０の製造方法について、図２３、図２４を参照して説明する。
ここで、第５実施例のチップサイズパッケージ１０の製造方法は、図１（Ａ）〜図８（Ｂ）までは、上述した第１実施例と同様で同様であるため説明を省略する。
【０１５２】
（１４）層間樹脂絶縁層１５０の上に、チップコンデンサＣを収容する位置に通孔２５０ａを設けた樹脂フィルムを載置し、硬化させることで絶縁層２５０Ａを形成する（図２３（Ａ））。
【０１５３】
（１５）通孔２５０ａ内の導体回路５８上に半田等からなる導電性ペースト１５７を印刷により配設する（図２３（Ｂ））。
【０１５４】
（１６）通孔２５０ａ内にチップコンデンサＣを収容する（図２３（Ｃ））。
【０１５５】
（１７）絶縁層２５０Ａの上に、樹脂フィルムを載置し、硬化させることで絶縁層２５０Ｂを形成する（図２４（Ａ））。
【０１５６】
（１８）炭酸ガスレーザを、絶縁層２５０Ｂ表面側から照射して、チップコンデンサＣに達する開口２４８ａと、導体回路５８に達する開口２４８ｂを設けた（図２４（Ｂ） 参照）。
【０１５７】
（１２）ついで、銅スパッタ層及び銅電解めっき層からなるバイアホール２６０Ａ及び銅めっきポスト２６０Ｂを形成する。以降の工程は、図１０（Ｂ）、図１０（Ｃ）を参照して上述した第１実施例と同様であるため、説明を省略する。
【図面の簡単な説明】
【図１】（Ａ）、（Ｂ）、（Ｃ）は、本発明の第１実施例に係る半導体素子の製造工程図である。
【図２】（Ａ）、（Ｂ）、（Ｃ）は、本発明の第１実施例に係る半導体素子の製造工程図である。
【図３】（Ａ）、（Ｂ）は、本発明の第１実施例に係る半導体素子の製造工程図である。
【図４】（Ａ）は、本発明の第１実施例に係るシリコンウエハー２０Ａの平面図であり、（Ｂ）は、個片化された半導体素子の平面図である。
【図５】（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）は、本発明の第１実施例に係るチップサイズパッケージの製造工程図である。
【図６】（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）は、第１実施例に係るチップサイズパッケージの製造工程図である。
【図７】（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）は、第１実施例に係るチップサイズパッケージの製造工程図である。
【図８】（Ａ）、（Ｂ）、（Ｃ）は、第１実施例に係るチップサイズパッケージの製造工程図である。
【図９】（Ａ）、（Ｂ）、（Ｃ）は、第１実施例に係るチップサイズパッケージの製造工程図である。
【図１０】（Ａ）、（Ｂ）、（Ｃ）は、第１実施例に係るチップサイズパッケージの製造工程図である。
【図１１】第１実施例に係るチップサイズパッケージの断面図である。
【図１２】第１実施例に係るチップサイズパッケージの断面図である。
【図１３】（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）は、第２実施例に係るチップサイズパッケージの製造工程図である。
【図１４】（Ａ）、（Ｂ）、（Ｃ）は、第２実施例に係るチップサイズパッケージの製造工程図である。
【図１５】（Ａ）、（Ｂ）、（Ｃ）は、第２実施例に係るチップサイズパッケージの製造工程図である。
【図１６】第２実施例に係るチップサイズパッケージの断面図である。
【図１７】（Ａ）、（Ｂ）、（Ｃ）は、第３実施例に係るチップサイズパッケージの製造工程図である。
【図１８】（Ａ）、（Ｂ）、（Ｃ）は、第３実施例に係るチップサイズパッケージの製造工程図である。
【図１９】第３実施例に係るチップサイズパッケージの断面図である。
【図２０】（Ａ）、（Ｂ）、（Ｃ）は、第４実施例に係るチップサイズパッケージの製造工程図である。
【図２１】（Ａ）、（Ｂ）、（Ｃ）は、第４実施例に係るチップサイズパッケージの製造工程図である。
【図２２】第４実施例に係るチップサイズパッケージの断面図である。
【図２３】（Ａ）、（Ｂ）、（Ｃ）は、第５実施例に係るチップサイズパッケージの製造工程図である。
【図２４】（Ａ）、（Ｂ）、（Ｃ）は、第５実施例に係るチップサイズパッケージの製造工程図である。
【図２５】第５実施例に係るチップサイズパッケージの断面図である。
【符号の説明】
２０ ＩＣチップ（半導体素子）
２０Ａ ウエハ
２２ ダイパッド
２４ 保護膜
３３ 薄膜層
３６ 薄膜層
３７ 厚付け層
３８ トランジション層
５０、１５０ 層間樹脂絶縁層
５８、１５８、１５９ 導体回路
１６９ 中間導体層
６０、１６０ バイアホール
１６１ 誘電体層
７０ ソルダーレジスト層
７６ 半田バンプ
２５０ 樹脂絶縁層
２６０ 銅めっきポスト
Claims (2)
- 半導体素子上にパッドを有する半導体チップであって、
前記パッド上に形成され、薄膜層及び厚付け層を有するトランジション層と、
前記トランジション層上に位置し、下層層間絶縁層の中に形成される下層フィルドビア、該下層フィルドビアに接続し、その上面と同一平面に形成される下部電極としての下層導体回路と、
前記下層導体回路の上に位置し、上層層間絶縁層の中に形成される誘電導体層、該誘電導体層上に形成され、前記上層層間絶縁層及び誘電導体層を覆う上部電極としての上層導体回路を有するコンデンサと、
前記上層導体回路の上に位置し、板状に形成された熱硬化性樹脂フィルムを積層後、真空圧着ラミネートして、硬化させた樹脂絶縁層の中に形成される金属層と電解銅めっきの銅めっきポストと、
前記銅めっきポストの上に設けられ外部基板に接続する半田バンプと、
を備えることを特徴とする半導体チップ。 - 上記誘電体層は、BaTiO3のペロブスカイト化合物からなる高誘電性材料またはそれとエポキシ、ポリフェニレンエーテル（PPE ）、ポリイミドの有機材料との混合体から形成されることを特徴とする請求項１に記載の半導体チップ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001328020A JP3850262B2 (ja) | 2001-10-25 | 2001-10-25 | 半導体チップ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001328020A JP3850262B2 (ja) | 2001-10-25 | 2001-10-25 | 半導体チップ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003133476A JP2003133476A (ja) | 2003-05-09 |
| JP3850262B2 true JP3850262B2 (ja) | 2006-11-29 |
Family
ID=19144161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001328020A Expired - Fee Related JP3850262B2 (ja) | 2001-10-25 | 2001-10-25 | 半導体チップ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3850262B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7377032B2 (en) | 2003-11-21 | 2008-05-27 | Mitsui Mining & Smelting Co., Ltd. | Process for producing a printed wiring board for mounting electronic components |
| JP3965148B2 (ja) * | 2003-12-05 | 2007-08-29 | 三井金属鉱業株式会社 | 電子部品実装用プリント配線基板およびその製造方法ならびに半導体装置 |
| JP4431747B2 (ja) | 2004-10-22 | 2010-03-17 | 富士通株式会社 | 半導体装置の製造方法 |
| JP4265575B2 (ja) | 2005-06-21 | 2009-05-20 | セイコーエプソン株式会社 | 半導体チップおよび電子機器 |
| JP4238843B2 (ja) | 2005-06-21 | 2009-03-18 | セイコーエプソン株式会社 | 半導体チップ、半導体チップの製造方法および電子機器 |
| DE102008046761B4 (de) * | 2007-09-14 | 2021-08-05 | Infineon Technologies Ag | Halbleiterbauelement mit leitfähiger Verbindungsanordnung und Verfahren zur Bildung eines Halbleiterbauelements |
| US9331057B2 (en) * | 2007-10-26 | 2016-05-03 | Infineon Technologies Ag | Semiconductor device |
-
2001
- 2001-10-25 JP JP2001328020A patent/JP3850262B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003133476A (ja) | 2003-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3850261B2 (ja) | 半導体チップ | |
| JP2002246755A (ja) | 多層プリント配線板の製造方法 | |
| JP2002246756A (ja) | 多層プリント配線板及び多層プリント配線板の製造方法 | |
| JP4508380B2 (ja) | 多層プリント配線板の製造方法 | |
| JP4931283B2 (ja) | プリント配線板及びプリント配線板の製造方法 | |
| JP3850262B2 (ja) | 半導体チップ | |
| JP4243922B2 (ja) | 多層プリント配線板 | |
| JP4475836B2 (ja) | 半導体素子の製造方法 | |
| JP2001053448A (ja) | プリント配線板、ソルダーレジスト樹脂組成物およびプリント配線板の製造方法 | |
| JP2003101244A (ja) | 多層プリント配線板の製造方法および多層プリント配線板 | |
| JP4707283B2 (ja) | 半導体チップ | |
| JP4707273B2 (ja) | 多層プリント配線板の製造方法 | |
| JP4854847B2 (ja) | 多層プリント配線板および多層プリント配線板の製造方法 | |
| JP4863564B2 (ja) | プリント配線板及びプリント配線板の製造方法 | |
| JP4535598B2 (ja) | 多層プリント配線板および多層プリント配線板の製造方法 | |
| JP3916946B2 (ja) | 電解めっき液の評価方法および多層プリント配線板の製造方法 | |
| JP4592929B2 (ja) | 多層回路基板 | |
| JP4049554B2 (ja) | 多層プリント配線板および多層プリント配線板の製造方法 | |
| JP4605888B2 (ja) | 多層プリント配線板および多層プリント配線板の製造方法 | |
| JP4722961B2 (ja) | 半導体素子を内蔵する多層プリント配線板の製造方法 | |
| JP4321978B2 (ja) | 多層プリント配線板および多層プリント配線板の製造方法 | |
| JP2003078006A (ja) | 半導体チップおよびその製造方法 | |
| JP3850259B2 (ja) | 半導体チップ | |
| JP4521947B2 (ja) | 無電解めっき用前処理液、無電解めっき用処理液、および、多層プリント配線板の製造方法 | |
| JP4458716B2 (ja) | 多層プリント配線板および多層プリント配線板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040819 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050901 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060301 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060313 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060511 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060612 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060808 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060829 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060829 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3850262 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090908 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100908 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100908 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110908 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120908 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120908 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130908 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |