JP2003133476A - 半導体チップおよびその製造方法 - Google Patents
半導体チップおよびその製造方法Info
- Publication number
- JP2003133476A JP2003133476A JP2001328020A JP2001328020A JP2003133476A JP 2003133476 A JP2003133476 A JP 2003133476A JP 2001328020 A JP2001328020 A JP 2001328020A JP 2001328020 A JP2001328020 A JP 2001328020A JP 2003133476 A JP2003133476 A JP 2003133476A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resin
- conductor
- chip
- resin insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
する。 【解決手段】 層間樹脂絶縁層150の下面の導体回路
58と上面の導体回路159との間に誘電体層161が
設けられ、導体回路58,159が対向電極として機能
することでコンデンサが構成されている。チップサイズ
パッケージ10に、コンデンサを内蔵させることで、高
周波領域における電源動作の安定を得ることができる。
Description
びその製造方法に関するものである。
なる高密度化を図るために、小型化チップの開発が進め
られている。そのような技術の一つに、チップサイズパ
ッケージ(CSP)がある。このCSPは、従来、IC
チップをパッケージ基板に搭載してプリント配線板に接
続していたのに対して、ICチップ上に樹脂絶縁層と導
体回路とを設け、直接ICチップをプリント配線板に接
続し得るようにするものである。即ち、該CSPでは、
半導体チップに樹脂絶縁層と導体回路とを積層し、半導
体チップのダイパッドと、樹脂絶縁層上の導体回路とを
樹脂絶縁層に配設したバイアホールで接続し、導体回路
の上面に配置された半田ボールを介して、半導体チップ
とプリント基板とを接続する構造が採用されている。
プサイズパッケージにおいて、高周波性能を高めるため
コンデンサを実装するとの着想を持った。しかしなが
ら、チップサイズパッケージで、プリント基板への接続
面側には、プリント配線板との密着性を高めるためチッ
プコンデンサを表面実装できず、一方、接続面の反対側
にはICチップがあり、シリコンからなるICチップ表
面にチップコンデンサを表面実装できない。このため、
既存のパッケージ基板のようにチップコンデンサを表面
に実装することによって高周波性能を高めることができ
ないとの問題がある。
ものであり、その目的は、コンデンサ機能を有する半導
体チップ及びその製造方法を提供することにある。
果】請求項1では、半導体素子上に、導体回路と樹脂絶
縁層とが交互に積層され、その導体回路間がバイアホー
ルにて接続された半導体チップであって、前記樹脂絶縁
層の導体回路間に、高誘電性材料を含む誘電体層が形成
されていることを技術的特徴とする。このような構成に
よれば、導体回路間に誘電体層を配置して成るコンデン
サ機能を内蔵させることで、高周波領域における電源動
作が安定な半導体チップを得ることができる。
樹脂絶縁層とが交互に積層され、その導体回路間がバイ
アホールにて接続された半導体チップであって、隣接す
る2つの導体回路の間に中間導体層を設け、その隣接す
る導体回路のいずれか一方と中間導体層との間に、高誘
電性材料を含む誘電体層が形成されていることを技術的
特徴とする。このような構成によれば、導体回路−中間
導体層間に誘電体層を配置して成るコンデンサを内蔵さ
せることで、高周波領域における電源動作が安定な半導
体チップを得ることができる。
BaTiO3を代表とするペロブスカイト化合物からなる高誘
電性材料またはそれとエポキシ、ポリフェニレンエーテ
ル(PPE )、ポリイミド等の有機材料との混合体から形
成されることが望ましい。その理由は、安定した誘電率
を得ることができるからである。このような混合体とし
ては、BaTiO3とエポキシ樹脂、BaTiO3とポリイミド樹
脂、BaTiO3とポリフェニレンエーテル樹脂との組み合わ
せから選ばれるいずれかが好ましい。また、誘電体層の
表面積および厚みは、それぞれ1962.5μm2 以上
および0.05〜50μmであることが望ましい。その
理由は、大きな容量を得るためであり、厚みに下限を設
けたのは、層間での絶縁破壊を防止するためである。
法は、少なくとも以下の(a)〜(d)の工程を経る、
半導体素子上に、導体回路と樹脂絶縁層とが交互に積層
され、その導体回路間がビアホールにて接続された半導
体チップの製造方法を技術的特徴とする: (a)前記樹脂絶縁層上に導体回路を形成する工程; (b)その導体回路を覆って上層の樹脂絶縁層を形成す
る工程; (c)前記上層の樹脂絶縁層の表面から上記導体回路に
達する孔を形成し、その孔内に、少なくとも高誘電性材
料を含む誘電性物質を充填して、誘電体層を形成する工
程; (d)上記上層の樹脂絶縁層の表面に、上記誘電体層に
接触する他の導体回路を形成する工程。
法は、少なくとも以下の(a)〜(f)の工程を経る、
半導体素子上に、導体回路と樹脂絶縁層とが交互に積層
され、その導体回路間がビアホールにて接続された半導
体チップの製造方法を技術的特徴とする: (a)第1の樹脂絶縁層上に第1の導体回路を形成する
工程; (b)前記第1の導体層を覆って第2の樹脂絶縁層を形
成する工程; (c)前記第2の樹脂絶縁層の表面から上記第1の導体
回路に達する開口を形成し、その開口内に、高誘電性材
料を含む誘電性物質を充填して、誘電体層を形成する工
程 (d)上記第2の樹脂絶縁層の表面に、上記誘電体層を
覆う第2の導体回路を形成する工程; (e)前記第2の導体回路を覆って、第3の樹脂絶縁層
を形成する工程; (f)前記第3の樹脂絶縁層の表面から上記第1および
第2の導体回路に達する開口をそれぞれ形成し、それら
の開口に対してビアホールを形成する工程。
誘電体層は、スパッタ法、蒸着法、CVD法、印刷法、
フィルムラミネート法、ロールコータを用いた方法、ス
ピンコータを用いた方法、またはカーテンコータを用い
た方法のいずれかの方法で形成されることが望ましい。
コストの観点からロールコータを用いた方法が最も好ま
しい。
と樹脂絶縁層とが交互に積層され、その導体回路間がバ
イアホールにて接続された半導体チップであって、前記
樹脂絶縁層の導体回路間に、チップコンデンサが配置さ
れていることを技術的特徴とする。このような構成によ
れば、チップコンデンサを内蔵させることで、高周波領
域における電源動作が安定な半導体チップを得ることが
できる。
(d)の工程を経る、半導体素子上に、導体回路と樹脂
絶縁層とが交互に積層され、その導体回路間がビアホー
ルにて接続された半導体チップの製造方法を技術的特徴
とする: (a)下層の樹脂絶縁層上に導体回路を形成する工程; (b)上記下層の樹脂絶縁層を覆って、所定の導体回路
に対応する位置に開口を設けた上層の樹脂絶縁層を形成
する工程; (c)前記開口内にチップコンデンサを収容する工程; (d)上記上層の樹脂絶縁層の表面に、上記チップコン
デンサに接触する他の導体回路を形成する工程。
する工程は、半硬化の樹脂フィルムで下層の樹脂絶縁層
を覆った後、当該樹脂フィルムを硬化させることが望ま
しい。樹脂を塗布してから開口を設けるのと比較して、
製造し易いからである。
容する工程において、導体回路とチップコンデンサとの
間に導電体を介在させることが望ましい。該導電体を介
して導体回路とチップコンデンサとを確実に接続させる
ことができるからである。
パッド上にトランジション層が設けられる。トランジシ
ョン層は、半導体素子であるICチップと導体層と直接
接続を取るために設けられた中間の仲介層を意味する。
特徴としては、2層以上の金属層で形成され、半導体素
子であるICチップのダイパッドよりも大きくさせるこ
とにある。それによって、電気的接続や位置合わせ性を
向上させるものである。また、トランジション層上に
は、直接、導体層である金属を形成することを可能にす
る。
層を設ける理由は次の通りである。ICチップのダイパ
ッドは、20〜60μm程度の径で作られており、バイ
アホールはそれより大きいので位置ずれの際に未接続が
発生しやすい。このため、ICチップのダイパッド上に
20μmよりも大きな径のトランジション層を介在させ
ることで、バイアホールを確実に接続させることができ
る。望ましいのは、トランジション層は、バイアホール
径と同等以上のものがよい。
の機能させるために外部基板であるマザーボードやドー
ターボードとの接続のため、BGA、半田バンプやPG
A(導電性接続ピン)を配設させてもよい。また、この
構成は、従来の実装方法で接続した場合よりも配線長を
短くできて、ループインダクタンスも低減できる。
蒸着、スパッタリング、無電解めっきなどを行い、全面
に導電性の金属膜(第1薄膜層)を形成させる。その金
属としては、スズ、クロム、チタン、ニッケル、亜鉛、
コバルト、金、銅などがよい。厚みとしては、0.00
1〜2.0μmの間で形成させるのがよい。0.001
μm未満では、全面に均一に積層できない。2.0μm
を越えるものを形成させることは困難であり、効果が高
まるのもでもなかった。クロムの場合には0.1μmの
厚みが望ましい。
い、トランジション層とICチップにダイパッドとの界
面の密着性を高めることができる。また、これら金属で
ダイパッドを被覆することで、界面への湿分の侵入を防
ぎ、ダイパッドの溶解、腐食を防止し、信頼性を高める
ことができる。また、この第1薄膜層によって、リード
のない実装方法によりICチップとの接続を取ることが
できる。ここで、銅、クロム、ニッケル、チタンを用い
ることが、金属との密着性やよく、また、界面への湿分
の侵入を防ぐために望ましい。また、ダイパッドが銅か
ら成る場合は、第1薄膜層には銅が最適である。
もできる。その金属としてはニッケル、銅、金、銀など
がある。特に、ダイパッドが銅からなる場合は、第1薄
膜層上に、スパッタ、蒸着、又は、無電解めっきにより
第2薄膜層を形成させる。電気特性、経済性、また、ダ
イパッドが銅からなり、後程で形成される厚付け層は主
に銅であることから、第2薄膜層には銅を用いるとよ
い。
膜層では、後述する厚付け層を形成するための電解めっ
き用のリードを取ることができ難いためである。第2薄
膜層36は、厚付けのリードとして用いられる。その厚
みは0.01〜5.0μmの範囲で行うのがよい。0.
01μm未満では、リードとしての役割を果たし得ず、
5.0μmを越えると、エッチングの際、下層の第1薄
膜層がより多く削れて隙間ができてしまい、湿分が侵入
し易くなり、信頼性が低下するからである。電気特性、
経済性、また、後程で形成される厚付け層は主に銅であ
ることから、銅を用いるとよい。特に、ダイパッドが銅
からなる場合は、銅が最適である。
きにより厚付けさせる。形成される金属の種類としては
ニッケル、銅、金、銀、亜鉛、鉄などがある。電気特
性、経済性、トランジション層としての強度や構造上の
耐性、また、後程で形成されるビルドアップである導体
層は主に銅であることから、銅を用い電解めっきで形成
するのが望ましい。その厚みは1〜20μmの範囲で行
うのがよい。1μmより薄いと、上層のバイアホールと
の接続信頼性が低下し、20μmよりも厚くなると、エ
ッチングの際にアンダーカットが起こってしまい、形成
されるトランジション層とバイアホールと界面に隙間が
発生するからである。また、場合によっては、第1薄膜
層上に直接厚付けめっきしても、さらに、多層に積層し
てもよい。
露光、現像してトランジション層以外の部分の金属を露
出させてエッチングを行い、ICチップのダイパッド上
にトランジション層を形成させる。
外にも、ICチップ及びコア基板の上に形成した金属膜
上にドライフィルムレジストを形成してトランジション
層に該当する部分を除去させて、電解めっきによって厚
付けした後、レジストを剥離してエッチング液によっ
て、同様にICチップのダイパッド上にトランジション
層を形成させることもできる。
とで線熱膨張係数を下げることが、熱収縮によるクラッ
ク発生の防止のため望ましい。上記無機フィラーとして
は、特に限定されるものではないが、例えば、アルミニ
ウム化合物、カルシウム化合物、カリウム化合物、マグ
ネシウム化合物、ケイ素化合物等が挙げられる。これら
の化合物は、単独で用いてもよく、2種以上を併用して
もよい。
ば、アルミナ、水酸化アルミニウム等が挙げられ、上記
カルシウム化合物としては、例えば、炭酸カルシウム、
水酸化カルシウム等が挙げられる。
酸カリウム等が挙げられ、上記マグネシウム化合物とし
ては、例えば、マグネシア、ドロマイト、塩基性炭酸マ
グネシウム等が挙げられ、上記ケイ素化合物としては、
例えば、シリカ、ゼオライト等が挙げられる。
定されるものではないが、例えば、球状、楕円球状、多
面体状等が挙げられる。このなかでは、先端が尖ってい
るとクラックが発生しやすいことから、球状、楕円球状
等が望ましい。
分の長さ(または直径)が0.1〜5.0μmの範囲の
ものが望ましい。0.1μm未満では、樹脂絶縁層が熱
膨張した際に発生する内部応力を緩和するのが難しく、
熱膨張率が調整できず、5.0μmを超えると、樹脂絶
縁層自体が硬く脆くなり、また、光硬化や熱硬化を行う
際に、無機フィラーが樹脂同士の反応を阻害し、その結
果、クラックが発生しやすくなってしまう。このような
点から、無機フィラーは、透明のものがより好ましい。
する際には、その配合量は、3〜50重量%の範囲が好
ましい。3重量%未満では、樹脂絶縁層の熱膨張係数が
低下せず、一方、50重量%を超えると解像度が落ちて
開口部に異常をきたす。より好ましくは、5〜40重量
%である。また、樹脂絶縁層中の無機フィラーの含有割
合は、5〜40重量%が好ましい。無機フィラーを上記
含有割合で用いることにより、効果的に樹脂絶縁層の線
膨張係数を低下させることができ、熱膨張により発生す
る応力を効果的に緩和することができる。
脂を配合することが望ましい。エラストマー自身が柔軟
性、反発弾性に富んでいるため、樹脂絶縁層が応力を受
けてもその応力を吸収し、または、応力が緩和されるの
で、クラックを防止することができる。また、上記エラ
ストマー成分は、上記樹脂絶縁層の硬化後に海島構造と
なるようにミクロ相分離していることが望ましい。海島
構造とすることにより、その応力に起因するクラック、
剥離を防止することができる。
は、例えば、天然ゴム、合成ゴム、熱可塑性樹脂、熱硬
化性樹脂等が挙げられる。特に、応力を充分に緩和する
ことができるのは、熱硬化性樹脂からなるエラストマー
である。上記熱硬化性樹脂からなるエラストマーとして
は、例えば、ポリエステル系エラストマー、スチレン系
エラストマー、塩化ビニル系エラストマー、フッ素系エ
ラストマー、アミド系エラストマー、オレフィン系エラ
ストマー等が挙げられる。
に限定されるものではないが、応力を吸収したり、緩和
したりする効果に優れることから、球状、楕円球状等が
望ましい。上記エラストマー成分の大きさは、特に限定
されるものではないが、最も長い部分の長さ(または直
径)が0.5〜1.5μmの範囲のものが望ましい。上
記エラストマー成分の大きさが0.5μm未満では、応
力を緩和したり、吸収したりすることが困難となってク
ラックが生じ易くなり、1.5μmを超えると、解像度
が落ちるからである。
ラストマー成分は、上記樹脂絶縁層の硬化後に海島構造
となるようにミクロ相分離していることが望ましい。エ
ラストマー成分をこのように分散させることが、エラス
トマー成分により応力を吸収したり、緩和したりする効
果を得るうえで、最も適しているからである。上記海島
構造とは、エラストマー成分以外の層間絶縁樹脂組成物
からなる「海」の中に、エラストマー成分が「島」状に
分散している状態をいう。
有割合は、1〜20重量%が望ましい。上記含有割合が
1重量%未満では、応力を緩和したり、吸収したりする
ことが困難となってクラックが生じやすくなり、20重
量%を超えると、解像度が落ちるからである。
縁層は、上記無機フィラー、エラストマーのほかに、例
えば、熱硬化性樹脂、熱可塑性樹脂、熱硬化性樹脂と熱
可塑性樹脂との複合体等を含有してもよい。このような
樹脂層としては、例えば、ノボラック型エポキシ樹脂の
(メタ)アクリレート、2官能性(メタ)アクリル酸エ
ステルモノマー、分子量500〜5000程度の(メ
タ)アクリル酸エステルの重合体、ビスフェノール型エ
ポキシ樹脂等からなる熱硬化性樹脂、多価アクリル系モ
ノマー等の感光性モノマー等からなる組成物を重合、硬
化させたもの等が挙げられる。
モノマーとしては特に限定されず、例えば、各種ジオー
ル類のアクリル酸またはメタクリル酸のエステルなどが
挙げられ、市販品としては、日本化薬社製のR−60
4、PM2、PM21などが挙げられる。
アクリレートとしては、例えば、フェノールノボラック
やクレゾールノボラックのグリシジルエーテルを、アク
リル酸やメタクリル酸などと反応させたエポキシ樹脂な
どが挙げられる。
層用樹脂を含むペースト中に無機フィラー及びエラスト
マーが配合されてなることが好適である。無機フィラー
を配合することで、低下した靱性をエラストマーを配合
することでたかめ、応力が加わったさいにも樹脂絶縁層
にクラックが発生しなくなる。
いることができる。また、その配合量は、形成された樹
脂絶縁層中の含有割合が、5〜20重量%となる量が好
ましい。
ものを用いることができる。また、その配合量は、層間
絶縁樹脂組成物中の含有割合が、5〜10重量%となる
量が好ましい。
フィラーやエラストマーのほかに、上記したノボラック
型エポキシ樹脂の(メタ)アクリレート、イミダゾール
硬化剤、2官能性(メタ)アクリル酸エステルモノマ
ー、分子量500〜5000程度の(メタ)アクリル酸
エステルの重合体、ビスフェノール型エポキシ樹脂等か
らなる熱硬化性樹脂、多価アクリル系モノマー等の感光
性モノマー、グリコールエーテル系溶剤などを含むペー
スト状の流動体であることが望ましく、その粘度は25
℃で1〜10Pa・sに調整されていることが望まし
い。
されるものではないが、25℃で液状であるイミダゾー
ル硬化剤を用いることが望ましい。粉末では均一混練が
難しく、液状の方が均一に混練できるからである。この
ような液状イミダゾール硬化剤としては、例えば、1−
ベンジル−2−メチルイミダゾール(四国化成社製、1
B2MZ)、1−シアノエチル−2−エチル−4−メチ
ルイミダゾール(四国化成社製、2E4MZ−CN)、
4−メチルー2−エチルイミダゾール(四国化成社製、
2E4MZ)などが挙げられる。
例えば、下記の一般式(1)に示す化学構造を有するも
のが望ましく、具体的には、ジエチレングリコールジメ
チルエーテル(DMDG)およびトリエチレングリコー
ルジメチルエーテル(DMTG)から選ばれる少なくと
も1種を用いることがより望ましい。これらの溶剤は、
30〜50℃程度の加温により重合開始剤であるベンゾ
フェノン、ミヒラーケトン、エチルアミノベンゾフェノ
ンを完全に溶解させることができるからである。 CH3O−(CH2CH2O)n−CH3・・・・(1) (上記式中、nは1〜5の整数である。)
の複合体の線膨張係数は、60×10-6〜80×10-6
K-1と高いが、この層中に上記無機フィラーを含有させ
ることにより、線膨張係数を40〜50×10-6K-1程
度まで低下させることができる。
(チップサイズパッケージ)の実施例について図を参照
して説明する。 [第1実施例] A.チップサイズパッケージ(CSP)構造 半導体素子(ICチップ)上に導体回路および層間樹脂
絶縁層を積層することにより形成されるチップサイズパ
ッケージの構成について図11および図12を参照して
説明する。図11は、チップサイズパッケージの断面を
示し、図12は、図11に示すチップサイズパッケージ
を外部基板300に取り付けた状態の断面を示してい
る。
ジ10は、図3(B)を参照して後述するICチップ2
0と、層間樹脂絶縁層50と、層間樹脂絶縁層150、
樹脂絶縁層250とからなる。層間樹脂絶縁層50に
は、開口48内にバイアホール60が、上面に導体回路
58が形成されている。層間樹脂絶縁層150には、開
口148bにバイアホール160が、上面に導体回路1
58、159が形成されている。樹脂絶縁層250に
は、銅めっきポスト260が形成されている。
スト層70が配設されている。ソルダーレジスト層70
の開口71下の銅めっきポスト260には、図12に示
すように、ドータボード等の外部基板300のバンプ3
02へ接続するための半田バンプ76が設けられてい
る。
では、層間樹脂絶縁層150の下面の導体回路58と上
面の導体回路159との間に誘電体層161が設けら
れ、導体回路58,159が対向電極として機能するこ
とでコンデンサが構成されている。チップサイズパッケ
ージ10に、コンデンサを内蔵させることで、高周波領
域における電源動作の安定を得ることができる。また、
内蔵させることで、表面実装するのと比較してコンデン
サをICチップ20に近い位置に配置でき、ICチップ
の動作を安定させることができる。
ロブスカイト化合物からなる高誘電性材料またはそれと
エポキシ、ポリフェニレンエーテル(PPE )、ポリイミ
ド等の有機材料との混合体から形成されることが望まし
い。その理由は、安定した誘電率を得ることができるか
らである。このような混合体としては、BaTiO3とエポキ
シ樹脂、BaTiO3とポリイミド樹脂、BaTiO3とポリフェニ
レンエーテル樹脂との組み合わせから選ばれるいずれか
が好ましい。また、誘電体層の表面積および厚みは、そ
れぞれ1962.5μm2 以上および0.05〜50μ
mであることが望ましい。その理由は、大きな容量を得
るためであり、厚みに下限を設けたのは、層間での絶縁
破壊を防止するためである。
10では、ICチップ部分にトランジション層38が形
成されていることから、ICチップ部分には平坦化され
るので、上層の層間絶縁層50も平坦化されて、膜厚み
も均一になる。更に、トランジション層38によって、
上層のバイアホール60を形成する際も形状の安定性を
保つことができる。
ション層38を設けることで、パッド22上の樹脂残り
を防ぐことができ、また、後工程の際に酸や酸化剤ある
いはエッチング液に浸漬させたり、種々のアニール工程
を経てもパッド22の変色、溶解が発生しない。これに
より、ICチップのパッドとバイアホールとの接続性や
信頼性を向上させる。更に、40μm径パッド22上に
60μm径以上のトランジション層38を介在させるこ
とで、60μm径のバイアホールを確実に接続させるこ
とができる。
用いられる半導体素子(ICチップ)の構成について、
ICチップ20の断面を示す図3(A)、及び、平面図
を示す図4(B)を参照して更に詳細に説明する。な
お、ICチップ20に使用されるウエハー20Aは、シ
リコン単結晶製で、例えば直径4インチ、厚さ300μ
m程度に形成されている。このウエハー20Aに、例え
ば一辺10mm程度の正方形状のICチップ20が縦横
に整列した状態で製造される。
上面には、ダイパッド22及び配線(図示せず)が配設
されており、該ダイパッド22及び配線の上に、保護膜
24が被覆され、該ダイパッド22には、保護膜24の
開口が形成されている。ダイパッド22の上には、主と
して銅からなるトランジション層38が形成されてい
る。トランジション層38は、薄膜層33と厚付け層3
7とからなる。いいかえると、2層以上の金属層で形成
されている。
製造方法 続いて、図11および図12を参照して上述したチップ
サイズパッケージの製造方法について説明する。チップ
サイズパッケージは、先ず、チップサイズパッケージに
用いる半導体素子を作製し、次に、この半導体素子上に
層間絶縁層及び導体回路を積層させることにより形成す
る。
プサイズパッケージに用いる半導体素子の製造方法につ
いて、図1〜図4を参照して説明する。
エハー20Aに、定法により配線21及びダイパッド2
2を形成する(図1(B)及び図1(B)の平面図を示
す図4(A)参照、なお、図1(B)は、図4(A)の
B−B断面を表している)。 (2)次に、ダイパッド22及び配線21の上に、保護
膜24を形成し、ダイパッド22上に開口24aを設け
る(図1(C)参照)。
パッタリングなどの物理的な蒸着を行い、全面に導電性
の金属膜(薄膜層)33を形成させる(図2(A)参
照)。その厚みは、0.001〜2.0μmの範囲で形
成させるのがよい。その範囲よりも下の場合は、全面に
薄膜層を形成することができない。その範囲よりも上の
場合は、形成される膜に厚みのバラツキが生じてしま
う。最適な範囲は0.01〜1.0μmである。形成す
る金属としては、スズ、クロム、チタン、ニッケル、亜
鉛、コバルト、金、銅の中から、選ばれるものを用いる
ことがよい。それらの金属は、ダイパッドの保護膜とな
り、かつ、電気特性を劣化させることがない。第1実施
例では、薄膜層33は、スパッタによってクロムで形成
されている。クロムは、金属との密着性がよく、湿分の
侵入を抑えることができる。また、クロム層の上に銅を
スパッタで施してもよい。クロム、銅の2層を真空チャ
ンバー内で連続して形成してもよい。このとき、クロム
0.05−0.1μm、銅0.5μm程度の厚みであ
る。
スト、ドライフィルムのいずれかのレジスト層を薄膜層
33上に形成させる。トランジション層38を形成する
部分が描画されたマスク(図示せず)を該レジスト層上
に、載置して、露光、現像を経て、レジスト35に非形
成部35aを形成させる。電解メッキを施してレジスト
層の非形成部35aに厚付け層(電解めっき膜)37を
設ける(図2(B)参照)。形成されるメッキの種類と
してはニッケル、銅、金、銀、亜鉛、鉄などがある。電
気特性、経済性、また、後程で形成されるビルドアップ
である導体層は主に銅であることから、銅を用いるとよ
く、第1実施例では、銅を用いる。その厚みは1〜20
μmの範囲で行うのがよい。
等で除去した後、メッキレジスト35下の金属膜33を
硫酸−過酸化水素水、塩化第二鉄、塩化第二銅、第二銅
錯体−有機酸塩等のエッチング液によって除去すること
で、ICチップのパッド22上にトランジション層38
を形成する(図2(C)参照)。
イで吹きつけ、トランジション層38の表面をエッチン
グすることにより粗化面38αを形成する(図3(A)
参照)。無電解めっきや酸化還元処理を用いて粗化面を
形成することもできる。
成されたシリコンウエハー20Aを、ダイシングなどに
よって個片に分割してICチップ20を形成する(図3
(B)及び図3(B)の平面図である図4(B)参
照)。その後、必要に応じて、分割されたICチップ2
0の動作確認や電気検査を行なってもよい。ICチップ
20は、ダイパッド22よりも大きなトランジション層
38が形成されているので、プローブピンが当てやす
く、検査の精度が高くなっている。
できる。チタンは、蒸着かスパッタによって施される。
チタンは、金属との密着性がよく、湿分の侵入を抑える
ことができる。さらに、薄膜層をスズ、亜鉛、又は、コ
バルトにより形成することもできる。さらに、薄膜層を
ニッケルにより形成することもできる。ニッケルはスパ
ッタにより形成する。ニッケルは、金属との密着性がよ
く、湿分の侵入を抑えることができる。薄膜層の上に、
更に銅を積層してもよい。
れた半導体素子(ICチップ)上に導体回路及び層間樹
脂絶縁層を積層することにより形成されるチップサイズ
パッケージの製造方法について、図5〜図11を参照し
て説明する。
トランジション層38が配設されたICチップ20を出
発材料とする(図5(A)参照)。次に、このICチッ
プ20に、感光性の硬化性樹脂を塗布することにより、
層間樹脂絶縁層50を設ける(図5(B)参照)。硬化
性樹脂としては、例えば感光性のポリイミド樹脂を使用
することができる。
する黒円49aの描かれたフォトマスクフィルム49を
層間樹脂絶縁層50に載置し、露光する(図5(C)参
照)。
処理を行うことで層間樹脂絶縁層50に直径85μmの
バイアホール用開口48を設ける(図5(D)参照)。
なお、レーザを用いて開口48を穿設することもでき
る。そして、液温60℃の過マンガン酸を用いて、開口
48内の樹脂残りを除去する。
層38を設けることで、パッド22上の樹脂残りを防ぐ
ことができ、これにより、パッド22と後述するバイア
ホール60との接続性や信頼性を向上させる。更に、4
0μm径パッド22上に60μm以上の径のトランジシ
ョン層38を介在させることで、60μm径のバイアホ
ール用開口48を確実に接続させることができる。な
お、ここでは、過マンガン酸などの酸化剤を用いて樹脂
残さを除去したが、酸素プラズマなどやコロナ処理を用
いてデスミア処理を行うことも可能である。
で層間樹脂絶縁層50の表面を粗化し、粗化面50αを
形成する(図5(E)参照)。粗化面は、0.05〜5
μmの間が望ましい。
絶縁層50上に、金属層52を設ける。金属層52は、
無電解めっきによって形成させた。予め層間樹脂絶縁層
50の表層にパラジウムなどの触媒を付与させて、無電
解めっき液に5〜60分間浸漬させることにより、0.
1〜5μmの範囲でめっき膜である金属層52を設けた
(図6(A)参照)。その一例として、 〔無電解めっき水溶液〕 NiSO4 0.003 mol/l 酒石酸 0.200 mol/l 硫酸銅 0.030 mol/l HCHO 0.050 mol/l NaOH 0.100 mol/l α、α′−ビピルジル 100 mg/l ポリエチレングリコール(PEG) 0.10 g/l 34℃の液温度で40分間浸漬させた。
製のSV―4540を用い、Ni−Cu合金をターゲッ
トにしたスパッタリングを、気圧0.6Pa、温度80
℃、電力200W、時間5分間の条件で行い、Ni−C
u合金層52を層間樹脂絶縁層50の表面に形成するこ
ともできる。このとき、形成されたNi−Cu合金層5
2の厚さは0.2μmである。
に、市販の感光性ドライフィルムを貼り付け、フォトマ
スクフィルムを載置して、100mJ/cm2で露光し
た後、0.8%炭酸ナトリウムで現像処理し、厚さ15
μmのめっきレジスト54を設ける。次に、めっきレジ
スト54の非形成部に下記条件で電解めっきを施し、厚
さ15μmの電解めっき膜56を形成する(図6(B)
参照)。
む電解めっき液を用いることにより、バイアホール用開
口48を完全に金属で充填する。これにより、同一層に
おけるバイアホール60上面と導体回路58の上面とを
略同一平面にする。
で剥離除去した後、そのめっきレジスト下の金属層52
を硝酸および硫酸と過酸化水素の混合液を用いるエッチ
ングにて溶解除去し、金属層52と電解めっき膜56か
らなる厚さ16μmの導体回路58及びバイアホール6
0を形成し、第二銅錯体と有機酸とを含有するエッチン
グ液によって、粗化面58αを形成する(図6(C)参
照)。なお、粗化面を形成しないことで、コンデンサの
電極として作用する導体回路58の平滑を保っておくこ
ともできる。
樹脂を塗布することにより、層間樹脂絶縁層150を設
ける(図6(D)参照)。硬化性樹脂としては、例えば
ポリオレフィン系樹脂、感光性のポリイミド樹脂を使用
することができる。
を、層間樹脂絶縁層150表面側から照射して、導体回
路58に達する直径80μm、深さ50μmのバイアホ
ール形成用開口148bおよび直径80μm、深さ50
μmの誘電体層形成用の開口148aを設けた(図7
(A) 参照)。上記開口148aおよび148bを形
成する炭酸ガスレーザの照射条件は、パルスエネルギー
が8 〜13mJ、パルス幅が10.・12 〜10・4
s、パルス間隔が1ms以上、ショット数が10〜10
0 である。さらに、CF4 および酸素混合気体のプラ
ズマ処理により、デスミアおよびポリオレフィン系樹脂
絶縁層表面の改質を行い粗化層150αを形成した(図
7(B))。この改質により、表面には、OH基やカルボ
ニル基、COOH基などの親水性基が確認された。なお、酸
素プラズマ処理条件は、電力800W、 500mTor
r、20分間である。
48a内に、BaTiO3とエポキシ樹脂からなる誘電性ペー
ストを、印刷の方法で充填して、誘電体層161を形成
する(図7(C))。この際に、ビアホール形成用の開
口148bは、PET フィルム(図示せず)を貼付けるこ
とによって塞いでおく。誘電性ペーストは、印刷法等に
よって開口内に充填する以外にも、高誘電性材料をスパ
ッタリング法、蒸着法、CVD法等を用いて開口内に直
接的に形成される。ここで、高誘電性材料としては、ペ
ロブスカイト化合物を代表するBaTiO3が最適であり、そ
の他にPZT 、PLZTあるいはBST を用いることもできる。
さらに、二成分系または三成分系のペロブスカイト化合
物を用いることもできる。
脂、ポリイミド樹脂またはポリフェニレンエーテル樹脂
等との混合物を用いて、誘電体層を形成することもでき
る。上記誘電体層の形成は、大容量を得るためにはBaTi
O3が好適であり、製造コストの点からは、BaTiO3とエポ
キシ樹脂との混合物が最適である。また、誘電性ペース
トとしては、高誘電性材料と熱硬化性樹脂との混合物が
望ましい。
誘電性ペースト161は、クロム酸などの酸や酸化剤の
浸漬の方法によりエッチング除去される。このようなエ
ッチング処理としては、HfNO3 、KMnO3 、あるいはドラ
イエッチングがある。
PET フィルムを剥がした後、銅をターゲットにしたスパ
ッタリングを、気圧0.6Pa、温度80℃、電力20
0 W、時間5分間の条件で行って、誘電体層161の
表面と、ポリオレフィン系樹脂からなる層間樹脂絶縁層
150の表面と、バイアホール形成用開口148bの内
壁面に銅スパッタ層152を形成する(図7(D))。
このように形成された銅スパッタ層152の厚さは0.
1μmであった。なお、スパッタリング装置としては、
日本真空技術株式会社製のSV−4540を使用した。
いはめっき法によって形成できる。PVD法としては、
スパッタリング、イオンビームスパタリングなどの蒸着
法が具体的に挙げられる。また、CVD法としては、ア
リルシクロペンタジフェニルパラジウム、ジメチルゴー
ルドアセチルアセテート、スズテトラメチルアクリロニ
トリル、ジコバルトオクタカルボニルアクリロニトリル
などの有機金属(MO)を供給材料とするPE−CVD
(Plasma Enhanced CVD)などが具体的に挙げられる。
に、スパッタリングによって導体層を形成して、上下2
層からなる薄付け導体層を設けることも好適である。こ
の上層の導体層としては、銅の導体層152との密着性
や酸化防止を考慮して、銅層をスパッタリングにより設
けるのが望ましい。薄付け導体層の厚みは、1μm以下
であることが望ましい。さらに、上記スパッタリングに
よる導体層152上に、同種の無電解めっき層を形成し
てもよい。この無電解めっきとしては、銅めっきが最適
であり、その厚みは、0.1 〜3μmの範囲であるこ
とが望ましい。その理由としては、後に行う電解めっき
の導電層としての機能を損なうことなく、エッチング除
去できるからである。
タ層152上に、感光性ドライフィルムを張りつけ、フ
ォトマスクフィルムを載置して、100mJ /cm2 で露
光、0.8 %炭酸ナトリウムで現像処理し、厚さ15
μmのめっきレジスト154を設けた。さらに、銅スパ
ッタ層152をめっきリードとして電解めっきを施し
て、厚さ15μmの電解めっき膜156を形成し、導体
回路9部分の厚付け、およびバイアホール部分160の
めっき充填を行った(図8(A) 参照)。
154を5%KOH で剥離除去した後、そのめっきレジス
ト154下の銅スパッタ層152を硝酸および硫酸/過
酸化水素混合液を用いたエッチングにて溶解除去し、電
解めっき膜156と銅スパッタ層152とからなる導体
回路158、159及びバイアホール160を形成する
とともに、下層の導体回路58と上層の導体回路159
との間にコンデンサー機能を有する誘電体層161を形
成した(図8(B)参照)。
られた層間樹脂絶縁層150上に、厚さ70μmの板状
に形成された後述する熱硬化性樹脂フィルムを積層す
る。この後、温度50〜150℃まで昇温しながら圧力
5kg/cm2で真空圧着ラミネートし、硬化させるこ
とによって樹脂絶縁層250を形成する(図8(C)参
照)。真空圧着時の真空度は、10mmHgである。
ザによって、パルスエネルギー2.0〜10.0mJ、
パルス幅1〜100μs、パルス間隔0.5ms以上、
ショット数3〜50の条件で、樹脂絶縁層250から導
体回路158に至る銅めっきポスト用開口248を形成
する(図9(A)参照)。本実施例では、レーザを用い
るため、種々の材質の絶縁性基板に容易に開口を穿設で
きる。
48内に残留する樹脂をデスミア処理により除去する。
ここでは、デスミア処理により樹脂残さを除去したが、
過マンガン酸などの酸化剤を用いて樹脂残さを除去する
ことも可能である。
ポスト用開口248の表面に、無電解めっきにより銅め
っき膜252を形成する(図8(B)参照)。予め樹脂
絶縁層250および銅めっきポスト用開口248の表層
にパラジウム触媒(アトテック製)などを付与させて、
無電解めっき液に5〜60分間浸漬させることにより、
0.1〜5μmの範囲でめっき膜である金属層252を
設けた。その一例として、 〔無電解めっき水溶液〕 NiSO4 0.003 mol/l 酒石酸 0.200 mol/l 硫酸銅 0.030 mol/l HCHO 0.050 mol/l NaOH 0.100 mol/l α、α′−ビピルジル 100 mg/l ポリエチレングリコール(PEG) 0.10 g/l 34℃の液温度で40分間浸漬させた。
に、例えばスピンコートにより市販の感光性ドライフィ
ルムを貼り付け、フォトマスクフィルムを載置して、1
00mJ/cm2で露光した後、0.8%炭酸ナトリウ
ムで現像処理し、厚さ15μmのめっきレジスト254
を設ける。次に、以下の条件で電解めっきを施して、電
解めっき膜256を形成する(図9(C)参照)。な
お、電解めっき水溶液中の添加剤は、アトテックジャパ
ン社製のカパラシドHLである。
OHで剥離除去した後、そのめっきレジスト下の金属層
252を硝酸および硫酸と過酸化水素の混合液を用いる
エッチングにて溶解除去し、金属層252と電解めっき
膜256からなる銅めっきポスト260を形成し、第二
銅錯体と有機酸とを含有するエッチング液によって、粗
化面260αを形成する(図10(A)参照)。ここ
で、形成される銅めっきポスト260の線熱膨張係数は
3〜40ppm/℃が望ましい。
チルエーテル(DMDG)に60重量%の濃度になるよ
うに溶解させた、クレゾールノボラック型エポキシ樹脂
(日本化薬社製)のエポキシ基50%をアクリル化した
感光性付与のオリゴマー(分子量4000)46.67
重量部、メチルエチルケトンに溶解させた80重量%の
ビスフェノールA型エポキシ樹脂(油化シェル社製、商
品名:エピコート1001)15重量部、イミダゾール
硬化剤(四国化成社製、商品名:2E4MZ−CN)
1.6重量部、感光性モノマーである多官能アクリルモ
ノマー(共栄化学社製、商品名:R604)3重量部、
同じく多価アクリルモノマー(共栄化学社製、商品名:
DPE6A)1.5重量部、分散系消泡剤(サンノプコ
社製、商品名:S−65)0.71重量部を容器にと
り、攪拌、混合して混合組成物を調整し、この混合組成
物に対して光重量開始剤としてベンゾフェノン(関東化
学社製)2.0重量部、光増感剤としてのミヒラーケト
ン(関東化学社製)0.2重量部を加えて、粘度を25
℃で2.0Pa・sに調整したソルダーレジスト組成物
(有機樹脂絶縁材料)を得る。なお、粘度測定は、B型
粘度計(東京計器社製、DVL−B型)で60rpmの
場合はローターNo.4、6rpmの場合はローターNo.3
によった。
記ソルダーレジスト組成物を20μmの厚さで塗布し、
70℃で20分間、70℃で30分間の条件で乾燥処理
を行った後、ソルダーレジストレジスト開口部のパター
ンが描画された厚さ5mmのフォトマスクをソルダーレ
ジスト層70に密着させて1000mJ/cm2の紫外
線で露光し、DMTG溶液で現像処理し、200μmの
直径の開口71を形成する(図10(B)参照)。ま
た、市販のソルダーレジストを用いてもよい。
樹脂絶縁層)70を形成したICチップ20を、塩化ニ
ッケル(2.3×10-1mol/l)、次亞リン酸ナト
リウム(2.8×10-1mol/l)、クエン酸ナトリ
ウム(1.6×10-1mol/l)を含むpH=4.5
の無電解ニッケルめっき液に20分間浸漬して、開口7
1に厚さ5μmのニッケルめっき層72を形成する。さ
らに、その基板を、シアン化金カリウム(7.6×10
-3mol/l)、塩化アンモニウム(1.9×10-1m
ol/l)、クエン酸ナトリウム(1.2×10-1mo
l/l)、次亜リン酸ナトリウム(1.7×10-1mo
l/l)を含む無電解めっき液に80℃の条件で7.5
分間浸漬して、ニッケルめっき層72上に厚さ0.03
μmの金めっき層74を形成することで、銅めっきポス
ト260に半田パッド75を形成する(図10(C)参
照)。
の開口71に、半田ペーストを印刷して、200℃でリ
フローすることにより、半田バンプ76を形成する。こ
れにより、半田バンプ76を有するチップサイズパッケ
ージ10を得ることができる(図11参照)。
b、Sn/Ag、Sn/Ag/Cuなどを用いることが
できる。もちろん、放射線の低α線タイプの半田ペース
トを用いてもよい。
片に分割されたICチップ20(図3(B)参照)を出
発材料とした。ここで、個片に分割されていないICチ
ップ20(図3(A)参照)を出発材料とし、チップサ
イズパッケージ形成後、このチップサイズパッケージを
ダイシングなどによって個片に分割してもよい。
硬化性樹脂フィルムを用いた。この絶縁性基板及び硬化
性樹脂フィルムには、難溶性樹脂(例えば、無機フィラ
ー)、可溶性粒子(例えば、エラストマー)、硬化剤、
その他の成分が含有されている。それぞれについて以下
に説明する。
は、酸または酸化剤に可溶性の粒子(以下、可溶性粒子
という)が酸または酸化剤に難溶性の樹脂(以下、難溶
性樹脂という)中に分散したものである。なお、本発明
で使用する「難溶性」「可溶性」という語は、同一の酸
または酸化剤からなる溶液に同一時間浸漬した場合に、
相対的に溶解速度の早いものを便宜上「可溶性」と呼
び、相対的に溶解速度の遅いものを便宜上「難溶性」と
呼ぶ。
は酸化剤に可溶性の樹脂粒子(以下、可溶性樹脂粒
子)、酸または酸化剤に可溶性の無機粒子(以下、可溶
性無機粒子)、酸または酸化剤に可溶性の金属粒子(以
下、可溶性金属粒子)等が挙げられる。これらの可溶性
粒子は、単独で用いても良いし、2種以上併用してもよ
い。ここで、無機フィラーを配合することで、樹脂絶縁
層の線膨張係数を小さくすることができる。
球状、破砕状等が挙げられる。また、上記可溶性粒子の
形状は、一様な形状であることが望ましい。均一な粗さ
の凹凸を有する粗化面を形成することができるからであ
る。
1〜10μmが望ましい。この粒径の範囲であれば、2
種類以上の異なる粒径のものを含有してもよい。すなわ
ち、平均粒径が0.1〜0.5μmの可溶性粒子と平均
粒径が1〜3μmの可溶性粒子とを含有する等である。
これにより、より複雑な粗化面を形成することができ、
導体回路との密着性にも優れる。なお、本発明におい
て、可溶性粒子の粒径とは、可溶性粒子の一番長い部分
の長さである。
脂、熱可塑性樹脂等からなるものが挙げられ、酸あるい
は酸化剤からなる溶液に浸漬した場合に、上記難溶性樹
脂よりも溶解速度が速いものであれば特に限定されな
い。上記可溶性樹脂粒子の具体例としては、例えば、エ
ポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリフ
ェニレン樹脂、ポリオレフィン樹脂、フッ素樹脂等から
なるものが挙げられ、これらの樹脂の一種からなるもの
であってもよいし、2種以上の樹脂の混合物からなるも
のであってもよい。
からなる樹脂粒子を用いることもできる。上記ゴムとし
ては、例えば、ポリブタジエンゴム、エポキシ変性、ウ
レタン変性、(メタ)アクリロニトリル変性等の各種変
性ポリブタジエンゴム、カルボキシル基を含有した(メ
タ)アクリロニトリル・ブタジエンゴム等が挙げられ
る。これらのゴムを使用することにより、可溶性樹脂粒
子が酸あるいは酸化剤に溶解しやすくなる。つまり、酸
を用いて可溶性樹脂粒子を溶解する際には、強酸以外の
酸でも溶解することができ、酸化剤を用いて可溶性樹脂
粒子を溶解する際には、比較的酸化力の弱い過マンガン
酸塩でも溶解することができる。また、クロム酸を用い
た場合でも、低濃度で溶解することができる。そのた
め、酸や酸化剤が樹脂表面に残留することがなく、後述
するように、粗化面形成後、塩化パラジウム等の触媒を
付与する際に、触媒が付与されなたかったり、触媒が酸
化されたりすることがない。さらに、ゴム等のエラスト
マーを配合することで、樹脂絶縁層が応力を吸収するこ
とができる。
ルミニウム化合物、カルシウム化合物、カリウム化合
物、マグネシウム化合物およびケイ素化合物からなる群
より選択される少なくとも一種からなる粒子等が挙げら
れる。
ば、アルミナ、水酸化アルミニウム等が挙げられ、上記
カルシウム化合物としては、例えば、炭酸カルシウム、
水酸化カルシウム等が挙げられ、上記カリウム化合物と
しては、炭酸カリウム等が挙げられ、上記マグネシウム
化合物としては、マグネシア、ドロマイト、塩基性炭酸
マグネシウム等が挙げられ、上記ケイ素化合物として
は、シリカ、ゼオライト等が挙げられる。これらは単独
で用いても良いし、2種以上併用してもよい。
銅、ニッケル、鉄、亜鉛、鉛、金、銀、アルミニウム、
マグネシウム、カルシウムおよびケイ素からなる群より
選択される少なくとも一種からなる粒子等が挙げられ
る。また、これらの可溶性金属粒子は、絶縁性を確保す
るために、表層が樹脂等により被覆されていてもよい。
る場合、混合する2種の可溶性粒子の組み合わせとして
は、樹脂粒子と無機粒子との組み合わせが望ましい。両
者とも導電性が低くいため樹脂フィルムの絶縁性を確保
することができるとともに、難溶性樹脂との間で熱膨張
の調整が図りやすく、樹脂フィルムからなる樹脂絶縁層
にクラックが発生せず、樹脂絶縁層と導体回路との間で
剥離が発生しないからである。
または酸化剤を用いて粗化面を形成する際に、粗化面の
形状を保持できるものであれば特に限定されず、例え
ば、熱硬化性樹脂、熱可塑性樹脂、これらの複合体等が
挙げられる。また、これらの樹脂に感光性を付与した感
光性樹脂であってもよい。感光性樹脂を用いることによ
り、樹脂絶縁層に露光、現像処理を用いてバイアホール
用開口を形成することできる。これらのなかでは、熱硬
化性樹脂を含有しているものが望ましい。それにより、
めっき液あるいは種々の加熱処理によっても粗化面の形
状を保持することができるからである。
ば、エポキシ樹脂、フェノール樹脂、フェノキシ樹脂、
ポリイミド樹脂、ポリフェニレン樹脂、ポリオレフィン
樹脂、ポリエーテルスルホン、フッ素樹脂等が挙げられ
る。これらの樹脂は単独で用いてもよいし、2種以上を
併用してもよい。さらには、1分子中に、2個以上のエ
ポキシ基を有するエポキシ樹脂がより望ましい。前述の
粗化面を形成することができるばかりでなく、耐熱性等
にも優れてるため、ヒートサイクル条件下においても、
金属層に応力の集中が発生せず、金属層の剥離などが起
きにくいからである。
ゾールノボラック型エポキシ樹脂、ビスフェノールA型
エポキシ樹脂、ビスフェノールF型エポキシ樹脂、フェ
ノールノボラック型エポキシ樹脂、アルキルフェノール
ノボラック型エポキシ樹脂、ビフェノールF型エポキシ
樹脂、ナフタレン型エポキシ樹脂、ジシクロペンタジエ
ン型エポキシ樹脂、フェノール類とフェノール性水酸基
を有する芳香族アルデヒドとの縮合物のエポキシ化物、
トリグリシジルイソシアヌレート、脂環式エポキシ樹脂
等が挙げられる。これらは、単独で用いてもよく、2種
以上を併用してもよい。それにより、耐熱性等に優れる
ものとなる。
記可溶性粒子は、上記難溶性樹脂中にほぼ均一に分散さ
れていることが望ましい。均一な粗さの凹凸を有する粗
化面を形成することができ、樹脂フィルムにバイアホー
ルやスルーホールを形成しても、その上に形成する導体
回路の金属層の密着性を確保することができるからであ
る。また、粗化面を形成する表層部だけに可溶性粒子を
含有する樹脂フィルムを用いてもよい。それによって、
樹脂フィルムの表層部以外は酸または酸化剤にさらされ
ることがないため、樹脂絶縁層を介した導体回路間の絶
縁性が確実に保たれる。
に分散している可溶性粒子の配合量は、樹脂フィルムに
対して、3〜40重量%が望ましい。可溶性粒子の配合
量が3重量%未満では、所望の凹凸を有する粗化面を形
成することができない場合があり、40重量%を超える
と、酸または酸化剤を用いて可溶性粒子を溶解した際
に、樹脂フィルムの深部まで溶解してしまい、樹脂フィ
ルムからなる樹脂絶縁層を介した導体回路間の絶縁性を
維持できず、短絡の原因となる場合がある。
記難溶性樹脂以外に、硬化剤、その他の成分等を含有し
ていることが望ましい。上記硬化剤としては、例えば、
イミダゾール系硬化剤、アミン系硬化剤、グアニジン系
硬化剤、これらの硬化剤のエポキシアダクトやこれらの
硬化剤をマイクロカプセル化したもの、トリフェニルホ
スフィン、テトラフェニルホスフォニウム・テトラフェ
ニルボレート等の有機ホスフィン系化合物等が挙げられ
る。
して0.05〜10重量%であることが望ましい。0.
05重量%未満では、樹脂フィルムの硬化が不十分であ
るため、酸や酸化剤が樹脂フィルムに侵入する度合いが
大きくなり、樹脂フィルムの絶縁性が損なわれることが
ある。一方、10重量%を超えると、過剰な硬化剤成分
が樹脂の組成を変性させることがあり、信頼性の低下を
招いたりしてしまうことがある。
面の形成に影響しない無機化合物あるいは樹脂等のフィ
ラーが挙げられる。上記無機化合物としては、例えば、
シリカ、アルミナ、ドロマイト等が挙げられ、上記樹脂
としては、例えば、ポリイミド樹脂、ポリアクリル樹
脂、ポリアミドイミド樹脂、ポリフェニレン樹脂、メラ
ニン樹脂、オレフィン系樹脂等が挙げられる。これらの
フィラーを含有させることによって、熱膨脹係数の整合
や耐熱性、耐薬品性の向上などを図りチップサイズパッ
ケージの性能を向上させることができる。
ていてもよい。上記溶剤としては、例えば、アセトン、
メチルエチルケトン、シクロヘキサノン等のケトン類、
酢酸エチル、酢酸ブチル、セロソルブアセテートやトル
エン、キシレン等の芳香族炭化水素等が挙げられる。こ
れらは単独で用いてもよいし、2種類以上併用してもよ
い。ただし、これらの樹脂絶縁層は、350℃以上の温
度を加えると溶解、炭化をしてしまう。
ップサイズパッケージ10の構成を示す。この第2実施
例では、層間樹脂絶縁層50の上層の層間樹脂絶縁層
が、層間樹脂絶縁層150A、層間樹脂絶縁層150B
の2層構造になっており、下層側の層間樹脂絶縁層15
0Aに、誘電体層161が設けられている。即ち、層間
樹脂絶縁層150の上層の導体回路158、158c
と、下層の導体回路58との間に、中間導体層159を
設け、下層の導体回路58と中間導体層159との間に
誘電体層161が形成されている。ここでは、下層の導
体回路58と中間導体層159との間に誘電体層161
を形成したが、上層の導体回路158と中間導体層15
9との間に誘電体層を設けることも可能である。
では、下層の導体回路58と中間導体層159との間に
誘電体層161が設けられ、導体回路58,中間導体層
159が対向電極として機能することでコンデンサが構
成されている。チップサイズパッケージ10に、コンデ
ンサを内蔵させることで、高周波領域における電源動作
の安定を得ることができる。また、内蔵させることで、
コンデンサをICチップ20に近い位置に配置でき、I
Cチップの動作を安定させることができる。
10は、誘電体層161の厚みを薄くできるため、第1
実施例の構成と比較してコンデンサの容量を大きくでき
る利点がある。
パッケージ10の製造方法について、図13〜図15を
参照して説明する。ここで、第2実施例のチップサイズ
パッケージ10の製造方法は、図1(A)〜図6(C)
までは、上述した第1実施例と同様で同様であるため説
明を省略する。
縁層50及び導体回路58、バイアホール160を形成
した後、層間樹脂絶縁層50の上層に、層間樹脂絶縁層
150Aを形成し、誘電体層形成用の開口148aをレ
ーザで穿設し、層間樹脂絶縁層150Aの表面を粗化す
る(図13(A))。
48a内に、BaTiO3とエポキシ樹脂からなる誘電性ペー
ストを、印刷の方法で充填して、誘電体層161を形成
する(図13(B))。
パッタリングを、気圧0.6Pa、温度80℃、電力2
00 W、時間5分間の条件で行って、誘電体層161
の表面と、ポリオレフィン系樹脂からなる層間樹脂絶縁
層150の表面と、バイアホール形成用開口148bの
内壁面に銅スパッタ層152aを形成する(図13
(C))。
タ層152a上に、感光性ドライフィルムを張りつけ、
フォトマスクフィルムを載置して、100mJ /cm2 で
露光、0.8 %炭酸ナトリウムで現像処理し、厚さ1
5μmのめっきレジスト154aを設けた。さらに、銅
スパッタ層152aをめっきリードとして電解めっきを
施して、厚さ15μmの電解めっき膜156aを形成し
た(図13(D) 参照)。
154aを5%KOH で剥離除去した後、そのめっきレジ
スト154a下の銅スパッタ層152aをエッチングに
て溶解除去し、電解めっき膜156aと銅スパッタ層1
52aとからなる中間導体層159を形成するととも
に、下層の導体回路58と中間導体層159との間にコ
ンデンサー機能を有する誘電体層161を形成した(図
14(A)参照)。
に、層間樹脂絶縁層150Bを形成した(図14(B)
参照)。
に中間導体層159へ至る開口148cと、層間樹脂絶
縁層150B、150Aに導体回路58へ至る開口14
8bとを穿設し、層間樹脂絶縁層150Bの表面を粗化
する(図14(C)参照)。
パッタリングを行って、層間樹脂絶縁層150Bの表面
と、開口148b、148cの内壁面に銅スパッタ層1
52bを形成する(図15(A))。
タ層152b上に、厚さ15μmのめっきレジスト15
4bを設けた。さらに、電解めっきを施して、厚さ15
μmの電解めっき膜156bを形成した(図15(B)
参照)。
154bを5%KOH で剥離除去した後、そのめっきレジ
スト154b下の銅スパッタ層152bをエッチングに
て溶解除去し、電解めっき膜156aと銅スパッタ層1
52aとからなり、導体回路58へ至るバイアホール1
60Bと中間導体層159へ至るバイアホール160C
とを形成する(図15(C)参照)。以降の工程は、図
8(C)〜図10(C)を参照して上述した第1実施例
と同様であるため説明を省略する。
ップサイズパッケージ10の構成を示す。第1実施例、
第2実施例では、層間樹脂絶縁層に誘電体層161が設
けられたが、第3実施例では、最外層の絶縁層250に
誘電体層161が設けられている。即ち、絶縁層250
の上面に導体回路159を設け、下層の導体回路58と
の間に誘電体層161が形成されている。
では、下層の導体回路58と導体体層159との間に誘
電体層161が設けられ、導体回路58,導体回路15
9が対向電極として機能することでコンデンサが構成さ
れている。チップサイズパッケージ10に、コンデンサ
を内蔵させることで、高周波領域における電源動作の安
定を得ることができる。また、内蔵させることで、コン
デンサをICチップ20に近い位置に配置でき、ICチ
ップの動作を安定させることができる。
パッケージ10の製造方法について、図17、図18を
参照して説明する。ここで、第3実施例のチップサイズ
パッケージ10の製造方法は、図1(A)〜図8(B)
までは、上述した第1実施例と同様で同様であるため説
明を省略する。
0が設けられた層間樹脂絶縁層50上に、厚さ70μm
の板状に形成された前述した熱硬化性樹脂フィルムを積
層する。この後、温度50〜150℃まで昇温しながら
圧力5kg/cm2で真空圧着ラミネートし、硬化させ
ることによって樹脂絶縁層250を形成する(図17
(A)参照)。
て、樹脂絶縁層250から導体回路158に至る誘電体
層形成用開口248a及び銅めっきポスト用開口248
bを形成する(図17(B)参照)。
48a内に、BaTiO3とエポキシ樹脂からなる誘電性ペー
ストを、印刷の方法で充填して、誘電体層161を形成
する(図17(C))。
ングを行って、誘電体層161の表面と絶縁層250の
表面と、バイアホール形成用開口248bの内壁面に銅
スパッタ層252を形成する(図18(A))。
タ層252上にめっきレジスト254を設けた。さら
に、電解めっきを施して、電解めっき膜256を形成し
た(図18(B) 参照)。
254を5%KOH で剥離除去した後、そのめっきレジス
ト254下の銅スパッタ層252をエッチングにて溶解
除去し、電解めっき膜256と銅スパッタ層252とか
らなる銅めっきポスト260、導体回路159を形成す
るとともに、下層の導体回路58と導体回路159との
間にコンデンサー機能を有する誘電体層161を形成し
た(図18(C)参照)。以降の工程は、図10(B)
及び図10(C)を参照して上述した第1実施例と同様
であるため説明を省略する。
ップサイズパッケージ10の構成を示す。第1実施例、
第2実施例、第3実施例では、層間樹脂絶縁層に誘電体
層161が設けられたが、第4実施例では、層間樹脂絶
縁層150にチップコンデンサCが収容されている。
では、チップコンデンサCを内蔵させることで、高周波
領域における電源動作の安定を得ることができる。ま
た、内蔵させることで、コンデンサをICチップ20に
近い位置にチップコンデンサCを配置でき、ICチップ
の動作を安定させることができる。また、チップコンデ
ンサを用いるため、コンデンサの容量を大きくできる。
パッケージ10の製造方法について、図20、図21を
参照して説明する。ここで、第4実施例のチップサイズ
パッケージ10の製造方法は、図1(A)〜図6(C)
までは、上述した第1実施例と同様で同様であるため説
明を省略する。
コンデンサCを収容する位置に通孔150aを設けた樹
脂フィルムを載置し、硬化させることで層間樹脂絶縁層
150を形成する(図20(A))。ここでは、半硬化
の樹脂フィルムを用い、下層の樹脂絶縁層を覆った後、
当該樹脂フィルムを硬化させることが望ましい。樹脂を
塗布してから開口を設けるのと比較して、製造し易いか
らである。
半田等からなる導電性ペースト157を印刷により配設
する(図20(B))。該導電性ペーストを介して導体
回路58とチップコンデンサの端子とを確実に接続させ
ることができる。
サCを収容する(図20(C)、図21(A))。
層150表面側から照射して、導体回路58に達する直
径80μm、深さ50μmのバイアホール形成用開口1
48を設けた(図20(B) 参照)。さらに、CF4
および酸素混合気体のプラズマ処理により、デスミアお
よびポリオレフィン系樹脂絶縁層表面の改質を行い粗化
層を形成した。
めっき層からなる導体回路159、158及びバイアホ
ール160を形成する。以降の工程は、図8(C)〜図
10(C)を参照して上述した第1実施例と同様である
ため、説明を省略する。
ップサイズパッケージ10の構成を示す。第4実施例で
は、層間樹脂絶縁層151にチップコンデンサC誘電体
層161が設けられたが、第5実施例では、絶縁層25
0にチップコンデンサCが収容されている。
では、チップコンデンサCを内蔵させることで、高周波
領域における電源動作の安定を得ることができる。ま
た、内蔵させることで、コンデンサをICチップ20に
近い位置にチップコンデンサCを配置でき、ICチップ
の動作を安定させることができる。また、チップコンデ
ンサを用いるため、コンデンサの容量を大きくできる。
パッケージ10の製造方法について、図23、図24を
参照して説明する。ここで、第5実施例のチップサイズ
パッケージ10の製造方法は、図1(A)〜図8(B)
までは、上述した第1実施例と同様で同様であるため説
明を省略する。
ップコンデンサCを収容する位置に通孔250aを設け
た樹脂フィルムを載置し、硬化させることで絶縁層25
0Aを形成する(図23(A))。
に半田等からなる導電性ペースト157を印刷により配
設する(図23(B))。
サCを収容する(図23(C))。
ルムを載置し、硬化させることで絶縁層250Bを形成
する(図24(A))。
B表面側から照射して、チップコンデンサCに達する開
口248aと、導体回路58に達する開口248bを設
けた(図24(B) 参照)。
めっき層からなるバイアホール260A及び銅めっきポ
スト260Bを形成する。以降の工程は、図10
(B)、図10(C)を参照して上述した第1実施例と
同様であるため、説明を省略する。
例に係る半導体素子の製造工程図である。
例に係る半導体素子の製造工程図である。
半導体素子の製造工程図である。
ウエハー20Aの平面図であり、(B)は、個片化され
た半導体素子の平面図である。
本発明の第1実施例に係るチップサイズパッケージの製
造工程図である。
例に係るチップサイズパッケージの製造工程図である。
例に係るチップサイズパッケージの製造工程図である。
チップサイズパッケージの製造工程図である。
チップサイズパッケージの製造工程図である。
るチップサイズパッケージの製造工程図である。
断面図である。
断面図である。
施例に係るチップサイズパッケージの製造工程図であ
る。
るチップサイズパッケージの製造工程図である。
るチップサイズパッケージの製造工程図である。
断面図である。
るチップサイズパッケージの製造工程図である。
るチップサイズパッケージの製造工程図である。
断面図である。
るチップサイズパッケージの製造工程図である。
るチップサイズパッケージの製造工程図である。
断面図である。
るチップサイズパッケージの製造工程図である。
るチップサイズパッケージの製造工程図である。
断面図である。
Claims (11)
- 【請求項1】 半導体素子上に、導体回路と樹脂絶縁層
とが交互に積層され、その導体回路間がバイアホールに
て接続された半導体チップであって、 前記樹脂絶縁層の導体回路間に、高誘電性材料を含む誘
電体層が形成されていることを特徴とする半導体チッ
プ。 - 【請求項2】 半導体素子に、導体回路と樹脂絶縁層
とが交互に積層され、その導体回路間がバイアホールに
て接続された半導体チップであって、 隣接する2つの導体回路の間に中間導体層を設け、その
隣接する導体回路のいずれか一方と中間導体層との間
に、高誘電性材料を含む誘電体層が形成されていること
を特徴とする半導体チップ。 - 【請求項3】 一部のビアホールは、上記誘電体層を
介して隣接する導体層に接続されていることを特徴とす
る請求項2に記載の半導体チップ。 - 【請求項4】 上記誘電体層は、BaTiO3を代表とするペ
ロブスカイト化合物からなる高誘電性材料またはそれと
エポキシ、ポリフェニレンエーテル(PPE )、ポリイミ
ド等の有機材料との混合体から形成されることを特徴と
する請求項1〜請求項3のいずれか1に記載の半導体チ
ップ。 - 【請求項5】 少なくとも以下の(a)〜(d)の工程
を経る、半導体素子上に、導体回路と樹脂絶縁層とが交
互に積層され、その導体回路間がビアホールにて接続さ
れた半導体チップの製造方法: (a)前記樹脂絶縁層上に導体回路を形成する工程; (b)その導体回路を覆って上層の樹脂絶縁層を形成す
る工程; (c)前記上層の樹脂絶縁層の表面から上記導体回路に
達する孔を形成し、その孔内に、高誘電性材料を含む誘
電性物質を充填して、誘電体層を形成する工程; (d)上記上層の樹脂絶縁層の表面に、上記誘電体層に
接触する他の導体回路を形成する工程。 - 【請求項6】 少なくとも以下の(a)〜(f)の工程
を経る、半導体素子上に、導体回路と樹脂絶縁層とが交
互に積層され、その導体回路間がビアホールにて接続さ
れた半導体チップの製造方法: (a)第1の樹脂絶縁層上に第1の導体回路を形成する
工程; (b)前記第1の導体層を覆って第2の樹脂絶縁層を形
成する工程; (c)前記第2の樹脂絶縁層の表面から上記第1の導体
回路に達する開口を形成し、その開口内に、高誘電性材
料を含む誘電性物質を充填して、誘電体層を形成する工
程 (d)上記第2の樹脂絶縁層の表面に、上記誘電体層を
覆う第2の導体回路を形成する工程; (e)前記第2の導体回路を覆って、第3の樹脂絶縁層
を形成する工程; (f)前記第3の樹脂絶縁層の表面から上記第1および
第2の導体回路に達する開口をそれぞれ形成し、それら
の開口に対してビアホールを形成する工程。 - 【請求項7】 上記誘電体層は、スパッタ法、蒸着
法、CVD法、印刷法、ロールコータを用いた方法、ス
ピンコータを用いた方法、またはカーテンコータを用い
た方法のいずれかの方法で形成されることを特徴とする
請求項5又は請求項6に記載の半導体チップの製造方
法。 - 【請求項8】 半導体素子上に、導体回路と樹脂絶縁層
とが交互に積層され、その導体回路間がバイアホールに
て接続された半導体チップであって、前記樹脂絶縁層の
導体回路間に、チップコンデンサが配置されていること
を特徴とする半導体チップ。 - 【請求項9】 少なくとも以下の(a)〜(d)の工程
を経る、半導体素子上に、導体回路と樹脂絶縁層とが交
互に積層され、その導体回路間がビアホールにて接続さ
れた半導体チップの製造方法: (a)下層の樹脂絶縁層上に導体回路を形成する工程; (b)上記下層の樹脂絶縁層を覆って、所定の導体回路
に対応する位置に開口を設けた上層の樹脂絶縁層を形成
する工程; (c)前記開口内にチップコンデンサを収容する工程; (d)上記上層の樹脂絶縁層の表面に、上記チップコン
デンサに接触する他の導体回路を形成する工程。 - 【請求項10】 前記開口を設けた上層の樹脂絶縁層を
形成する工程において、半硬化の樹脂フィルムで下層の
樹脂絶縁層を覆った後、当該樹脂フィルムを硬化させる
ことを特徴とする請求項9の半導体チップの製造方法。 - 【請求項11】 前記開口内にチップコンデンサを収容
する工程において、導体回路とチップコンデンサとの間
に導電体を介在させることを特徴とする請求項9又は請
求項10の半導体チップの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001328020A JP3850262B2 (ja) | 2001-10-25 | 2001-10-25 | 半導体チップ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001328020A JP3850262B2 (ja) | 2001-10-25 | 2001-10-25 | 半導体チップ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003133476A true JP2003133476A (ja) | 2003-05-09 |
JP3850262B2 JP3850262B2 (ja) | 2006-11-29 |
Family
ID=19144161
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001328020A Expired - Fee Related JP3850262B2 (ja) | 2001-10-25 | 2001-10-25 | 半導体チップ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3850262B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005167154A (ja) * | 2003-12-05 | 2005-06-23 | Mitsui Mining & Smelting Co Ltd | 電子部品実装用プリント配線基板およびその製造方法ならびに半導体装置 |
US7377032B2 (en) | 2003-11-21 | 2008-05-27 | Mitsui Mining & Smelting Co., Ltd. | Process for producing a printed wiring board for mounting electronic components |
US7598459B2 (en) | 2005-06-21 | 2009-10-06 | Seiko Epson Corporation | Electronic board, method of manufacturing the same, and electronic device |
US7760512B2 (en) | 2005-06-21 | 2010-07-20 | Seiko Epson Corporation | Electronic board, method of manufacturing the same, and electronic device |
US8278217B2 (en) | 2004-10-22 | 2012-10-02 | Fujitsu Limited | Semiconductor device and method of producing the same |
DE102008046864B4 (de) * | 2007-09-14 | 2013-12-19 | Infineon Technologies Ag | Halbleiterstruktur mit Kondensator und Herstellungsverfahren dafür |
DE102008051443B4 (de) * | 2007-10-26 | 2014-04-03 | Infineon Technologies Ag | Halbleitermodul und Herstellungsverfahren hierfür |
-
2001
- 2001-10-25 JP JP2001328020A patent/JP3850262B2/ja not_active Expired - Fee Related
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7377032B2 (en) | 2003-11-21 | 2008-05-27 | Mitsui Mining & Smelting Co., Ltd. | Process for producing a printed wiring board for mounting electronic components |
JP2005167154A (ja) * | 2003-12-05 | 2005-06-23 | Mitsui Mining & Smelting Co Ltd | 電子部品実装用プリント配線基板およびその製造方法ならびに半導体装置 |
US8278217B2 (en) | 2004-10-22 | 2012-10-02 | Fujitsu Limited | Semiconductor device and method of producing the same |
US7598459B2 (en) | 2005-06-21 | 2009-10-06 | Seiko Epson Corporation | Electronic board, method of manufacturing the same, and electronic device |
US7760512B2 (en) | 2005-06-21 | 2010-07-20 | Seiko Epson Corporation | Electronic board, method of manufacturing the same, and electronic device |
US8191247B2 (en) | 2005-06-21 | 2012-06-05 | Seiko Epson Corporation | Electronic board, method of manufacturing the same, and electronic device |
DE102008046864B4 (de) * | 2007-09-14 | 2013-12-19 | Infineon Technologies Ag | Halbleiterstruktur mit Kondensator und Herstellungsverfahren dafür |
DE102008051443B4 (de) * | 2007-10-26 | 2014-04-03 | Infineon Technologies Ag | Halbleitermodul und Herstellungsverfahren hierfür |
US9331057B2 (en) | 2007-10-26 | 2016-05-03 | Infineon Technologies Ag | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP3850262B2 (ja) | 2006-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1207730B1 (en) | Electroplating solution, method for fabricating multilayer printed wiring board using the solution, and multilayer printed wiring board | |
JP3850261B2 (ja) | 半導体チップ | |
JP4508380B2 (ja) | 多層プリント配線板の製造方法 | |
JP4931283B2 (ja) | プリント配線板及びプリント配線板の製造方法 | |
JP3850262B2 (ja) | 半導体チップ | |
JP4475836B2 (ja) | 半導体素子の製造方法 | |
JP2003007896A (ja) | 多層プリント配線板 | |
JP2003101244A (ja) | 多層プリント配線板の製造方法および多層プリント配線板 | |
JP4707273B2 (ja) | 多層プリント配線板の製造方法 | |
JP4863564B2 (ja) | プリント配線板及びプリント配線板の製造方法 | |
JP4707283B2 (ja) | 半導体チップ | |
JP3916946B2 (ja) | 電解めっき液の評価方法および多層プリント配線板の製造方法 | |
JP4535598B2 (ja) | 多層プリント配線板および多層プリント配線板の製造方法 | |
JP2002050874A (ja) | 多層プリント配線板および多層プリント配線板の製造方法 | |
JP4605888B2 (ja) | 多層プリント配線板および多層プリント配線板の製造方法 | |
JP4722961B2 (ja) | 半導体素子を内蔵する多層プリント配線板の製造方法 | |
JP4656737B2 (ja) | 多層プリント配線板および多層プリント配線板の製造方法 | |
JP4049554B2 (ja) | 多層プリント配線板および多層プリント配線板の製造方法 | |
JP2003078006A (ja) | 半導体チップおよびその製造方法 | |
JP4321978B2 (ja) | 多層プリント配線板および多層プリント配線板の製造方法 | |
JP4521947B2 (ja) | 無電解めっき用前処理液、無電解めっき用処理液、および、多層プリント配線板の製造方法 | |
JP4535559B2 (ja) | 多層プリント配線板 | |
JP4748889B2 (ja) | 多層プリント配線板の製造方法 | |
JP3850259B2 (ja) | 半導体チップ | |
JP4530469B2 (ja) | 多層プリント配線板および多層プリント配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040819 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20050901 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060301 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060313 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060511 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060612 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060808 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060829 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060829 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3850262 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090908 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100908 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100908 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110908 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120908 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120908 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130908 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |