DE102008051443B4 - Halbleitermodul und Herstellungsverfahren hierfür - Google Patents
Halbleitermodul und Herstellungsverfahren hierfür Download PDFInfo
- Publication number
- DE102008051443B4 DE102008051443B4 DE200810051443 DE102008051443A DE102008051443B4 DE 102008051443 B4 DE102008051443 B4 DE 102008051443B4 DE 200810051443 DE200810051443 DE 200810051443 DE 102008051443 A DE102008051443 A DE 102008051443A DE 102008051443 B4 DE102008051443 B4 DE 102008051443B4
- Authority
- DE
- Germany
- Prior art keywords
- electrode
- layer
- semiconductor
- metal layer
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 179
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 239000003990 capacitor Substances 0.000 claims abstract description 50
- 229920000642 polymer Polymers 0.000 claims abstract description 31
- 238000002161 passivation Methods 0.000 claims abstract description 17
- 229910010272 inorganic material Inorganic materials 0.000 claims abstract description 8
- 239000011147 inorganic material Substances 0.000 claims abstract description 8
- 229910052751 metal Inorganic materials 0.000 claims description 76
- 239000002184 metal Substances 0.000 claims description 76
- 238000000034 method Methods 0.000 claims description 43
- 239000012778 molding material Substances 0.000 claims description 14
- 238000000059 patterning Methods 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 2
- 239000011810 insulating material Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 114
- 235000012431 wafers Nutrition 0.000 description 28
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 210000001654 germ layer Anatomy 0.000 description 6
- 239000012790 adhesive layer Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000001746 injection moulding Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 239000002966 varnish Substances 0.000 description 2
- 239000002390 adhesive tape Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000000748 compression moulding Methods 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229920001169 thermoplastic Polymers 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 239000004416 thermosoftening plastic Substances 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
- H01L23/5223—Capacitor integral with wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/642—Capacitive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05541—Structure
- H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
- H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Halbleitermodul, umfassend: einen Halbleiterchip (1), der eine integrierte Schaltung mit einer ersten Elektrode (5) eines Kondensators (6) enthält; eine aus einem anorganischen Material bestehende Isolierschicht (7) auf der ersten Elektrode (5), wobei die Isolierschicht (7) Teil einer auf einer Halbleiterchipoberfläche aufgebrachten Passivierungsschicht des Halbleiterchips (1) ist; eine auf der Isolierschicht (7) aufgebrachte zweite Elektrode des Kondensators (6), wobei die zweite Elektrode (8) aus einer leitenden Schicht hergestellt ist, die eine Umverdrahtungsschicht ist; und eine über der zweiten Elektrode (8) angeordnete Polymerschicht (22).
Description
- Die Erfindung betrifft einen Kondensator enthaltende Halbleitermodule sowie ein Verfahren zum Herstellen eines Kondensators in einem Halbleitermodul.
- Halbleiter-Bauelemente enthalten einen oder mehrere Halbleiterchips, die interne Halbleiterstrukturen und möglicherweise interne mechanische Strukturen besitzen können. In der Regel weisen die Halbleiterchips von solchen Bauelementen Chip-Pads auf, die durch eine leitende Umverteilungsschicht an externe Halbleiter-Bauelementkontakte angeschlossen sind.
-
US 2005/0151249 A1 - In
US 2006/0284323 A1 - Eine der Erfindung zugrunde liegende Aufgabenstellung kann darin gesehen werden, ein kostengünstiges einen Kondensator enthaltendes Halbleitermodul sowie ein kostengünstiges Verfahren zur Herstellung eines solchen Halbleitermoduls zu schaffen.
- Die der Erfindung zugrunde liegende Aufgabenstellung wird durch die Merkmale der unabhängigen Ansprüche gelöst. Weitere Ausgestaltungen und Ausführungsbeispiele sind Gegenstand der abhängigen Ansprüche.
- Die beiliegenden Zeichnungen sind aufgenommen, um ein eingehenderes Verständnis von Ausführungsformen zu vermitteln. Die Zeichnungen veranschaulichen Ausführungsformen und dienen zusammen mit der Beschreibung der Erläuterung von Prinzipien von Ausführungsformen. Die Elemente der Zeichnungen sind relativ zueinander nicht notwendigerweise maßstabsgetreu. Gleiche Bezugszahlen bezeichnen entsprechende ähnliche Teile.
-
1 zeigt eine schematische Querschnittsansicht eines Halbleiter-Bauelements für ein erstes Ausführungsbeispiel; -
2 zeigt eine schematische Querschnittsansicht eines Halbleiter-Bauelements für ein zweites Ausführungsbeispiel; -
3 zeigt eine schematische Querschnittsansicht des in1 gezeigten Halbleiter-Bauelements in einem Verfahren zum Herstellen des in5 gezeigten Halbleitermoduls; -
4 zeigt eine schematische Querschnittsansicht des in3 gezeigten Halbleiter-Bauelements in einem Verfahren zum Herstellen des in5 gezeigten Halbleitermoduls; -
5 zeigt eine schematische Querschnittsansicht eines auf der Basis des in1 gezeigten Halbleiter-Bauelements hergestellten Halbleitermoduls; -
6 zeigt eine Perspektivansicht eines Halbleiterchips, der Chip-Pads (Chip-Anschlussflecken) und eine untere Elektrode eines Kondensators enthält; -
7 zeigt eine Perspektivansicht eines Halbleiter-Bauelements gemäß einem zweiten Ausführungsbeispiel, das den in6 gezeigten Halbleiterchip enthält; -
8 zeigt eine schematische Querschnittsansicht des in7 gezeigten Halbleiter-Bauelements entlang der Linie A-B; -
9 zeigt eine schematische Querschnittsansicht eines in8 gezeigten Details X; -
10 zeigt eine schematische Querschnittsansicht eines ersten Moduls, das ein Halbleiter-Bauelement gemäß einer Ausführungsform enthält; -
11 zeigt eine schematische Querschnittsansicht eines zweiten Moduls, das ein Halbleiter-Bauelement gemäß einer Ausführungsform enthält; -
12 zeigt eine schematische Querschnittsansicht eines in11 gezeigten Details; -
13 zeigt eine schematische Querschnittsansicht eines Halbleiter-Bauelements gemäß einem weiteren Ausführungsbeispiel; -
14 –16 zeigen schematische Darstellungen von Fabrikationsprozessen zum Herstellen des Halbleiter-Bauelements von13 und -
17 –20 zeigen schematische Querschnittsansichten, die Fabrikationsprozesse zum Herstellen eines dritten Moduls zeigen, das ein Halbleiter-Bauelement wie in13 dargestellt enthält. - In der vorliegenden Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, in denen als Veranschaulichung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung ausgeführt werden kann. In dieser Hinsicht wird Richtungsterminologie wie etwa „Oberseite”, „Unterseite”, „Vorderseite”, „Rückseite”, „vorderer”, „hinterer” usw. unter Bezugnahme auf die Orientierung der beschriebenen Figur(en) benutzt. Weil Komponenten von Ausführungsformen in einer Reihe verschiedener Orientierungen positioniert sein können, wird die Richtungsterminologie zu Zwecken der Darstellung verwendet und ist insoweit nicht beschränkend.
- Es versteht sich, dass die Merkmale der verschiedenen hierin beschriebenen Ausführungsbeispiele miteinander kombiniert werden können, sofern nicht spezifisch etwas anderes angegeben ist.
- Nachfolgend werden Ausführungsformen der Erfindung unter Bezugnahme auf die Zeichnungen beschrieben, wobei im Allgemeinen gleiche Bezugzahlen zur Bezugnahme insgesamt auf gleiche Elemente in der Beschreibung verwendet werden und wobei die verschiedenen Strukturen nicht notwendigerweise maßstabsgetreu gezeichnet sind. In der folgenden Beschreibung werden zu Erläuterungszwecken zahlreiche spezifische Details dargelegt, um ein eingehendes Verständnis eines oder mehrerer Aspekt von Ausführungsformen der Erfindung zu vermitteln.
- Halbleiter-Bauelemente mit einem eingebetteten Kondensator sind unten beschrieben. Die Halbleiter-Bauelemente enthalten einen Halbleiterchip, der von extrem unterschiedlichen Arten sein kann, über verschiedene Technologien hergestellt sein kann und beispielsweise integrierte elektrische Schaltungen, elektrooptische Schaltungen, mikromechanische Strukturen wie etwa Brücken, Membranen oder Zungenstrukturen und passive Elemente enthalten kann. Diese integrierte Schaltung, falls innerhalb des Chips vorgesehen, kann eine erste Elektrode eines Kondensators enthalten. Die erste Elektrode kann z. B. aus dem Metall hergestellt sein, das verwendet wird, um die interne Verdrahtung des Halbleiterchips zu erzeugen, wie etwa Kupfer oder Aluminium. Weiterhin enthält das Halbleiter-Bauelement eine zweite Elektrode, die durch eine Isolierschicht von der ersten Elektrode getrennt ist. Diese zweite Elektrode des Kondensators ist über dem Halbleiterchip angeordnet, das heißt, sie bildet keinen Teil der internen Chip-Verdrahtung oder -Metallisierung des Halbleiterchips. Die zweite Elektrode kann aus einem beliebigen geeigneten Material, z. B. einem Metall, einem leitenden Polymer usw., hergestellt sein.
- Gemäß der Erfindung ist die die erste Elektrode und die zweite Elektrode trennende Isolierschicht aus einem anorganischen Material hergestellt. In der Technik der Halbleiterverarbeitung wird üblicherweise eine Isolierschicht aus anorganischem Material (sogenannte Passivierungsschicht) auf der Halbleiterchipoberfläche aufgebracht. Diese Passivierungsschicht wird als die Isolierschicht verwendet, die die erste und zweite Elektrode des Kondensators trennt.
- Die Isolierschicht kann aus einem beliebigen geeigneten Material hergestellt sein, wie etwa z. B. Siliziumoxid, Siliziumnitrid oder Oxynitrid. Ferner sind Mischungen aus solchen Materialien möglich.
- Je dünner die Isolierschicht zwischen der ersten und zweiten Elektrode, umso höher ist die Kapazität des Kondensators. Die Dicke der Isolierschicht auf der ersten Elektrode kann unter 300 nm liegen, insbesondere unter 200 nm. In der Regel besitzen bei der Halbleiterverarbeitung verwendete harte Passivierungsschichten eine Dicke von 100 nm oder mehr. Es ist deshalb möglich, eine solche harte Passivierungsschicht ohne weitere Verarbeitung als die in dem Kondensator verwendete Isolierschicht zu verwenden. Es ist jedoch auch möglich, dass die Isolierschicht auf der ersten Elektrode eine Dicke von unter 50 nm besitzt, insbesondere unter 30 nm. In diesem Fall ist es möglich, einen dünneren Abschnitt der Passivierungsschicht als die Isolierschicht innerhalb des Kondensators zu verwenden.
- Herkömmliche Halbleiter-Bauelemente verwenden Kondensatoren, die entweder vollständig in den Halbleiterchip integriert sind (beide Elektroden davon sind durch Metallschichten des Halbleiterchips ausgebildet) oder vollständig in einer Umverteilungsschichtstruktur etabliert sind, die Polymerschichten und Metallschichten enthält, die zum Führen von elektrischen Signalen zwischen externen Kontaktpads des Halbleiter-Bauelements und Chip-Pads des Halbleiterchips verwendet werden. Vollständig in die Umverteilungsschichtstruktur eingebettete Kondensatoren besitzen Kapazitäten pro Fläche von in der Regel etwa 3 bis 5 pF/mm2. Zudem können hohe Toleranzen von in der Regel 3 bis 5% oder mehr auftreten. Andererseits können Kondensatoren gemäß unten beschriebener Ausführungsformen eine signifikant höhere Kapazität pro Fläche von etwa 100 bis 550 pF/mm2 oder sogar noch mehr aufweisen. Weiterhin sind Toleranzen signifikant niedriger, weil die erste Elektrode, die während der Frontend-Waferverarbeitung hergestellt wird, mit einer viel höheren Genauigkeit als jede Elektrode implementiert werden kann, die in dem Umverteilungsschichtsystem während der Backend-Verarbeitung hergestellt wird.
- Bei allen Ausführungsformen können die Chip-Pads des Halbleiterchips aus der gleichen Metallschicht wie die erste Elektrode des Kondensators hergestellt werden. Diese Metallschicht kann die während der Frontend-Verarbeitung aufgebrachte oberste Metallschicht des Halbleiterchips sein.
- Andererseits kann die zweite Elektrode aus der gleichen Metallschicht wie eine Leitung hergestellt sein, die Kontaktpads, die externe Anschlüsse des Halbleiter-Bauelements darstellen, mit den Chip-Pads des Halbleiterchips verbindet. Somit wird die zweite Elektrode im Rahmen der Herstellung des Umverteilungsschichtsystems während der Backend-Verarbeitung hergestellt. Deshalb wird die durch die Frontend-Verarbeitungstechnologie zur Verfügung stehende hohe Positionsgenauigkeit mit der in den Backend-Prozessen verfügbaren Kosteneffizienz kombiniert.
- Ausführungsformen des Halbleiter-Bauelements können so gut wie in allen Arten von Modulen implementiert werden. Beispielhaft können weiter unten beschriebene Ausführungsformen des Halbleiter-Bauelements in Modulen vom „Fan-Out”-Typ implementiert werden, bei denen der Halbleiterchip in ein Formmaterial eingebettet ist, das den Halbleiterchip seitlich umgibt. Weiterhin können Mehrchipmodule (z. B. vom Fan-Out-Typ) bereitgestellt werden, bei denen mehrere Chips in ein Formmaterial eingebettet sind, das die Halbleiterchips seitlich umgibt. Bei solchen Mehrfachchipmodulen enthalten möglicherweise nur einige der Halbleiterchips eine erste Elektrode eines Kondensators gemäß der Erfindung. Genauer gesagt kann ein erster Halbleiterchip eine integrierte Schaltung (und optional keine erste Elektrode eines Kondensators gemäß der Erfindung) enthalten, und ein zweiter Halbleiterchip kann eine derartige erste Elektrode eines Kondensators und ein mit der ersten Elektrode verbundenes Chip-Pad enthalten, optional jedoch keine integrierte Schaltung (d. h. Transistoren usw.).
-
1 zeigt ein Halbleiter-Bauelement100 gemäß einem ersten Ausführungsbeispiel. Das Halbleiter-Bauelement100 enthält einen Halbleiterchip1 mit einer ersten Hauptoberfläche2 . Chip-Pads3 ,4 sind an der ersten Hauptoberfläche2 des Halbleiterchip1 exponiert. Ferner wird eine erste Elektrode5 eines Kondensators6 an der ersten Hauptoberfläche2 des Halbleiterchips1 bereitgestellt. Die Chip-Pads3 ,4 und die erste Elektrode5 können aus der gleichen Metallschicht strukturiert sein. Diese Metallschicht kann die während der Frontend-Wafer-Level-Verarbeitung aufgebrachte oberste Metallschicht sein. Ähnlich den Chip-Pads3 ,4 bildet die erste Elektrode5 einen Teil der ersten Hauptoberfläche2 des Halbleiterchips1 . Wie in der Technik bekannt, werden während der Frontend-Waferverarbeitung integrierte Schaltungen (mit Funktionselementen wie etwa z. B. Transistoren, Dioden, chipinternen Kondensatoren usw. und eine interne Chipverdrahtung) in den Halbleiterchips ausgebildet, wobei die Chip-Pads3 ,4 durch die interne Chipverdrahtung an die Funktionselemente der integrierten Schaltung angeschlossen werden. - Die erste Hauptoberfläche
2 des Halbleiterchips1 ist mit einer Isolierschicht7 bedeckt. Diese Isolierschicht7 kann auch während der Frontend-Verarbeitung eines Wafers, bei der mehrere Halbleiterchips1 hergestellt werden, aufgebracht werden. Die Isolierschicht7 ist eine aus einem anorganischen Material wie etwa Siliziumoxid, Siliziumnitrid, Oxynitrid usw. hergestellte harte Passivierungsschicht. In der Regel bedeckt diese Isolierschicht7 im Wesentlichen die ganze erste Hauptoberfläche2 des Halbleiterchips1 , das heißt, wird nur über den Chip-Pads3 ,4 entfernt, um einen elektrischen Kontakt dorthin zu gestatten. - Eine zweite Elektrode
8 des Kondensators6 wird über der Isolierschicht7 aufgebracht und kann in direktem Kontakt dazu stehen. Somit kann die Dicke der Isolierschicht7 den Abstand zwischen der ersten Elektrode5 und der zweiten Elektrode8 des Kondensators6 definieren. Die zweite Elektrode8 kann wie zuvor erwähnt aus einem beliebigen leitenden Material hergestellt sein. Es ist anzumerken, dass diese zweite Elektrode8 nicht zu der Halbleiterchip-Metallisierung gehört, das heißt, keinen Teil irgendeiner während der Frontend-Waferverarbeitung aufgebrachten Metallschicht bildet. In der Regel wird die zweite Elektrode8 während der Backend-Verarbeitung aufgebracht und sie bildet einen Teil der leitenden Umverteilungsstruktur. Dies wird unten weiter erläutert. - Die Fläche der zweiten Elektrode
8 kann mindestens in einer seitlichen Abmessung größer sein als die Fläche der ersten Elektrode5 . Beispielsweise kann die überschüssige Länge d zwischen einer Rand-zu-Rand-Projektion der ersten und zweiten Elektrode5 ,8 größer sein als 0,2 μm, insbesondere größer als 0,4 μm. Da typische Positionstoleranzen während der Backend-Verarbeitung etwa 4 μm betragen, garantiert die Übergröße der zweiten Elektrode8 relativ zu der ersten Elektrode5 , dass Herstellungstoleranzen während der Backend-Verarbeitung nicht zu einem ernsthaften Positionsversatz der ersten und zweiten Elektrode5 ,8 führen. Ein derartiger Versatz würde die Kapazität des Kondensators6 signifikant herabsetzen. -
2 veranschaulicht ein zweites Ausführungsbeispiel eines Halbleiter-Bauelements200 . Gleiche Teile wie in1 sind mit den gleichen Bezugszahlen bezeichnet. Die Beschreibung in Verbindung mit1 gilt größtenteils auch für2 und wird in diesem Ausmaß weggelassen, um eine Wiederholung zu vermeiden. Das Halbleiter-Bauelement200 ist ähnlich dem Halbleiter-Bauelement100 , außer dass die Isolierschicht7 in einem Gebiet7a zwischen der ersten und zweiten Elektrode5 ,8 dünner ist als in einem Gebiet außerhalb der ersten und zweiten Elektrode5 ,8 . Die Dicke der Isolierschicht7 im Gebiet7a kann etwa 20 nm oder 50 nm klein sein. Auf diese Weise kann die Kapazität des Kondensators6 im Vergleich zu der Kapazität des in1 dargestellten Kondensators6 signifikant erhöht sein (vorausgesetzt die seitlichen Abmessungen der ersten und zweiten Elektrode5 ,8 sind identisch). - Ähnlich wie in
1 ist die Isolierschicht7 ,7a aus einer herkömmlichen Passivierungsschicht von gleichförmiger Dicke (die in der Regel mehr als 100 nm beträgt) hergestellt, außer dass bei dem Gebiet7a der Isolierschicht7 eine zusätzliche Verarbeitung erforderlich ist, um für die reduzierte Dicke zu sorgen. Das Gebiet7a reduzierter Dicke kann beispielsweise durch einen Ätzprozess hergestellt werden, der die Dicke der Isolierschicht7 über der ersten Elektrode5 auf die Dicke der Isolierschicht7 im Gebiet7a reduziert. - Die
3 bis5 zeigen Herstellungsprozesse zum Herstellen eines das Halbleiter-Bauelement100 verkörpernden Halbleitermoduls300 . Analog könnte ein Halbleitermodul gemäß dem Halbleitermodul300 hergestellt werden, das das Halbleiter-Bauelement200 verkörpert. -
5 zeigt eine leitende Umverteilungsstruktur20 , die eine erste Polymerschicht21 , eine zweite Polymerschicht22 und eine zwischen der ersten Polymerschicht21 und der zweiten Polymerschicht22 angeordnete Metallschicht23 enthält. Die zweite Polymerschicht22 enthält Öffnungen22.1 ,22.2 , durch die ein Kontakt zwischen externen Kontaktelementen25.1 ,25.2 (z. B. Lötkugeln) und der Metallschicht23 hergestellt wird. Die Metallschicht23 wird in der Technik oftmals als Umverteilungsschicht (Umverdrahtungsschicht) bezeichnet. - Der Herstellungsprozess des Halbleitermoduls
300 wird durch3 und4 in beispielhafter Weise veranschaulicht. Die erste Polymerschicht21 wird auf dem Halbleiter-Bauelement100 abgeschieden. Die Dicke der ersten Polymerschicht21 kann zwischen 2 und 10 μm betragen, in der Regel etwa 5 μm. Ein standardmäßiger CVD-Prozess oder Aufschleuderprozess kann verwendet werden. Die erste Polymerschicht21 kann aus einem Photolack oder aus irgendeinem anderen Ätzlack hergestellt sein. - Danach wird die erste Polymerschicht
21 strukturiert (3 ). Das Strukturieren kann durch in der Technik bekannte photolithographische Techniken erfolgen. Während des Strukturierens werden Durchgangslöcher21.1 ,21.2 ,21.3 in der ersten Polymerschicht21 hergestellt. Am Boden der Durchgangslöcher21.1 und21.3 werden die Chip-Pads3 ,4 (z. B. aus Aluminium hergestellt) freigelegt. Der Boden des Durchgangslochs21.2 wird durch die obere Oberfläche der Isolierschicht7 gebildet. - Als nächstes wird die Metallschicht
23 auf der ersten Polymerschicht21 aufgebracht und strukturiert. In Durchgangslöchern21.1 und21.3 stellt die Metallschicht23 einen Kontakt zu den Chip-Pads3 bzw.4 her. Im Durchgangsloch21.2 wird die zweite Elektrode8 auf der Isolierschicht7 ausgebildet. - Viele Techniken stehen zur Verfügung, um die strukturierte Metallschicht
23 herzustellen, und anderem galvanische Abscheidung, stromlose Abscheidung, Drucken usw. Beispielhaft wird eine der verfügbaren Techniken in Verbindung mit7 bis9 ausführlicher erläutert. - Dann wird die zweite Polymerschicht
22 über der Metallschicht23 abgeschieden (5 ). Die zweite Polymerschicht22 kann aus dem gleichen Material wie die erste Polymerschicht21 hergestellt sein, und die Dicke der zweiten Polymerschicht22 kann im gleichen Bereich wie die Dicke der ersten Polymerschicht21 liegen. - Die zweite Polymerschicht
22 wird dann z. B. durch photolithographische Techniken strukturiert, um für die Öffnungen22.1 ,22.2 zu sorgen. Die externen Kontaktelemente25.1 ,25.2 werden aufgebracht (z. B. Lötkugelanbringung). Somit wird das erste externe Kontaktelement25.1 über einen Abschnitt der Metallschicht23 mit dem ersten Chip-Pad3 verbunden und das zweite externe Kontaktelement25.2 wird über einen Abschnitt der Metallschicht23 mit der zweiten Elektrode8 des Kondensators6 und mit dem zweiten Chip-Pad4 verbunden. - Es ist anzumerken, dass die in
3 bis5 dargestellten Verfahren (außer der Kugelanbringung) Dünnfilmprozesse sind, die Techniken wie etwa CVD, Aufschleudern, galvanische Beschichtung, stromlose Beschichtung, Drucken, Photolithographie usw. verwenden, die typische Dünnfilmprozesse sind. Diese Maßnahmen sind Teil des Backend-Fabrikationsprozesses, das heißt, sie sind Fabrikationsprozesse, die angewendet werden, nachdem die integrierte Schaltung fertiggestellt und getestet worden ist (sogenannte Frontend-Verarbeitung). Es ist anzumerken, dass die in3 bis5 dargestellten Backend-Prozesse immer noch auf der Waferebene durchgeführt werden können, d. h. vor der Trennung des Wafers in Einzelchips. - Wenngleich einige Technologien (wie z. B. lithographische Prozesse), die während der Frontend-Verarbeitung und Backend-Verarbeitung verwendet werden, vom ähnlichen Typ sind, unterliegen Frontend-Prozesse und Backend-Prozesse oftmals stark unterschiedlichen Anforderungen. Beispielsweise muss die während der lithographischen Frontend-Strukturierung erforderliche Positionsgenauigkeit viel höher sein als die in der Regel während der Backend-Strukturierung erhaltene Positionsgenauigkeit. Deshalb können verschiedene Anlagen verwendet werden, was dazu führt, dass die lithographische Backend-Strukturierung weit weniger kostspielig ist als die lithographische Frontend-Strukturierung. Beispielsweise kann während der lithographischen Backend-Strukturierung der ganze Wafer durch Verwendung der gleichen Maske der gleichen Zeit belichtet werden. Da die Belichtungsfläche so groß ist wie die ganze nutzbare Fläche des Wafers, können Maskenausrichtungstoleranzen zu Positionstoleranzen von etwa 4 μm führen. Andererseits sind während der lithographischen Frontend-Strukturierung solche großen Positionstoleranzen inakzeptabel, und deshalb müssen Stepper-Einrichtungen (Schrittmotor-Einrichtungen) verwendet werden, um Teilflächen des Wafers sequenziell zu belichten. Da die erste Elektrode
5 während der Frontend-Verarbeitung strukturiert wird und die zweite Elektrode8 während der Backend-Verarbeitung strukturiert wird, wird die hohe Positionsgenauigkeit der Frontend-Verarbeitung mit der Kosteneffizienz der Backend-Verarbeitung kombiniert. - Die
6 bis9 zeigen die Fabrikationsprozesse eines in8 dargestellten Halbleiter-Bauelements400 . Ähnliche Teile wie in1 bis5 gezeigt sind in allen Figuren mit den gleichen Bezugszeichen bezeichnet. Die Beschreibung in Verbindung mit1 bis5 gilt größtenteils für das Halbleiter-Bauelement400 und entfällt deshalb, um eine Redundanz zu vermeiden.6 zeigt den Halbleiterchip1 am Ende der Frontend-Verarbeitung. Die Isolierschicht7 ist bereits auf der ersten Hauptoberfläche2 des Halbleiterchips1 aufgebracht und strukturiert, um Chip-Pads3 ,4 zu exponieren. Die Chip-Pads3 ,4 verlaufen entlang eines Außenbereichs des Halbleiterchips1 . Die erste Elektrode5 wird durch eine Umrisslinie dargestellt, weil sie von der Isolierschicht7 bedeckt ist. Wie bereits erwähnt ist die Isolierschicht7 eine harte Passivierungsschicht, und sie bedeckt im Wesentlichen die ganze erste Hauptoberfläche2 des Halbleiterchips1 (außer den Chip-Pads3 ,4 ). Wie bereits erwähnt können die Chip-Pads3 ,4 und die erste Elektrode5 aus dem „finalen (letzten) Metall” des Halbleiterchips1 hergestellt sein. - Dann wird die erste Polymerschicht
21 z. B. durch Aufschleudern aufgebracht und wie in4 und7 gezeigt z. B. durch lithographische Techniken wie oben erläutert strukturiert. Auf diese Weise werden Öffnungen21.1 und21.3 für die Verbindungen zu der Metallschicht23 (Umverteilungsschicht) und Öffnungen21.2 für die zweite Elektrode8 hergestellt. - Dann wird die Metallschicht
23 zusammen mit der zweiten Elektrode8 z. B. durch Sputtern, Strukturieren eines Beschichtungslacks und Elektroplattieren abgeschieden.8 zeigt eine Schnittansicht entlang der Linie A-B in7 . Weiterhin wird die interne Metallschicht unter der finalen Metallschicht, aus der die Chip-Pads3 ,4 und die erste Elektrode5 hergestellt sind, dargestellt. - Ein Beispiel für den Kondensator
6 innerhalb des Details X ist in9 gezeigt. Die zweite Elektrode8 enthält eine Klebeschicht8.1 , eine Keimschicht8.2 und eine elektroplattierte Metallschicht8.3 . Die Klebeschicht kann aus gesputtertem TiW bestehen und kann eine typische Dicke von 50 nm besitzen. Die Keimschicht8.2 kann aus gesputtertem Kupfer bestehen und kann eine typische Dicke von etwa 150 nm besitzen. Auch die elektroplattierte Metallschicht8.3 kann aus Kupfer bestehen und kann eine gewünschte Dicke von z. B. 2 bis 7 μm oder mehr besitzen. Zuerst wird die Klebeschicht8.1 abgeschieden, um den ganzen Halbleiterchip1 zu bedecken. Dann wird die Keimschicht8.2 abgeschieden, und sie bedeckt ebenfalls die ganze Oberfläche des Halbleiterchips1 . Dann wird ein nicht gezeigter Photolack strukturiert, um solche Teile der Keimschicht8.2 zu bedecken, wo kein Metall der Metallschicht8 ,23 aufgebracht werden soll. Mit anderen Worten werden Teile über dem Halbleiterchip1 , wo Leitungen und die zweite Elektrode8 aufgebracht werden sollen, unbedeckt gelassen. Dann wird die den ganzen Wafer bedeckende Keimschicht8.2 als Kathode in einem galvanischen Abscheidungsprozess verwendet. Auf diese Weise wird das elektroplattierte Kupfer8.3 auf den unbedeckten Teilen der durchgehenden Keimschicht8.2 aufgebracht. Später wird der Photolack entfernt. Dies führt dazu, dass die ganze Waferoberfläche nun mit Metall bedeckt ist, nämlich dem gesputterten Metall (z. B. Kupfer) der Keimschicht8.2 und, wo aufgebracht, dem elektroplattierten Metall (z. B. Kupfer) des elektroplattierten Metalls8.3 . Mit anderen Worten sind die Leitungen und die zweiten Elektroden8 , die in der Umverteilungsschicht herzustellen sind, vorstehende Teile einer Wafer-Metalltopographie. - Dann werden die Keimschicht
8.2 und die Klebeschicht8.1 durch einen Ätzprozess entfernt. Dieser Ätzprozess kann üblicherweise auch einen oberen Teil des elektroplattierten Metalls8.3 entfernen. Am Ende des Ätzprozesses erhält man die strukturierte Metallschicht23 (d. h. die strukturierte Umverteilungsschicht). - Es wird angemerkt, dass alternative Techniken zur Verfügung stehen, um die strukturierte Metallschicht
23 zu produzieren. Beispielsweise kann die strukturierte Metallschicht23 durch einen stromlosen Beschichtungsprozess oder durch einen Druckprozess usw. hergestellt werden. - Wie bereits in Verbindung mit
5 erwähnt, wird die strukturierte Metallschicht23 dann von einer zweiten Polymerschicht22 bedeckt. Es ist anzumerken, dass die leitende Umverteilungsstruktur20 mehr als eine strukturierte Metallschicht23 und mehr als zwei Polymerschichten21 ,22 enthalten kann. - Die Halbleiterchips
1 werden dann getrennt, indem der Wafer in Einzelchips1 zerlegt wird.10 zeigt ein Modul500 , das einen Chip1 , eine leitende Umverteilungsstruktur2 und externe Kontaktelemente (z. B. Lötkugeln)25 enthält. Dieses Modul500 enthält einen oder mehrere Kondensatoren6 gemäß der obigen Beschreibung. -
11 zeigt ein weiteres Modul600 . Das Modul600 ist ähnlich dem Modul500 , außer dass der Halbleiterchip1 in ein Formmaterial60 eingebettet ist. Das Formmaterial60 kann irgendein geeignetes thermoplastisches oder wärmehärtendes Material sein. Das Formmaterial besitzt eine Hauptoberfläche61 , die mit der ersten Hauptoberfläche2 des Halbleiterchips1 bündig ist. Die leitende Umverteilungsstruktur20 verläuft in einer seitlichen Richtung über den Umriss des Halbleiterchips1 auf der Hauptoberfläche61 hinaus. Somit gestattet das Formmaterial60 , die Bodenfläche des Moduls600 sozu vergrößern, dass externe Kontaktelemente25 außerhalb des Umrisses des Halbleiterchips1 liegen können. Solche Module werden in der Technik als „Fan-Out”-Strukturen bezeichnet. -
12 ist eine vergrößerte Ansicht des Fan-Out-Gebiets von Modul600 . Die zweite Elektrode8 des Kondensators6 kann durch die Metallschicht23 direkt mit einem über dem Formmaterial60 angeordneten externen Kontaktelement25 verbunden sein. - Verschiedene Techniken können eingesetzt werden, um den Halbleiterchip
1 mit dem Formmaterial60 zu bedecken. Eine dieser Techniken wird in Verbindung mit den17 und18 später ausführlicher beschrieben. Kurz gesagt kann beispielsweise nach der Frontend-Verarbeitung der die fertigen Halbleiterchips1 enthaltende Wafer in die einzelnen Halbleiterchips1 zerlegt werden. Dann können die Halbleiterchips1 in einer beabstandeten Beziehung auf einem Träger platziert werden. Das Formmaterial60 wird dann in flüssiger Form aufgebracht, und ein rekonstituierter (neu zusammengesetzter) oder künstlicher Wafer wird z. B. durch Formpressen oder Spritzgießen ausgebildet. Dieser rekonstituierte Wafer wird dann Backend-Fabrikationsprozessen unterzogen, durch die die leitende Umverteilungsstruktur20 gemäß der obigen Beschreibung hergestellt wird. Diese Backend-Fabrikationsprozesse werden auf die gemeinsame Ebene angewendet, die durch die ersten Hauptoberflächen2 der Halbleiterchips1 und die Oberfläche61 des die Halbleiterchips1 einbettenden Formmaterials60 ausgebildet ist. Am Ende der Backend-Fabrikation wird der rekonstituierte Wafer in mehrere Module600 zerlegt. -
13 zeigt ein Halbleiter-Bauelement700 gemäß einem weiteren Ausführungsbeispiel. Das Halbleiter-Bauelement700 ist ähnlich dem Halbleiter-Bauelement100 von1 mit der Ausnahme, dass der Halbleiterchip1.1 kein aktives Element ist, das heißt, er enthält keine integrierte Schaltung mit Transistoren usw. Beispielhaft kann der Halbleiterchip1.1 nur die „finale” Metallschicht enthalten, aus der die erste Elektrode5 , das Chip-Pad4 und eine Metallleitung (in der Schnittansicht von13 nicht sichtbar), die die erste Elektrode5 und das Chip-Pad4 verbindet, hergestellt sind. Somit kann der Halbleiterchip1.1 des Bauelements700 durch ein Stuck aus massivem Silizium dargestellt werden, das mit einem „Hybrid”-Kondensator6 wie oben erläutert ausgestattet ist. Es ist anzumerken, dass das Halbleiter-Bauelement700 auch mit einer Isolierschicht7 ausgestattet sein kann, die, wie in2 dargestellt, in einem Gebiet zwischen der ersten und zweiten Elektrode dünner ist. - Die
14 bis16 zeigen Fabrikationsprozesse zum Herstellen des in13 gezeigten Bauelements700 außer der zweiten Elektrode8 , die später aufgebracht wird. - Während der Frontend-Verarbeitung wird das „finale Metall” (das hier optional das einzige Metall sein kann) als eine Metallschicht auf einem Wafer
1000 aufgebracht. Diese Metallschicht wird strukturiert, um die erste Elektrode5 , das Chip-Pad4 und die die erste Elektrode5 und das Chip-Pad4 verbindende Metallleitung9 herzustellen. Somit können die erste Elektrode5 , das Chip-Pad4 und die Metallleitung9 in einem völlig parallelen Prozess auf Waferebene hergestellt werden. - Dann wird, wie in
15 gezeigt, die Isolierschicht7 als eine anorganische harte Passivierung in der gewünschten Dicke wie oben erläutert aufgebracht. Die Isolierschicht7 wird an den Positionen des Chip-Pad4 geöffnet. - Wie in
16 gezeigt, wird der Wafer1000 dann in einzelne Halbleiterchips1.1 zersägt. Diese Halbleiterchips1.1 können eine einzelne erste Elektrode5 oder mehrere erste Elektroden5 enthalten. Im letzteren Fall werden auch mehrere Metallleitungen9 (eine für jede erste Elektrode5 ), die jeweils mit einem der mehreren Chip-Pads4 verbinden, bereitgestellt. - Die
17 bis20 zeigen Herstellungsprozesse zum Herstellen eines das Halbleiter-Bauelement700 verkörpernden Halbleitermoduls800 (20 ). Die Halbleiterchips1.1 (mit aufgebrachter Isolierschicht7 ) können auf einem Träger40 platziert werden. Weiterhin werden andere Halbleiterchips1.2 , die mit einer integrierten Schaltung ausgestattet sind (d. h. aktive integrierte Funktionselemente wie etwa Transistoren, Dioden usw. besitzen), in einer beabstandeten Beziehung bei den Halbleiterchips1.1 (die passive Elemente sind) auf dem Träger40 platziert. Ein Klebeband50 kann den Träger40 bedecken und die Halbleiterchips1.1 und1.2 festhalten. Die aktiven Halbleiterchips1.2 können von einem beliebigen Typ sein, das heißt, sie können von dem oben in Verbindung mit1 bis12 beschriebenen und mit dem Bezugszeichen1 bezeichneten Typ sein (d. h., sie können eine erste Elektrode5 aufweisen, um einen Kondensator6 zu bilden) oder sie können vom herkömmlichen Typ ohne eine erste Elektrode5 eines Kondensators6 sein. - Das Formmaterial
60 wird dann in flüssiger Form aufgebracht und ein rekonstituierter oder künstlicher Wafer70 wird zum Beispiel durch Formpressen oder Spritzgießen ausgebildet. Bei dem rekonstituierten Wafer70 sind ein oder mehrere Halbleiterchips1.1 um eine oder entlang einer oder mehreren Seiten nahe jedem Halbleiterchip1.2 angeordnet. Die Halbleiterchips1.1 können in ihren seitlichen Abmessungen und/oder in ihrer Dicke erheblich kleiner sein als die aktive Funktionselemente enthaltenden Halbleiterchips1.2 . - Nach dem Härten des Formmaterials
60 wird der rekonstituierte Wafer70 aus dem Träger40 herausgenommen und das Klebeband50 wird entfernt (19 ). Der rekonstituierte Wafer70 wird dann Backend-Fabrikationsprozessen unterzogen, durch die die leitende Umverteilungsstruktur20 gemäß der vorausgegangenen Beschreibung hergestellt wird. Wie aus19 ersichtlich ist, werden diese Backend-Fabrikationsprozesse auf eine gemeinsame Ebene angewendet, die durch die Hauptoberflächen der Halbleiterchips1.1 und1.2 und eine Oberfläche61 des die Halbleiterchips1.1 und1.2 einbettenden Formmaterials60 ausgebildet ist. Die vorausgegangene Beschreibung der Dünnfilmtechnologie, die während der Backend-Verarbeitung des Wafers (oder des rekonstituierten Wafers) verwendet wird, gilt auch für die19 und20 . Somit kann die leitende Umverteilungsstruktur20 erzeugt werden, indem zwei Polymerschichten21 ,22 und die strukturierte Metallschicht23 , die die zweite Elektrode8 des Kondensators6 enthält, aufgebracht werden. Somit verbindet die strukturierte Metallschicht23 ein nicht gezeigtes erstes Chip-Pad des aktiven Halbleiterchips1.2 mit einem Chip-Pad4 (13 ) des passiven Halbleiterchips1.1 und verbindet weiterhin ein nicht gezeigtes zweites Chip-Pad des aktiven Halbleiterchips1.2 mit der zweiten Elektrode8 (13 ), die über dem passiven Halbleiterchip1.1 angeordnet ist und z. B. integral mit der strukturierten Metallschicht23 ausgebildet ist. Auf diese Weise wird die integrierte Schaltung des aktiven Halbleiterchips1.2 mit dem Kondensator6 des passiven Halbleiterchips1.1 verbunden. - Nach oder vor dem Aufbringen von externen Kontaktelementen
25 wird der rekonfigurierte Wafer70 an Trennlinien71 in einzelne Halbleitermodule800 zerlegt. Bei dem in20 gezeigten Halbleitermodul muss für die erste Elektrode5 , d. h. zum Implementieren der Kondensatoren6 , keine oder weniger der teuren Halbleiterfläche des aktiven Halbleiterchips1.2 verwendet werden. Weiterhin kann sich die elektrische Leistung des Moduls800 verbessern durch Umsetzen der Kondensatoren6 in „Satelliten”-Halbleiterchips1.1 . Auf diese Weise wird der Fan-Out-Bereich des Halbleitermoduls800 , der bei herkömmlichen Modulen möglicherweise nur dazu dient, die Grundfläche des Moduls zu vergrößern, um eine ausreichend große Fläche für die externen Kontaktelemente25 bereitzustellen, im Hinblick auf zusätzlichen Vorzug ausgenutzt.
Claims (19)
- Halbleitermodul, umfassend: einen Halbleiterchip (
1 ), der eine integrierte Schaltung mit einer ersten Elektrode (5 ) eines Kondensators (6 ) enthält; eine aus einem anorganischen Material bestehende Isolierschicht (7 ) auf der ersten Elektrode (5 ), wobei die Isolierschicht (7 ) Teil einer auf einer Halbleiterchipoberfläche aufgebrachten Passivierungsschicht des Halbleiterchips (1 ) ist; eine auf der Isolierschicht (7 ) aufgebrachte zweite Elektrode des Kondensators (6 ), wobei die zweite Elektrode (8 ) aus einer leitenden Schicht hergestellt ist, die eine Umverdrahtungsschicht ist; und eine über der zweiten Elektrode (8 ) angeordnete Polymerschicht (22 ). - Halbleitermodul nach Anspruch 1, wobei die Isolierschicht (
7 ) auf der ersten Elektrode (5 ) eine Dicke von unter 300 nm, insbesondere unter 200 nm, aufweist. - Halbleitermodul nach Anspruch 1, wobei die Isolierschicht (
7 ) auf der ersten Elektrode (5 ) eine Dicke von unter 50 nm, insbesondere unter 30 nm, aufweist und gegenüber der übrigen Passivierungsschicht gedünnt ist. - Halbleitermodul nach einem der vorhergehenden Ansprüche, wobei die Isolierschicht (
7 ) aus einem oder einer Mischung aus Materialien einer Gruppe umfassend Siliziumoxid, Siliziumnitrid und Oxynitrid hergestellt ist. - Halbleitermodul nach einem der vorhergehenden Ansprüche, weiterhin umfassend: eine über der Passivierungsschicht angeordnete Polymerschicht (
21 ); und eine Leitung (23 ), die die zweite Elektrode (8 ) mit der integrierten Schaltung verbindet, wobei die Leitung (23 ) über der Polymerschicht (21 ) aufgebracht ist. - Halbleitermodul nach einem der vorhergehenden Ansprüche, wobei in mindestens einer seitlichen Abmessung ein Rand der zweiten aus einer Metallschicht strukturierten Elektrode (
8 ) mehr als 0,2 μm, insbesondere mehr als 0,4 μm über einen Rand der ersten aus einer Metallschicht strukturierten Elektrode (5 ) übersteht. - Halbleitermodul nach einem der vorhergehenden Ansprüche, wobei der Halbleiterchip (
1 ) weiterhin mindestens ein Chip-Pad (3 ,4 ) umfasst, das aus der gleichen Metallschicht wie die erste Elektrode (5 ) des Kondensators (6 ) hergestellt ist. - Halbleitermodul nach Anspruch 7, wobei der Halbleiterchip (
1 ) weiterhin eine Metallleitung umfasst, die die erste Elektrode (5 ) mit dem mindestens einen Chip-Pad (4 ) verbindet. - Halbleitermodul nach einem der vorhergehenden Ansprüche, weiterhin umfassend: Kontaktpads, die externe Anschlüsse des Halbleiter-Bauelements darstellen; und Leitungen (
23 ), die die Kontaktpads mit Chip-Pads (3 ,4 ) des Halbleiterchips (1 ) verbinden, wobei die zweite Elektrode (5 ) aus der gleichen Metallschicht wie die Leitungen (23 ) hergestellt ist. - Halbleitermodul nach einem der vorhergehenden Ansprüche, weiterhin umfassend: ein den Halbleiterchip (
1 ) aufnehmendes Formmaterial (60 ). - Verfahren zum Herstellen eines Halbleitermoduls, umfassend: Strukturieren einer ersten Metallschicht einer integrierten Schaltung eines Halbleiterchips (
1 ), um eine erste Elektrode (5 ) eines Kondensators (6 ) und Chip-Pads (3 ,4 ) des Halbleiterchips (1 ) herzustellen; Bedecken der ersten Elektrode (5 ) durch eine Isolierschicht (7 ), wobei die Isolierschicht (7 ) Teil einer auf einer Halbleiterchipoberfläche aufgebrachten Passivierungsschicht ist, die durch Abscheiden eines anorganischen Materials über dem Halbleiterchip (1 ) hergestellt wird; Ausbilden einer zweiten Elektrode (8 ) des Kondensators (6 ) auf der Isolierschicht (7 ) durch Aufbringen einer zweiten Metallschicht und Strukturieren derselben, wobei die zweite Metallschicht eine Umverdrahtungsschicht ist; und Abscheiden einer Polymerschicht (22 ) über der zweiten Elektrode (8 ). - Verfahren nach Anspruch 11, weiterhin umfassend: vor dem Aufbringen der zweiten Metallschicht das Aufbringen einer unteren Polymerschicht (
21 ) über der Isolierschicht (7 ); und Strukturieren der unteren Polymerschicht (21 ), so dass deren Polymerschichtmaterial in einer Zone über der ersten Elektrode (5 ) entfernt wird. - Verfahren nach Anspruch 11 oder 12, wobei das Strukturieren der zweiten Metallschicht durch einen photolithographischen Prozeß bewerkstelligt wird, bei dem ein ganzer Wafer oder rekonstituierter Wafer, der mehrere Halbleiterchips umfasst, gleichzeitig belichtet wird.
- Verfahren zum Herstellen eines Halbleitermoduls, umfassend: Aufbringen einer ersten Metallschicht als oberste Metallschicht während der Frontend-Werfer-Level-Verarbeitung von Halbleiterchips auf einem Wafer; Strukturieren der ersten Metallschicht, um eine erste Elektrode (
5 ) eines Kondensators (6 ) zu erzeugen; Aufbringen einer Isolierschicht auf der ersten Elektrode, wobei die Isolierschicht (7 ) Teil einer auf einer Halbleiterchipoberfläche aufgebrachten Passivierungsschicht ist, die durch Abscheiden eines anorganischen Materials über dem Halbleiterchip (1 ) hergestellt wird; Zersägen des Wafers in die einzelnen Halbleiterchips; Platzieren der Halbleiterchips in beabstandeter Beziehung auf einem Träger; Aufbringen von die Halbleiterchips einbettendem Formmaterial zur Ausbildung eines rekonstituierten Wafers; Aufbringen einer zweiten Metallschicht auf der Passivierungsschicht als unterste Metallschicht während der Backend-rekonstituierten-Wafer-Level-Verarbeitung der Halbleiterchips; Strukturieren der zweiten Metallschicht, um eine zweite Elektrode (8 ) des Kondensators (6 ) auszubilden; und Abscheiden einer Polymerschicht (22 ) über der zweiten Elektrode (8 ). - Verfahren nach Anspruch 14, wobei das Strukturieren der ersten Metallschicht durch einen photolithographischen Prozess bewerkstelligt wird, bei dem Halbleiterchips (
1 ) des Wafers durch Verwenden der gleichen Maske in mehreren zeitlich hintereinander durchgeführten Prozessen belichtet werden. - Verfahren nach Anspruch 15, wobei das Strukturieren der zweiten Metallschicht durch einen photolithographischen Prozess bewerkstelligt wird, bei dem ein rekonstituierter Wafer, der mehrere Halbleiterchips umfasst, gleichzeitig belichtet wird.
- Halbleitermodul, umfassend: einen ersten Halbleiterchip (
1.2 ), der eine integrierte Schaltung umfasst; einen zweiten Halbleiterchip (1.1 ), der eine aus einer Metallschicht gebildete erste Elektrode (5 ) eines Kondensators (6 ) und ein mit der ersten Elektrode (5 ) verbundenes und aus der gleichen Metallschicht hergestelltes Chip-Pad umfasst; eine aus einem anorganischen Material bestehende Isolierschicht auf der ersten Elektrode (5 ), wobei die Isolierschicht (7 ) Teil einer auf einer Halbleiterchipoberfläche aufgebrachten Passivierungsschicht des zweiten Halbleiterchips (1.1 ) ist; eine auf der Isolierschicht aufgebrachte zweite Elektrode (8 ) des Kondensators (6 ), wobei die zweite Elektrode (8 ) aus einer leitenden Schicht hergestellt ist; eine das Chip-Pad mit der integrierten Schaltung verbindende erste Leitung; und eine die zweite Elektrode (8 ) mit der integrierten Schaltung verbindende zweite Leitung aus einer strukturierten Metallschicht (23 ) einer während einer Backendrekonstruierten-Wafer-Level-Verarbeitung erzeugten Umverteilungsstruktur (20 ), wobei die zweite Elektrode (8 ) in der Umverteilungsstruktur (20 ) ausgebildet ist. - Halbeitermodul nach Anspruch 17, wobei die zweite Elektrode (
8 ) integral mit der strukturierten Metallschicht (23 ) ausgebildet ist. - Halbleitermodul nach Anspruch 17 oder 18, wobei der zweite Halbleiterchip (
1.1 ) ein passives Element ist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/924,691 US9331057B2 (en) | 2007-10-26 | 2007-10-26 | Semiconductor device |
US11/924,691 | 2007-10-26 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102008051443A1 DE102008051443A1 (de) | 2009-07-02 |
DE102008051443B4 true DE102008051443B4 (de) | 2014-04-03 |
Family
ID=40581769
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE200810051443 Expired - Fee Related DE102008051443B4 (de) | 2007-10-26 | 2008-10-13 | Halbleitermodul und Herstellungsverfahren hierfür |
Country Status (2)
Country | Link |
---|---|
US (1) | US9331057B2 (de) |
DE (1) | DE102008051443B4 (de) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20110291256A1 (en) * | 2010-06-01 | 2011-12-01 | Rainer Steiner | Method for Fabricating a Semiconductor Chip Package and Semiconductor Chip Package |
TWI663633B (zh) * | 2018-08-29 | 2019-06-21 | 欣興電子股份有限公司 | 基板結構及其製作方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5377072A (en) * | 1994-01-10 | 1994-12-27 | Motorola Inc. | Single metal-plate bypass capacitor |
JP2003133476A (ja) * | 2001-10-25 | 2003-05-09 | Ibiden Co Ltd | 半導体チップおよびその製造方法 |
US20050151249A1 (en) * | 2002-01-29 | 2005-07-14 | Gerald Eckstein | Chip-size package with an integrated passive component |
US20050269946A1 (en) * | 2004-06-03 | 2005-12-08 | Chang-Yong Jeong | Organic light emitting display device and method of fabricating the same |
US7059041B2 (en) * | 2000-08-14 | 2006-06-13 | United Monolithic Semiconductors Gmbh | Methods for producing passive components on a semiconductor substrate |
US20060267885A1 (en) * | 2005-05-12 | 2006-11-30 | Won-Kyu Kwak | Organic light emitting display |
US20060284323A1 (en) * | 2005-06-21 | 2006-12-21 | Seiko Epson Corporation | Electronic board, method of manufacturing the same, and electronic device |
US20070159078A1 (en) * | 2005-12-26 | 2007-07-12 | Samsung Electronics Co., Ltd. | Organic light emitting diode display with improved heat dissipation |
DE102008046864A1 (de) * | 2007-09-14 | 2009-04-02 | Infineon Technologies Ag | Halbleiterbauelement mit Kondensator |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4974039A (en) * | 1989-08-14 | 1990-11-27 | Raytheon Company | Field effect transistor having an integrated capacitor |
US5563762A (en) * | 1994-11-28 | 1996-10-08 | Northern Telecom Limited | Capacitor for an integrated circuit and method of formation thereof, and a method of adding on-chip capacitors to an integrated circuit |
US5736448A (en) * | 1995-12-04 | 1998-04-07 | General Electric Company | Fabrication method for thin film capacitors |
US5953635A (en) * | 1996-12-19 | 1999-09-14 | Intel Corporation | Interlayer dielectric with a composite dielectric stack |
SE520173C2 (sv) * | 1997-04-29 | 2003-06-03 | Ericsson Telefon Ab L M | Förfarande för tillverkning av en kondensator i en integrerad krets |
US6184551B1 (en) * | 1997-10-24 | 2001-02-06 | Samsung Electronics Co., Ltd | Method of forming integrated circuit capacitors having electrodes therein that comprise conductive plugs |
US6239482B1 (en) * | 1999-06-21 | 2001-05-29 | General Electric Company | Integrated circuit package including window frame |
US6624501B2 (en) * | 2001-01-26 | 2003-09-23 | Fujitsu Limited | Capacitor and semiconductor device |
JP3987847B2 (ja) * | 2003-10-17 | 2007-10-10 | Necエレクトロニクス株式会社 | Mim構造抵抗体を搭載した半導体装置 |
-
2007
- 2007-10-26 US US11/924,691 patent/US9331057B2/en active Active
-
2008
- 2008-10-13 DE DE200810051443 patent/DE102008051443B4/de not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5377072A (en) * | 1994-01-10 | 1994-12-27 | Motorola Inc. | Single metal-plate bypass capacitor |
US7059041B2 (en) * | 2000-08-14 | 2006-06-13 | United Monolithic Semiconductors Gmbh | Methods for producing passive components on a semiconductor substrate |
JP2003133476A (ja) * | 2001-10-25 | 2003-05-09 | Ibiden Co Ltd | 半導体チップおよびその製造方法 |
US20050151249A1 (en) * | 2002-01-29 | 2005-07-14 | Gerald Eckstein | Chip-size package with an integrated passive component |
US20050269946A1 (en) * | 2004-06-03 | 2005-12-08 | Chang-Yong Jeong | Organic light emitting display device and method of fabricating the same |
US20060267885A1 (en) * | 2005-05-12 | 2006-11-30 | Won-Kyu Kwak | Organic light emitting display |
US20060284323A1 (en) * | 2005-06-21 | 2006-12-21 | Seiko Epson Corporation | Electronic board, method of manufacturing the same, and electronic device |
US20070159078A1 (en) * | 2005-12-26 | 2007-07-12 | Samsung Electronics Co., Ltd. | Organic light emitting diode display with improved heat dissipation |
DE102008046864A1 (de) * | 2007-09-14 | 2009-04-02 | Infineon Technologies Ag | Halbleiterbauelement mit Kondensator |
Also Published As
Publication number | Publication date |
---|---|
US9331057B2 (en) | 2016-05-03 |
US20090108401A1 (en) | 2009-04-30 |
DE102008051443A1 (de) | 2009-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102008039388B4 (de) | Gestapelte Halbleiterchips und Herstellungsverfahren | |
DE102009015722B4 (de) | Halbleitermodul | |
DE102013101327B4 (de) | Verfahren zur Herstellung eines Halbleiter-Bauelements und Halbleiter-Bauelement | |
DE102010015903B4 (de) | Ausrichtung eines rekonfigurierten Wafers | |
DE102010017768B4 (de) | Verfahren zum Herstellen eines Halbleiter-Bauelements | |
DE102011001402B4 (de) | Verfahren zum Herstellen eines Halbleiter-Bauelements | |
DE102011001556B4 (de) | Herstellungsverfahren für einen gekapselten Halbleiterchip mit externen Kontaktpads | |
DE10349692A1 (de) | Halbleitervorrichtung und Verfahren zur Herstellung derselben | |
DE102011001405A1 (de) | Halbleiter-Kapselung und Stapel von Halbleiterkapselungen | |
DE102010015957A1 (de) | Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung | |
DE102018130035A1 (de) | Integrierter schaltkreis-package und verfahren | |
EP1620893B1 (de) | Verfahren zur herstellung eines nutzens und verfahren zur herstellung elektronischer bauteile mit gestapelten halbleiterchips aus dem nutzen | |
DE102014103050A1 (de) | Halbleiter-Bauelement und Verfahren zu dessen Herstellung | |
DE102019114212A1 (de) | Verfahren zum Herstellen einer Umverteilungsschaltkreisstruktur | |
DE102014114004B4 (de) | Metallumverdrahtungsschicht für geformte Substrate | |
DE102015205064A1 (de) | Herstellung von Multischicht-Halbleiterelementen | |
DE102009033442B4 (de) | Halbleiterbauelement mit einer Copolymerschicht und Verfahren zur Herstellung eines solchen Halbleiterbauelements | |
DE10011005B4 (de) | Multi-Chip-Modul und Verfahren zum Herstellen eines Multi-Chip-Moduls | |
DE102008051443B4 (de) | Halbleitermodul und Herstellungsverfahren hierfür | |
DE102009029870A1 (de) | Verfahren zum Herstellen einer Halbleiteranordnung und Halbleiteranordnung | |
DE102019130405A1 (de) | Hybrid-dielektrikum-schema in packages | |
DE112022003986T5 (de) | Verbindung zwischen chips durch brückenchip | |
DE102018122358A1 (de) | Halbleiter-bauelement und verfahren | |
DE102020116106B4 (de) | Halbleitervorrichtungen und herstellungsverfahren | |
DE102022108359A1 (de) | Halbleiterbauelemente und deren herstellungsverfahren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
R016 | Response to examination communication | ||
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R020 | Patent grant now final | ||
R082 | Change of representative | ||
R020 | Patent grant now final |
Effective date: 20150106 |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |