DE102008051443A1 - Halbleiter-Bauelement - Google Patents

Halbleiter-Bauelement Download PDF

Info

Publication number
DE102008051443A1
DE102008051443A1 DE200810051443 DE102008051443A DE102008051443A1 DE 102008051443 A1 DE102008051443 A1 DE 102008051443A1 DE 200810051443 DE200810051443 DE 200810051443 DE 102008051443 A DE102008051443 A DE 102008051443A DE 102008051443 A1 DE102008051443 A1 DE 102008051443A1
Authority
DE
Germany
Prior art keywords
electrode
layer
insulating layer
semiconductor device
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE200810051443
Other languages
English (en)
Other versions
DE102008051443B4 (de
Inventor
Thorsten Meyer
Grit Sommer
Ralf Plieninger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102008051443A1 publication Critical patent/DE102008051443A1/de
Application granted granted Critical
Publication of DE102008051443B4 publication Critical patent/DE102008051443B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Abstract

Es wird ein Halbleiter-Bauelement offenbart. Eine Ausführungsform stellt einen Halbleiterchip bereit. Der Halbleiterchip enthält eine erste Elektrode eines Kondensators. Eine Isolierschicht wird auf der ersten Elektrode angeordnet. Eine zweite Elektrode des Kondensators wird über der Isolierschicht aufgebracht, wobei die zweite Elektrode aus einer über dem Halbleiterchip angeordneten leitenden Schicht besteht.

Description

  • Allgemeiner Stand der Technik
  • Die Erfindung betrifft Halbleiter-Bauelemente und insbesondere die Technik des Herstellens eines Kondensators in einem Halbleiter-Bauelement.
  • Halbleiter-Bauelemente enthalten einen oder mehrere Halbleiterchips, die interne Halbleiterstrukturen und möglicherweise interne mechanische Strukturen besitzen können. In der Regel weisen die Halbleiterchips von solchen Bauelementen Chip-Pads auf, die durch eine leitende Umverteilungsschicht an externe Halbleiter-Bauelementkontakte angeschlossen sind.
  • Kurze Beschreibung der Zeichnungen
  • Die beiliegenden Zeichnungen sind aufgenommen, um ein eingehenderes Verständnis von Ausführungsformen zu vermitteln, und sind in diese Spezifikation aufgenommen und stellen einen Teil dieser dar. Die Zeichnungen veranschaulichen Ausführungsformen und dienen zusammen mit der Beschreibung der Erläuterung von Prinzipien von Ausführungsformen. Andere Ausführungsformen und viele der damit einhergehenden Vorteile von Ausführungsformen lassen sich ohne weiteres verstehen, wenn sie durch Bezugnahme auf die folgende ausführliche Beschreibung besser verstanden werden. Die Elemente der Zeichnungen sind relativ zueinander nicht notwendigerweise maßstabsgetreu. Gleiche Bezugszahlen bezeichnen entsprechende ähnliche Teile.
  • 1 zeigt eine schematische Querschnittsansicht eines Halbleiter-Bauelements gemäß einem ersten Ausführungsbeispiel;
  • 2 zeigt eine schematische Querschnittsansicht eines Halbleiter-Bauelements gemäß einem zweiten Ausführungsbei spiel;
  • 3 zeigt eine schematische Querschnittsansicht des in 1 gezeigten Halbleiter-Bauelements in einem Verfahren zum Herstellen des in 5 gezeigten Halbleitermoduls;
  • 4 zeigt eine schematische Querschnittsansicht des in 3 gezeigten Halbleiter-Bauelements in einem Verfahren zum Herstellen des in 5 gezeigten Halbleitermoduls;
  • 5 zeigt eine schematische Querschnittsansicht eines auf der Basis des in 1 gezeigten Halbleiter-Bauelements hergestellten Halbleitermoduls;
  • 6 zeigt eine Perspektivansicht eines Halbleiterchips, der Chip-Pads (Chip-Anschlussflecken) und eine untere Elektrode eines Kondensators enthält;
  • 7 zeigt eine Perspektivansicht eines Halbleiter-Bauelements gemäß einem zweiten Ausführungsbeispiel, das den in 6 gezeigten Halbleiterchip enthält;
  • 8 zeigt eine schematische Querschnittsansicht des in 7 gezeigten Halbleiter-Bauelements entlang der Linie A-B;
  • 9 zeigt eine schematische Querschnittsansicht eines in 8 gezeigten Details X;
  • 10 zeigt eine schematische Querschnittsansicht eines ersten Moduls, das ein Halbleiter-Bauelement gemäß einer Ausführungsform enthält;
  • 11 zeigt eine schematische Querschnittsansicht eines zweiten Moduls, das ein Halbleiter-Bauelement gemäß einer Ausführungsform enthält;
  • 12 zeigt eine schematische Querschnittsansicht eines in 11 gezeigten Details Y;
  • 13 zeigt eine schematische Querschnittsansicht eines Halbleiter-Bauelements gemäß einem weiteren Ausführungsbeispiel;
  • 14–16 zeigen schematische Darstellungen von Fabrikationsprozessen zum Herstellen des Halbleiter-Bauelements von 13 und
  • 17–20 zeigen schematische Querschnittsansichten, die Fabrikationsprozesse zum Herstellen eines dritten Moduls zeigen, das ein Halbleiter-Bauelement wie in 13 dargestellt enthält.
  • Ausführliche Beschreibung
  • In der vorliegenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen als Veranschaulichung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung praktiziert werden kann. In dieser Hinsicht wird Richtungsterminologie wie etwa „Oberseite", „Unterseite", „Vorderseite", „Rückseite", „vorderer", „hinterer" usw. unter Bezugnahme auf die Orientierung der beschriebenen Figur(en) benutzt. Weil Komponenten von Ausführungsformen in einer Reihe verschiedener Orientierungen positioniert sein können, wird die Richtungsterminologie zu Zwecken der Darstellung verwendet und ist in keinerlei Weise beschränkend. Es versteht sich, dass andere Ausführungsformen genutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung ist deshalb nicht in einem beschränkenden Sinne zu verstehen, und der Schutzbereich der vorliegenden Erfindung wird durch die beigefügten Ansprüche definiert.
  • Es versteht sich, dass die Merkmale der verschiedenen hierin beschriebenen Ausführungsbeispiele miteinander kombiniert werden können, sofern nicht spezifisch etwas anderes angegeben ist.
  • Nachfolgend werden Ausführungsformen der Erfindung unter Bezugnahme auf die Zeichnungen beschrieben, wobei im Allgemeinen gleiche Bezugzahlen zur Bezugnahme insgesamt auf gleiche Elemente in der Beschreibung verwendet werden und wobei die verschiedenen Strukturen nicht notwendigerweise maßstabsgetreu gezeichnet sind. In der folgenden Beschreibung werden zu Erläuterungszwecken zahlreiche spezifische Details dargelegt, um ein eingehendes Verständnis eines oder mehrerer Aspekt von Ausführungsformen der Erfindung zu vermitteln. Es kann jedoch einem Fachmann klar sein, dass einer oder mehrere Aspekte der Ausführungsformen der Erfindung mit einem geringeren Grad dieser spezifischen Details praktiziert werden kann. In anderen Fällen sind bekannte Strukturen und Einrichtungen in einer vereinfachten Darstellung veranschaulicht, um das Beschreiben eines oder mehrerer Aspekte der Ausführungsformen der Erfindung zu erleichtern. Die folgende Beschreibung ist deshalb nicht in einem begrenzenden Sinne zu verstehen und der Schutzbereich der Erfindung wird durch die beigefügten Ansprüche definiert.
  • Halbleiter-Bauelemente mit einem eingebetteten Kondensator sind unten beschrieben. Die Halbleiter-Bauelemente enthalten einen Halbleiterchip, der von extrem unterschiedlichen Arten sein kann, über verschiedene Technologien hergestellt sein kann und beispielsweise integrierte elektrische Schaltungen, elektrooptische Schaltungen, mikromechanische Strukturen wie etwa Brücken, Membranen oder Zungenstrukturen und passive Elemente enthalten kann. Diese integrierte Schaltung, falls innerhalb des Chips vorgesehen, kann eine erste Elektrode eines Kondensators enthalten. Die erste Elektrode kann z. B. aus dem Metall hergestellt sein, das verwendet wird, um die in terne Verdrahtung des Halbleiterchips zu erzeugen, wie etwa Kupfer oder Aluminium. Weiterhin enthält das Halbleiter-Bauelement eine zweite Elektrode, die durch eine Isolierschicht von der ersten Elektrode getrennt ist. Diese zweite Elektrode des Kondensators ist über dem Halbleiterchip angeordnet, das heißt, sie bildet keinen Teil der internen Chip-Verdrahtung oder -Metallisierung des Halbleiterchips. Die zweite Elektrode kann aus einem beliebigen geeigneten Material, z. B. einem Metall, einem leitenden Polymer usw., hergestellt sein.
  • Gemäß einer Ausführungsform ist die die erste Elektrode und die zweite Elektrode trennende Isolierschicht aus einem anorganischen Material hergestellt. In der Technik der Halbleiterverarbeitung wird üblicherweise eine Isolierschicht aus anorganischem Material (sogenannte Passivierungsschicht) auf der Halbleiterchipoberfläche aufgebracht. Diese Passivierungsschicht kann als die Isolierschicht verwendet werden, die die erste und zweite Elektrode des Kondensators trennt.
  • Die Isolierschicht kann aus einem beliebigen geeigneten Material hergestellt sein, wie etwa z. B. Siliziumoxid, Siliziumnitrid, Oxynitrid, ein einen niedrigen k-Wert aufweisendes dielektrisches Material (d. h. ein dielektrisches Material mit einer kleineren Dielektrizitätskonstante als Siliziumdioxid) und ferroelektrisches Material. Ferner sind Mischungen aus solchen Materialien möglich.
  • Je dünner die Isolierschicht zwischen der ersten und zweiten Elektrode, umso höher ist die Kapazität des Kondensators. Die Dicke der Isolierschicht auf der ersten Elektrode kann unter 300 nm liegen, insbesondere unter 200 nm. In der Regel besitzen bei der Halbleiterverarbeitung verwendete harte Passivierungsschichten eine Dicke von 100 nm oder mehr. Es ist deshalb möglich, eine solche harte Passivierungsschicht ohne weitere Verarbeitung als die in dem Kondensator verwendete Isolierschicht zu verwenden. Es ist jedoch auch möglich, dass die Isolierschicht auf der ersten Elektrode eine Dicke von unter 50 nm besitzt, insbesondere unter 30 nm. In diesem Fall ist es möglich, einen dünneren Abschnitt der Passivierungsschicht als die Isolierschicht innerhalb des Kondensators zu verwenden. Weiterhin ist anzumerken, dass die Isolierschicht aus einem anorganischen Material (wie etwa den oben erwähnten anorganischen Materialien) hergestellt sein kann, das von dem für die Passivierungsschicht verwendeten anorganischen Material verschieden ist. Dazu kann die Passivierungsschicht über der ersten Elektrode geöffnet und durch die Isolierschicht ersetzt werden. Darüber hinaus ist auch möglich, dass die Isolierschicht aus einer über der ersten Elektrode des Halbleiterchips angeordneten Polymerschicht hergestellt wird.
  • Herkömmliche Halbleiter-Bauelemente verwenden Kondensatoren, die entweder vollständig in den Halbleiterchip integriert sind (beide Elektroden davon sind durch Metallschichten des Halbleiterchips ausgebildet) oder vollständig in einer Umverteilungsschichtstruktur etabliert sind, die Polymerschichten und Metallschichten enthält, die zum Führen von elektrischen Signalen zwischen externen Kontaktpads des Halbleiter-Bauelements und Chip-Pads des Halbleiterchips verwendet werden. Vollständig in die Umverteilungsschichtstruktur eingebettete Kondensatoren besitzen Kapazitäten pro Fläche von in der Regel etwa 3 bis 5 pF/mm2. Zudem können hohe Toleranzen von in der Regel 3 bis 5% oder mehr auftreten. Andererseits können Kondensatoren gemäß unten beschriebener Ausführungsformen eine signifikant höhere Kapazität pro Fläche von etwa 100 bis 550 pF/mm2 oder sogar noch mehr aufweisen. Weiterhin sind Toleranzen signifikant niedriger, weil die erste Elektrode, die während der Frontend-Waferverarbeitung hergestellt wird, mit einer viel höheren Genauigkeit als jede Elektrode implementiert werden kann, die in dem Umverteilungsschichtsystem während der Backend-Verarbeitung hergestellt wird.
  • Bei allen Ausführungsformen können die Chip-Pads des Halbleiterchips aus der gleichen Metallschicht wie die erste Elek trode des Kondensators hergestellt werden. Diese Metallschicht kann die während der Frontend-Verarbeitung aufgebrachte oberste Metallschicht des Halbleiterchips sein.
  • Andererseits kann die zweite Elektrode aus der gleichen Metallschicht wie eine Leitung hergestellt sein, die Kontaktpads, die externe Anschlüsse des Halbleiter-Bauelements darstellen, mit den Chip-Pads des Halbleiterchips verbindet. Somit wird die zweite Elektrode in der Regel im Rahmen der Herstellung des Umverteilungsschichtsystems während der Backend-Verarbeitung hergestellt. Deshalb wird die durch die Frontend-Verarbeitungstechnologie zur Verfügung stehende hohe Positionsgenauigkeit mit der in den Backend-Prozessen verfügbaren Kosteneffizienz kombiniert.
  • Ausführungsformen des Halbleiter-Bauelements können so gut wie in allen Arten von Modulen implementiert werden. Beispielhaft können weiter unten beschriebene Ausführungsformen des Halbleiter-Bauelements in Modulen vom „Fan-Out"-Typ implementiert werden, bei denen der Halbleiterchip in ein Formmaterial eingebettet ist, das den Halbleiterchip seitlich umgibt. Weiterhin können Mehrchipmodule (z. B. vom Fan-Out-Typ) bereitgestellt werden, bei denen mehrere Chips in ein Formmaterial eingebettet sind, das die Halbleiterchips seitlich umgibt. Bei solchen Mehrfachchipmodulen enthalten möglicherweise nur einige der Halbleiterchips eine erste Elektrode eines Kondensators gemäß der Erfindung. Genauer gesagt kann ein erster Halbleiterchip eine integrierte Schaltung (und optional keine erste Elektrode eines Kondensators gemäß der Erfindung) enthalten, und ein zweiter Halbleiterchip kann eine derartige erste Elektrode eines Kondensators und ein mit der ersten Elektrode verbundenes Chip-Pad enthalten, optional jedoch keine integrierte Schaltung (d. h. Transistoren usw.).
  • 1 zeigt ein Halbleiter-Bauelement 100 gemäß einem ersten Ausführungsbeispiel. Das Halbleiter-Bauelement 100 enthält einen Halbleiterchip 1 mit einer ersten Hauptoberfläche 2.
  • Chip-Pads 3, 4 sind an der ersten Hauptoberfläche 2 des Halbleiterchip 1 exponiert. Ferner wird eine erste Elektrode 5 eines Kondensators 6 an der ersten Hauptoberfläche 2 des Halbleiterchips 1 bereitgestellt. Die Chip-Pads 3, 4 und die erste Elektrode 5 können aus der gleichen Metallschicht strukturiert sein. Diese Metallschicht kann die während der Frontend-Wafer-Level-Verarbeitung aufgebrachte oberste Metallschicht sein. Ähnlich den Chip-Pads 3, 4 bildet die erste Elektrode 5 einen Teil der ersten Hauptoberfläche 2 des Halbleiterchips 1. Wie in der Technik bekannt, werden während der Frontend-Waferverarbeitung integrierte Schaltungen (mit Funktionselementen wie etwa z. B. Transistoren, Dioden, chipinternen Kondensatoren usw. und eine interne Chipverdrahtung) in den Halbleiterchips ausgebildet, wobei die Chip-Pads 3, 4 durch die interne Chipverdrahtung an die Funktionselemente der integrierten Schaltung angeschlossen werden.
  • Die erste Hauptoberfläche 2 des Halbleiterchips 1 ist mit einer Isolierschicht 7 bedeckt. Diese Isolierschicht 7 kann auch während der Frontend-Verarbeitung eines Wafers, bei der mehrere Halbleiterchips 1 hergestellt werden, aufgebracht werden. Die Isolierschicht 7 kann eine aus einem anorganischen Material wie etwa Siliziumoxid, Siliziumnitrid, Oxynitrid usw. hergestellte harte Passivierungsschicht sein. In der Regel bedeckt diese Isolierschicht 7 im Wesentlichen die ganze erste Hauptoberfläche 2 des Halbleiterchips 1, das heißt, wird nur über den Chip-Pads 3, 4 entfernt, um einen elektrischen Kontakt dorthin zu gestatten.
  • Eine zweite Elektrode 8 des Kondensators 6 wird auf der Isolierschicht 7 aufgebracht und kann in direktem Kontakt dazu stehen. Somit kann die Dicke der Isolierschicht 7 den Abstand zwischen der ersten Elektrode 5 und der zweiten Elektrode 8 des Kondensators 6 definieren. Die zweite Elektrode 8 kann wie zuvor erwähnt aus einem beliebigen leitenden Material hergestellt sein. Es ist anzumerken, dass diese zweite Elektrode 8 nicht zu der Halbleiterchip-Metallisierung gehört, das heißt, keinen Teil irgendeiner während der Frontend-Waferverarbeitung aufgebrachten Metallschicht bildet. In der Regel wird die zweite Elektrode 8 während der Backend-Verarbeitung aufgebracht und bildet einen Teil der leitenden Umverteilungsstruktur. Dies wird unten weiter erläutert.
  • Die Fläche der zweiten Elektrode 8 kann mindestens in einer seitlichen Abmessung größer sein als die Fläche der ersten Elektrode 5. Beispielsweise kann die überschüssige Länge d zwischen einer Rand-zu-Rand-Projektion der ersten und zweiten Elektrode 5, 8 größer sein als 0,2 μm, insbesondere größer als 0,4 μm. Da typische Positionstoleranzen während der Backend-Verarbeitung etwa 4 μm betragen, garantiert die Übergröße der zweiten Elektrode 8 relativ zu der ersten Elektrode 5, dass Herstellungstoleranzen während der Backend-Verarbeitung nicht zu einem ernsthaften Positionsversatz der ersten und zweiten Elektrode 5, 8 führen. Ein derartiger Versatz würde die Kapazität des Kondensators 6 signifikant herabsetzen.
  • 2 veranschaulicht ein zweites Ausführungsbeispiel eines Halbleiter-Bauelements 200. Gleiche Teile wie in 1 sind mit den gleichen Bezugszahlen bezeichnet. Die Beschreibung in Verbindung mit 1 gilt größtenteils auch für 2 und wird in diesem Ausmaß weggelassen, um eine Wiederholung zu vermeiden. Das Halbleiter-Bauelement 200 ist ähnlich dem Halbleiter-Bauelement 100, außer dass die Isolierschicht 7 in einem Gebiet 7a zwischen der ersten und zweiten Elektrode 5, 8 dünner ist als in einem Gebiet außerhalb der ersten und zweiten Elektrode 5, 8. Die Dicke der Isolierschicht 7 im Gebiet 7a kann etwa 20 nm oder 50 nm klein sein. Auf diese Weise kann die Kapazität des Kondensators 6 im Vergleich zu der Kapazität des in 1 dargestellten Kondensators 6 signifikant erhöht sein (vorausgesetzt die seitlichen Abmessungen der ersten und zweiten Elektrode 5, 8 sind identisch).
  • Ähnlich wie in 1 kann die Isolierschicht 7, 7a aus einer herkömmlichen Passivierungsschicht von gleichförmiger Dicke (die in der Regel mehr als 100 nm beträgt) hergestellt werden, außer dass bei dem Gebiet 7a der Isolierschicht 7 eine zusätzliche Verarbeitung erforderlich ist, um für die reduzierte Dicke zu sorgen. Das Gebiet 7a reduzierter Dicke kann beispielsweise durch einen Ätzprozess hergestellt werden, der die Dicke der Isolierschicht 7 über der ersten Elektrode 5 auf die Dicke der Isolierschicht 7 im Gebiet 7a reduziert. Eine weitere Möglichkeit besteht darin, die Isolierschicht 7 über der ersten Elektrode 5 gleichzeitig mit dem öffnen der Isolierschicht 7 über den Chip-Pads 3, 4 zu öffnen und dann selektiv eine dünne Isolierschicht 7a über der ersten Elektrode 5 aufzubringen. In diesem Fall kann die Isolierschicht 7a über der ersten Elektrode 5 aus einem anderen Material bestehen als die die Passivierungsschicht des Halbleiterchips 1 bildende Isolierschicht 7. Beispielsweise kann in diesem Fall die Isolierschicht innerhalb des Kondensators 6 aus einem einen niedrigen k-Wert aufweisenden Material oder einem ferroelektrischen Material hergestellt sein, während die Isolierschicht 7 außerhalb des Kondensators 6 eine zum Beispiel aus Siliziumoxid, Siliziumnitrid, Oxynitrid usw. hergestellte übliche Passivierungsschicht sein kann.
  • Weiterhin wird angemerkt, dass die Isolierschicht 7 aus einem organischen Polymermaterial hergestellt sein kann, das während der Backend-Verarbeitung aufgebracht werden kann. Eine solche dielektrische Polymerschicht kann eine aus einem Photolack oder einem anderen Ätzlack hergestellte Schicht sein und kann z. B. durch chemische Abscheidung aus der Dampfphase (CVD), physikalische Abscheidung aus der Dampfphase (PVD) oder Aufschleudern abgeschieden werden. In diesem Fall ist es möglicherweise nicht notwendig, eine anorganische Passivierungsschicht aufzubringen.
  • Die 3 bis 5 zeigen Herstellungsprozesse zum Herstellen eines das Halbleiter-Bauelement 100 verkörpernden Halbleiter moduls 300. Analog könnte ein Halbleitermodul gemäß dem Halbleitermodul 300 hergestellt werden, das das Halbleiter-Bauelement 200 verkörpert.
  • 5 zeigt eine leitende Umverteilungsstruktur 20, die eine erste Polymerschicht 21, eine zweite Polymerschicht 22 und eine zwischen der ersten Polymerschicht 21 und der zweiten Polymerschicht 22 angeordnete Metallschicht 23 enthält. Die zweite Polymerschicht 22 enthält Öffnungen 22.1, 22.2, durch die ein Kontakt zwischen externen Kontaktelementen 25.1, 25.2 (z. B. Lötkugeln) und der Metallschicht 23 hergestellt wird. Die Metallschicht 23 wird in der Technik oftmals als Umverteilungsschicht (Umverdrahtungsschicht) bezeichnet.
  • Der Herstellungsprozess des Halbleitermoduls 300 wird durch 3 und 4 in beispielhafter Weise veranschaulicht. Die erste Polymerschicht 21 wird auf dem Halbleiter-Bauelement 100 abgeschieden. Die Dicke der ersten Polymerschicht 21 kann zwischen 2 und 10 μm betragen, in der Regel etwa 5 μm. Ein standardmäßiger CVD-Prozess oder Aufschleuderprozess kann verwendet werden. Die erste Polymerschicht 21 kann aus einem Photolack oder aus irgendeinem anderen Ätzlack hergestellt sein.
  • Danach wird die erste Polymerschicht 21 strukturiert (3). Das Strukturieren kann durch in der Technik bekannte photolithographische Techniken erfolgen. Während des Strukturierens werden Durchgangslöcher 21.1, 21.2, 21.3 in der ersten Polymerschicht 21 hergestellt. Am Boden der Durchgangslöcher 21.1 und 21.3 werden die Chip-Pads 3, 4 (z. B. aus Aluminium hergestellt) freigelegt. Der Boden des Durchgangslochs 21.2 wird durch die obere Oberfläche der Isolierschicht 7 gebildet.
  • Als nächstes wird die Metallschicht 23 auf der ersten Polymerschicht 21 aufgebracht und strukturiert. In Durchgangslöchern 21.1 und 21.3 stellt die Metallschicht 23 einen Kontakt zu den Chip-Pads 3 bzw. 4 her. Im Durchgangsloch 21.2 wird die zweite Elektrode 8 auf der Isolierschicht 7 ausgebildet.
  • Viele Techniken stehen zur Verfügung, um die strukturierte Metallschicht 23 herzustellen, und anderem galvanische Abscheidung, stromlose Abscheidung, Drucken usw. Beispielhaft wird eine der verfügbaren Techniken in Verbindung mit 7 bis 9 ausführlicher erläutert.
  • Dann wird die zweite Polymerschicht 22 über der Metallschicht 23 abgeschieden (5). Die zweite Polymerschicht 22 kann aus dem gleichen Material wie die erste Polymerschicht 21 hergestellt sein, und die Dicke der zweiten Polymerschicht 22 kann im gleichen Bereich wie die Dicke der ersten Polymerschicht 21 liegen.
  • Die zweite Polymerschicht 22 wird dann z. B. durch photolithographische Techniken strukturiert, um für die Öffnungen 22.1, 22.2 zu sorgen. Die externen Kontaktelemente 25.1, 25.2 werden aufgebracht (z. B. Lötkugelanbringung). Somit wird das erste externe Kontaktelement 25.1 über einen Abschnitt der Metallschicht 23 mit dem ersten Chip-Pad 3 verbunden und das zweite externe Kontaktelement 25.2 wird über einen Abschnitt der Metallschicht 23 mit der zweiten Elektrode 8 des Kondensators 6 und mit dem zweiten Chip-Pad 4 verbunden.
  • Es ist anzumerken, dass die in 3 bis 5 dargestellten Verfahren (außer der Kugelanbringung) Dünnfilmprozesse sind, die Techniken wie etwa CVD, Aufschleudern, galvanische Beschichtung, stromlose Beschichtung, Drucken, Photolithographie usw. verwenden, die typische Dünnfilmprozesse sind. Diese Maßnahmen sind Teil des Backend-Fabrikationsprozesses, das heißt, sie sind Fabrikationsprozesse, die angewendet werden, nachdem die integrierte Schaltung fertiggestellt und getestet worden ist (sogenannte Frontend-Verarbeitung). Es ist anzumerken, dass die in 3 bis 5 dargestellten Backend- Prozesse immer noch auf der Waferebene durchgeführt werden können, d. h. vor der Trennung des Wafers in Einzelchips.
  • Wenngleich einige Technologien (wie z. B. lithographische Prozesse), die während der Frontend-Verarbeitung und Backend-Verarbeitung verwendet werden, vom ähnlichen Typ sind, unterliegen Frontend-Prozesse und Backend-Prozesse oftmals stark unterschiedlichen Anforderungen. Beispielsweise muss die während der lithographischen Frontend-Strukturierung erforderliche Positionsgenauigkeit viel höher sein als die in der Regel während der Backend-Strukturierung erhaltene Positionsgenauigkeit. Deshalb können verschiedene Anlagen verwendet werden, was dazu führt, dass die lithographische Backend-Strukturierung weit weniger kostspielig ist als die lithographische Frontend-Strukturierung. Beispielsweise kann während der lithographischen Backend-Strukturierung der ganze Wafer durch Verwendung der gleichen Maske der gleichen Zeit exponiert werden. Da die Expositionsfläche so groß ist wie die ganze nutzbare Fläche des Wafers, können Maskenausrichtungstoleranzen zu Positionstoleranzen von etwa 4 μm führen. Andererseits sind während der lithographischen Frontend-Strukturierung solche großen Positionstoleranzen inakzeptabel, und deshalb müssen Stepper-Einrichtungen (Schrittmotor-Einrichtungen) verwendet werden, um Teilflächen des Wafers sequenziell zu exponieren. Da die erste Elektrode 5 während der Frontend-Verarbeitung strukturiert wird und die zweite Elektrode 8 während der Backend-Verarbeitung strukturiert wird, wird die hohe Positionsgenauigkeit der Frontend-Verarbeitung mit der Kosteneffizienz der Backend-Verarbeitung kombiniert.
  • Die 6 bis 9 zeigen die Fabrikationsprozesse eines in 8 dargestellten Halbleiter-Bauelements 400. Ähnliche Teile wie in 1 bis 5 gezeigt sind in allen Figuren mit den gleichen Bezugszeichen bezeichnet. Die Beschreibung in Verbindung mit 1 bis 5 gilt größtenteils für das Halbleiter-Bauelement 400 und entfällt deshalb, um eine Redundanz zu vermeiden. 6 zeigt den Halbleiterchip 1 am Ende der Frontend-Verarbeitung. Die Isolierschicht 7 ist bereits auf der ersten Hauptoberfläche 2 des Halbleiterchips 1 aufgebracht und strukturiert, um Chip-Pads 3, 4 zu exponieren. Die Chip-Pads 3, 4 verlaufen entlang eines Außenbereichs des Halbleiterchips 1. Die erste Elektrode 5 wird durch eine Umrisslinie dargestellt, weil sie von der Isolierschicht 7 bedeckt ist. Wie bereits erwähnt kann die Isolierschicht 7 eine harte Passivierungsschicht sein, und sie bedeckt im Wesentlichen die ganze erste Hauptoberfläche 2 des Halbleiterchips 1 (außer den Chip-Pads 3, 4). Wie bereits erwähnt können die Chip-Pads 3, 4 und die erste Elektrode 5 aus dem „finalen (letzten) Metall" des Halbleiterchips 1 hergestellt sein.
  • Dann wird die erste Polymerschicht 21 z. B. durch Aufschleudern aufgebracht und wie in 4 und 7 gezeigt z. B. durch lithographische Techniken wie oben erläutert strukturiert. Auf diese Weise werden Öffnungen 21.1 und 21.3 für die Verbindungen zu der Metallschicht 23 (Umverteilungsschicht) und Öffnungen 21.2 für die erste Elektrode 8 hergestellt.
  • Dann wird die Metallschicht 23 zusammen mit der zweiten Elektrode 8 z. B. durch Sputtern, Strukturieren eines Beschichtungslacks und Elektroplattieren abgeschieden. 8 zeigt eine Schnittansicht entlang der Linie A-B in 7. Weiterhin wird die interne Metallschicht unter der finalen Metallschicht, aus der die Chip-Pads 3, 4 und die erste Elektrode 5 hergestellt sind, dargestellt.
  • Ein Beispiel für den Kondensator 6 innerhalb des Details X ist in 9 gezeigt. Die zweite Elektrode 8 enthält eine Klebeschicht 8.1, eine Keimschicht 8.2 und eine elektroplattierte Metallschicht 8.3. Die Klebeschicht kann aus gesputtertem TiW bestehen und kann eine typische Dicke von 50 nm besitzen. Die Keimschicht 8.2 kann aus gesputtertem Kupfer bestehen und kann eine typische Dicke von etwa 150 nm besitzen. Auch die elektroplattierte Metallschicht 8.3 kann aus Kupfer bestehen und kann eine gewünschte Dicke von z. B. 2 bis 7 μm oder mehr besitzen. Zuerst wird die Klebeschicht 8.1 abgeschieden, um den ganzen Halbleiterchip 1 zu bedecken. Dann wird die Keimschicht 8.2 abgeschieden, und sie bedeckt ebenfalls die ganze Oberfläche des Halbleiterchips 1. Dann wird ein nicht gezeigter Photolack strukturiert, um solche Teile der Keimschicht 8.2 zu bedecken, wo kein Metall der Metallschicht 8, 23 aufgebracht werden soll. Mit anderen Worten werden Teile über dem Halbleiterchip 1, wo Leitungen und die zweite Elektrode 8 aufgebracht werden sollen, unbedeckt gelassen. Dann wird die den ganzen Wafer bedeckende Keimschicht 8.2 als Kathode in einem galvanischen Abscheidungsprozess verwendet. Auf diese Weise wird das elektroplattierte Kupfer 8.3 auf den unbedeckten Teilen der durchgehenden Keimschicht 8.2 aufgebracht. Später wird der Photolack entfernt. Dies führt dazu, dass die ganze Waferoberfläche nun mit Metall bedeckt ist, nämlich dem gesputterten Metall (z. B. Kupfer) der Keimschicht 8.2 und, wo aufgebracht, dem elektroplattierten Metall (z. B. Kupfer) des elektroplattierten Metalls 8.3. Mit anderen Worten sind die Leitungen und die zweiten Elektroden 8, die in der Umverteilungsschicht herzustellen sind, vorstehende Teile einer Wafer-Metalltopographie.
  • Dann werden die Keimschicht 8.2 und die Klebeschicht 8.1 durch einen Ätzprozess entfernt. Dieser Ätzprozess kann üblicherweise auch einen oberen Teil des elektroplattierten Metalls 8.3 entfernen. Am Ende des Ätzprozesses erhält man die strukturierte Metallschicht 23 (d. h. die strukturierte Umverteilungsschicht).
  • Es wird angemerkt, dass alternative Techniken zur Verfügung stehen, um die strukturierte Metallschicht 23 zu produzieren. Beispielsweise kann die strukturierte Metallschicht 23 durch einen stromlosen Beschichtungsprozess oder durch einen Druckprozess usw. hergestellt werden.
  • Wie bereits in Verbindung mit 5 erwähnt, wird die strukturierte Metallschicht 23 dann von einer zweiten Polymerschicht 22 bedeckt. Es ist anzumerken, dass die leitende Umverteilungsstruktur 20 mehr als eine strukturierte Metallschicht 23 und mehr als zwei Polymerschichten 21, 22 enthalten kann.
  • Die Halbleiterchips 1 werden dann getrennt, indem der Wafer in Einzelchips 1 zerlegt wird. 10 zeigt ein Modul 500, das einen Chip 1, eine leitende Umverteilungsstruktur 2 und externe Kontaktelemente (z. B. Lötkugeln) 25 enthält. Dieses Modul 500 enthält einen oder mehrere Kondensatoren 6 gemäß der obigen Beschreibung.
  • 11 zeigt ein weiteres Modul 600. Das Modul 600 ist ähnlich dem Modul 500, außer dass der Halbleiterchip 1 in ein Formmaterial 60 eingebettet ist. Das Formmaterial 60 kann irgendein geeignetes thermoplastisches oder wärmehärtendes Material sein. Das Formmaterial besitzt eine Hauptoberfläche 61, die mit der ersten Hauptoberfläche 2 des Halbleiterchips 1 bündig ist. Die leitende Umverteilungsstruktur 20 verläuft in einer seitlichen Richtung über den Umriss des Halbleiterchips 1 auf der Hauptoberfläche 61 hinaus. Somit gestattet das Formmaterial 60, die Bodenfläche des Moduls 600 so zu vergrößern, dass externe Kontaktelemente 25 außerhalb des Umrisses des Halbleiterchips 1 liegen können. Solche Module werden in der Technik als „Fan-Out"-Strukturen bezeichnet.
  • 12 ist eine vergrößerte Ansicht des Fan-Out-Gebiets von Modul 600. Die zweite Elektrode 8 des Kondensators 6 kann durch die Metallschicht 23 direkt mit einem über dem Formmaterial 60 angeordneten externen Kontaktelement 25 verbunden sein.
  • Verschiedene Techniken können eingesetzt werden, um den Halbleiterchip 1 mit dem Formmaterial 60 zu bedecken. Eine dieser Techniken wird in Verbindung mit den 17 und 18 später ausführlicher beschrieben. Kurz gesagt kann beispielsweise nach der Frontend-Verarbeitung der die fertigen Halbleiterchips 1 enthaltende Wafer in die einzelnen Halbleiterchips 1 zerlegt werden. Dann können die Halbleiterchips 1 in einer beabstandeten Beziehung auf einem Träger platziert werden. Das Formmaterial 60 wird dann in flüssiger Form aufgebracht, und ein rekonstituierter (neu zusammengesetzter) oder künstlicher Wafer wird z. B. durch Formpressen oder Spritzgießen ausgebildet. Dieser rekonstituierte Wafer wird dann Backend-Fabrikationsprozessen unterzogen, durch die die leitende Umverteilungsstruktur 20 gemäß der obigen Beschreibung hergestellt wird. Diese Backend-Fabrikationsprozesse werden auf die gemeinsame Ebene angewendet, die durch die ersten Hauptoberflächen 2 der Halbleiterchips 1 und die Oberfläche 61 des die Halbleiterchips 1 einbettenden Formmaterials 60 ausgebildet ist. Am Ende der Backend-Fabrikation wird der rekonstituierte Wafer in mehrere Module 600 zerlegt.
  • 13 zeigt ein Halbleiter-Bauelement 700 gemäß einem weiteren Ausführungsbeispiel. Das Halbleiter-Bauelement 700 ist ähnlich dem Halbleiter-Bauelement 100 von 1 mit der Ausnahme, dass der Halbleiterchip 1.1 kein aktives Element ist, das heißt, er enthält keine integrierte Schaltung mit Transistoren usw. Beispielhaft kann der Halbleiterchip 1.1 nur die „finale" Metallschicht enthalten, aus der die erste Elektrode 5, das Chip-Pad 4 und eine Metallleitung (in der Schnittansicht von 13 nicht sichtbar), die die erste Elektrode 5 und das Chip-Pad 4 verbindet, hergestellt sind. Somit kann der Halbleiterchip 1.1 des Bauelements 700 durch ein Stück aus massivem Silizium dargestellt werden, das mit einem „Hybrid"-Kondensator 6 wie oben erläutert ausgestattet ist. Es ist anzumerken, dass das Halbleiter-Bauelement 700 auch mit einer Isolierschicht 7 ausgestattet sein kann, die, wie in 2 dargestellt, in einem Gebiet zwischen der ersten und zweiten Elektrode dünner ist.
  • Die 14 bis 16 zeigen Fabrikationsprozesse zum Herstellen des in 13 gezeigten Bauelements 700 außer der zweiten Elektrode 8, die später aufgebracht wird.
  • Während der Frontend-Verarbeitung wird das „finale Metall" (das hier optional das einzige Metall sein kann) als eine Metallschicht auf einem Wafer 1000 aufgebracht. Diese Metallschicht wird strukturiert, um die erste Elektrode 5, das Chip-Pad 4 und die die erste Elektrode 5 und das Chip-Pad 4 verbindende Metallleitung 9 herzustellen. Somit können die erste Elektrode 5, das Chip-Pad 4 und die Metallleitung 9 in einem völlig parallelen Prozess auf Waferebene hergestellt werden.
  • Dann wird, wie in 15 gezeigt, die Isolierschicht 7 wie etwa zum Beispiel eine anorganische harte Passivierung in der gewünschten Dicke wie oben erläutert aufgebracht. Die Isolierschicht 7 wird an den Positionen des Chip-Pad 4 geöffnet.
  • Wie in 16 gezeigt, wird der Wafer 1000 dann in einzelne Halbleiterchips 1.1 zersägt. Diese Halbleiterchips 1.1 können eine einzelne erste Elektrode 5 oder mehrere erste Elektroden 5 enthalten. Im letzteren Fall werden auch mehrere Metallleitungen 9 (eine für jede erste Elektrode 5), die jeweils mit einem der mehreren Chip-Pads 4 verbinden, bereitgestellt.
  • Die 17 bis 20 zeigen Herstellungsprozesse zum Herstellen eines das Halbleiter-Bauelement 700 verkörpernden Halbleitermoduls 800 (20). Die Halbleiterchips 1.1 (mit aufgebrachter Isolierschicht 7) können auf einem Träger 40 platziert werden. Weiterhin werden andere Halbleiterchips 1.2, die mit einer integrierten Schaltung ausgestattet sind (d. h. aktive integrierte Funktionselemente wie etwa Transistoren, Dioden usw. besitzen), in einer beabstandeten Beziehung bei den Halbleiterchips 1.1 (die passive Elemente sind) auf dem Träger 40 platziert. Ein Klebeband 50 kann den Träger 40 bedecken und die Halbleiterchips 1.1 und 1.2 festhalten. Die aktiven Halbleiterchips 1.2 können von einem beliebigen Typ sein, das heißt, sie können von dem oben in Verbindung mit 1 bis 12 beschriebenen und mit dem Bezugszeichen 1 bezeichneten Typ sein (d. h., sie können eine erste Elektrode 5 aufweisen, um einen Kondensator 6 zu bilden) oder sie können vom herkömmlichen Typ ohne eine erste Elektrode 5 eines Kondensators 6 sein.
  • Das Formmaterial 60 wird dann in flüssiger Form aufgebracht und ein rekonstituierter oder künstlicher Wafer 70 wird zum Beispiel durch Formpressen oder Spritzgießen ausgebildet. Bei dem rekonstituierten Wafer 70 sind ein oder mehrere Halbleiterchips 1.1 um eine oder entlang einer oder mehreren Seiten nahe jedem Halbleiterchip 1.2 angeordnet. Die Halbleiterchips 1.1 können in ihren seitlichen Abmessungen und/oder in ihrer Dicke erheblich kleiner sein als die aktive Funktionselemente enthaltenden Halbleiterchips 1.2.
  • Nach dem Härten des Formmaterials 60 wird der rekonstituierte Wafer 70 aus dem Träger 40 herausgenommen und das Klebeband 50 wird entfernt (19). Der rekonstituierte Wafer 70 wird dann Backend-Fabrikationsprozessen unterzogen, durch die die leitende Umverteilungsstruktur 20 gemäß der vorausgegangenen Beschreibung hergestellt wird. Wie aus 19 ersichtlich ist, werden diese Backend-Fabrikationsprozesse auf eine gemeinsame Ebene angewendet, die durch die Hauptoberflächen der Halbleiterchips 1.1 und 1.2 und eine Oberfläche 61 des die Halbleiterchips 1.1 und 1.2 einbettenden Formmaterials 60 ausgebildet ist. Die vorausgegangene Beschreibung der Dünnfilmtechnologie, die während der Backend-Verarbeitung des Wafers (oder des rekonstituierten Wafers) verwendet wird, gilt auch für die 19 und 20. Somit kann die leitende Umverteilungsstruktur 20 erzeugt werden, indem zwei Polymerschichten 21, 22 und die strukturierte Metallschicht 23, die die zweite Elektrode 8 des Kondensators 6 enthält, aufgebracht werden. Somit verbindet die strukturierte Metallschicht 23 ein nicht gezeigtes erstes Chip-Pad des aktiven Halbleiter chips 1.2 mit einem Chip-Pad 4 (13) des passiven Halbleiterchips 1.1 und verbindet weiterhin ein nicht gezeigtes zweites Chip-Pad des aktiven Halbleiterchips 1.2 mit der zweiten Elektrode 8 (13), die über dem passiven Halbleiterchip 1.1 angeordnet ist und z. B. integral mit der strukturierten Metallschicht 23 ausgebildet ist. Auf diese Weise wird die integrierte Schaltung des aktiven Halbleiterchips 1.2 mit dem Kondensator 6 des passiven Halbleiterchips 1.1 verbunden.
  • Nach oder vor dem Aufbringen von externen Kontaktelementen 25 wird der rekonfigurierte Wafer 70 an Trennlinien 71 in einzelne Halbleitermodule 800 zerlegt. Bei dem in 20 gezeigten Halbleitermodul muss für die erste Elektrode 5, d. h. zum Implementieren der Kondensatoren 6, keine oder weniger der teuren Halbleiterfläche des aktiven Halbleiterchips 1.2 verwendet werden. Weiterhin kann sich die elektrische Leistung des Moduls 800 verbessern durch Umsetzen der Kondensatoren 6 in „Satelliten"-Halbleiterchips 1.1. Auf diese Weise wird der Fan-Out-Bereich des Halbleitermoduls 800, der bei herkömmlichen Modulen möglicherweise nur dazu dient, die Grundfläche des Moduls zu vergrößern, um eine ausreichend große Fläche für die externen Kontaktelemente 25 bereitzustellen, im Hinblick auf zusätzlichen Vorzug ausgenutzt.
  • Wenngleich hierin spezifische Ausführungsformen dargestellt und beschrieben worden sind, versteht der Durchschnittsfachmann, dass eine Vielzahl alternativer und/oder äquivalenter Implementierungen anstelle der gezeigten und beschriebenen spezifischen Ausführungsformen verwendet werden können, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen. Die vorliegende Anmeldung soll alle Adaptationen oder Variationen der hierin erörterten spezifischen Ausführungsformen abdecken. Deshalb soll die vorliegende Erfindung nur durch die Ansprüche und die Äquivalente davon beschränkt werden.

Claims (25)

  1. Halbleiter-Bauelement, umfassend: einen Halbleiterchip, der eine erste Elektrode eines Kondensators umfasst; eine Isolierschicht auf der ersten Elektrode und eine über der Isolierschicht aufgebrachte zweite Elektrode des Kondensators, wobei die zweite Elektrode aus einer über dem Halbleiterchip angeordneten leitenden Schicht hergestellt ist.
  2. Halbleiter-Bauelement nach Anspruch 1, wobei die Isolierschicht aus einem anorganischen Material hergestellt ist.
  3. Halbleiter-Bauelement nach Anspruch 2, wobei die Isolierschicht auf der ersten Elektrode eine Dicke von unter 300 nm, insbesondere unter 200 nm, besitzt.
  4. Halbleiter-Bauelement nach Anspruch 2, wobei die Isolierschicht auf der ersten Elektrode eine Dicke von unter 50 nm, insbesondere unter 30 nm, besitzt.
  5. Halbleiter-Bauelement nach Anspruch 2, wobei die Isolierschicht auf der ersten Elektrode Teil einer Passivierungsschicht ist, die im Wesentlichen eine ganze Hauptoberfläche des Halbleiterchips bedeckt.
  6. Halbleiter-Bauelement nach Anspruch 2, wobei die Isolierschicht aus einem oder einer Mischung aus Materialien einer Gruppe umfassend Siliziumoxid, Siliziumnitrid, ein einen niedrigen k-Wert aufweisendes dielektrisches Material und ferroelektrisches Material hergestellt ist.
  7. Halbleiter-Bauelement nach Anspruch 1, weiterhin umfassend: eine in dem Halbleiterchip bereitgestellte integrierte Schaltung; eine über dem Halbleiterchip angeordnete Polymerschicht und eine Leitung, die die zweite Elektrode mit der integrierten Schaltung verbindet, wobei die Leitung über der Polymerschicht aufgebracht ist.
  8. Halbleiter-Bauelement nach Anspruch 1, wobei die Fläche der zweiten Elektrode größer ist als die Fläche der ersten Elektrode.
  9. Halbleiter-Bauelement nach Anspruch 1, wobei der Halbleiterchip weiterhin mindestens ein Chip-Pad umfasst, das aus der gleichen Metallschicht wie die erste Elektrode des Kondensators hergestellt ist.
  10. Halbleiter-Bauelement nach Anspruch 9, wobei der Halbleiterchip weiterhin eine Metallleitung umfasst, die die erste Elektrode mit dem mindestens einen Chip-Pad verbindet.
  11. Halbleiter-Bauelement nach Anspruch 1, weiterhin umfassend: Kontaktpads, die externe Anschlüsse des Halbleiter-Bauelements darstellen, und Leitungen, die die Kontaktpads mit Chip-Pads des Halbleiterchips verbinden, wobei die zweite Elektrode aus der gleichen Metallschicht wie die Leitungen hergestellt ist.
  12. Halbleiter-Bauelement nach Anspruch 1, weiterhin umfassend: ein den Halbleiterchip aufnehmendes Formmaterial.
  13. Verfahren zum Herstellen eines Halbleiter-Bauelements, umfassend: Strukturieren einer ersten Metallschicht eines Halbleiterchips, um eine erste Elektrode eines Kondensators und Chip-Pads des Halbleiterchips herzustellen; Bedecken der ersten Elektrode durch eine Isolierschicht und Ausbilden einer zweiten Elektrode des Kondensators über der Isolierschicht durch Aufbringen einer zweiten Metallschicht und Strukturieren derselbigen.
  14. Verfahren nach Anspruch 13, wobei die Isolierschicht durch Abscheiden eines anorganischen Materials über dem Halbleiterchip hergestellt wird.
  15. Verfahren nach Anspruch 13, weiterhin umfassend: vor dem Aufbringen der zweiten Metallschicht das Aufbringen einer Polymerschicht über der Isolierschicht und Strukturieren der Polymerschicht, so dass das Polymerschichtmaterial in einer Zone über der ersten Elektrode entfernt wird.
  16. Verfahren nach Anspruch 13, wobei das Strukturieren der zweiten Metallschicht durch einen photolithographischen Prozeß bewerkstelligt wird, bei dem ein ganzer Wafer oder rekonstituierter Wafer, der mehrere Halbleiterchips umfasst, gleichzeitig exponiert wird.
  17. Verfahren zum Herstellen eines Halbleiter-Bauelements, umfassend: Strukturieren einer ersten Metallschicht eines Halbleiterchips, um eine erste Elektrode eines Kondensators herzustellen; Bedecken der ersten Elektrode mit einer Isolierschicht; Aufbringen einer zweiten Metallschicht über der Isolierschicht und Strukturieren der zweiten Metallschicht, um für eine zweite Elektrode des Kondensators und Leitungen, die Chip-Pads des Halbleiterchips mit Kontaktpads des Halbleiter-Bauelements verbinden, zu sorgen.
  18. Verfahren nach Anspruch 17, wobei die Isolierschicht durch Abscheiden eines anorganischen Materials über dem Halbleiterchip hergestellt wird.
  19. Verfahren nach Anspruch 17, weiterhin umfassend: vor dem Aufbringen der zweiten Metallschicht Aufbringen einer Polymerschicht über der Isolierschicht und Strukturieren der Polymerschicht, so dass das Polymerschichtmaterial an einer Zone über der ersten Elektrode entfernt wird.
  20. Verfahren nach Anspruch 17, wobei das Strukturieren der zweiten Metallschicht durch einen photolithographischen Prozess bewerkstelligt wird, bei dem ein ganzer Wafer oder rekonstituierter Wafer, der mehrere Halbleiterchips umfasst, gleichzeitig exponiert wird.
  21. Verfahren zum Herstellen eines Halbleiter-Bauelements, umfassend: Aufbringen einer ersten Metallschicht als oberste Metallschicht während der Frontend-Wafer-Level-Verarbeitung des Halbleiterchips; Strukturieren der ersten Metallschicht, um eine erste Elektrode eines Kondensators zu erzeugen; Aufbringen einer Isolierschicht auf der ersten Elektrode und Aufbringen einer zweiten Metallschicht als unterste Metallschicht während der Backend-Wafer-Level-Verarbeitung oder der rekonstituierten Backend-Wafer-Level-Verarbeitung des Halbleiterchips.
  22. Verfahren nach Anspruch 21, wobei das Strukturieren der ersten Metallschicht durch einen photolithographischen Prozess bewerkstelligt wird, bei dem Halbleiterchips des Wafers durch Verwenden der gleichen Maske in mehreren zeitlich hintereinander durchgeführten Prozessen exponiert werden.
  23. Verfahren nach Anspruch 21, wobei das Strukturieren der zweiten Metallschicht durch einen photolithographischen Prozess bewerkstelligt wird, bei dem ein ganzer Wafer oder ein rekonstituierter Wafer, der mehrere Halbleiterchips umfasst, gleichzeitig exponiert wird.
  24. Halbleiter-Bauelement, umfassend: einen ersten Halbleiterchip, der eine integrierte Schaltung umfasst; einen zweiten Halbleiterchip, der eine erste Elektrode eines Kondensators und ein mit der ersten Elektrode verbundenes Chip-Pad umfasst; eine Isolierschicht auf der ersten Elektrode; eine über der Isolierschicht aufgebrachte zweite Elektrode des Kondensators, wobei die zweite Elektrode aus einer über dem zweiten Halbleiterchip angeordneten leitenden Schicht hergestellt ist; eine das Chip-Pad mit der integrierten Schaltung verbindende erste Leitung und eine die zweite Elektrode mit der integrierten Schaltung verbindende zweite Leitung.
  25. Halbleiter-Bauelement nach Anspruch 24, wobei die Isolierschicht aus einem anorganischen Material hergestellt ist.
DE200810051443 2007-10-26 2008-10-13 Halbleitermodul und Herstellungsverfahren hierfür Expired - Fee Related DE102008051443B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/924,691 2007-10-26
US11/924,691 US9331057B2 (en) 2007-10-26 2007-10-26 Semiconductor device

Publications (2)

Publication Number Publication Date
DE102008051443A1 true DE102008051443A1 (de) 2009-07-02
DE102008051443B4 DE102008051443B4 (de) 2014-04-03

Family

ID=40581769

Family Applications (1)

Application Number Title Priority Date Filing Date
DE200810051443 Expired - Fee Related DE102008051443B4 (de) 2007-10-26 2008-10-13 Halbleitermodul und Herstellungsverfahren hierfür

Country Status (2)

Country Link
US (1) US9331057B2 (de)
DE (1) DE102008051443B4 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110291256A1 (en) * 2010-06-01 2011-12-01 Rainer Steiner Method for Fabricating a Semiconductor Chip Package and Semiconductor Chip Package
TWI663633B (zh) * 2018-08-29 2019-06-21 欣興電子股份有限公司 基板結構及其製作方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4974039A (en) * 1989-08-14 1990-11-27 Raytheon Company Field effect transistor having an integrated capacitor
US5377072A (en) 1994-01-10 1994-12-27 Motorola Inc. Single metal-plate bypass capacitor
US5563762A (en) * 1994-11-28 1996-10-08 Northern Telecom Limited Capacitor for an integrated circuit and method of formation thereof, and a method of adding on-chip capacitors to an integrated circuit
US5736448A (en) * 1995-12-04 1998-04-07 General Electric Company Fabrication method for thin film capacitors
US5953635A (en) * 1996-12-19 1999-09-14 Intel Corporation Interlayer dielectric with a composite dielectric stack
SE520173C2 (sv) * 1997-04-29 2003-06-03 Ericsson Telefon Ab L M Förfarande för tillverkning av en kondensator i en integrerad krets
US6184551B1 (en) * 1997-10-24 2001-02-06 Samsung Electronics Co., Ltd Method of forming integrated circuit capacitors having electrodes therein that comprise conductive plugs
US6239482B1 (en) * 1999-06-21 2001-05-29 General Electric Company Integrated circuit package including window frame
DE10039710B4 (de) 2000-08-14 2017-06-22 United Monolithic Semiconductors Gmbh Verfahren zur Herstellung passiver Bauelemente auf einem Halbleitersubstrat
US6624501B2 (en) * 2001-01-26 2003-09-23 Fujitsu Limited Capacitor and semiconductor device
JP3850262B2 (ja) 2001-10-25 2006-11-29 イビデン株式会社 半導体チップ
DE10203397B4 (de) 2002-01-29 2007-04-19 Siemens Ag Chip-Size-Package mit integriertem passiven Bauelement
JP3987847B2 (ja) * 2003-10-17 2007-10-10 Ｎｅｃエレクトロニクス株式会社 Ｍｉｍ構造抵抗体を搭載した半導体装置
KR100635066B1 (ko) 2004-06-03 2006-10-16 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그의 제조 방법
KR100761077B1 (ko) 2005-05-12 2007-09-21 삼성에스디아이 주식회사 유기 전계발광 표시장치
JP4238843B2 (ja) * 2005-06-21 2009-03-18 セイコーエプソン株式会社 半導体チップ、半導体チップの製造方法および電子機器
KR20070067909A (ko) 2005-12-26 2007-06-29 삼성전자주식회사 유기 발광 표시 장치
DE102008046761B4 (de) 2007-09-14 2021-08-05 Infineon Technologies Ag Halbleiterbauelement mit leitfähiger Verbindungsanordnung und Verfahren zur Bildung eines Halbleiterbauelements

Also Published As

Publication number Publication date
US9331057B2 (en) 2016-05-03
US20090108401A1 (en) 2009-04-30
DE102008051443B4 (de) 2014-04-03

Similar Documents

Publication Publication Date Title
DE102008039388B4 (de) Gestapelte Halbleiterchips und Herstellungsverfahren
DE102013101327B4 (de) Verfahren zur Herstellung eines Halbleiter-Bauelements und Halbleiter-Bauelement
DE102008032395B4 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE102010015903B4 (de) Ausrichtung eines rekonfigurierten Wafers
DE10349692B4 (de) Halbleitervorrichtung mit Durchgangselektrode und Verfahren zur Herstellung derselben
DE102020111391A1 (de) Rückseitenkondensatortechniken
DE102010017768B4 (de) Verfahren zum Herstellen eines Halbleiter-Bauelements
DE102019115275A1 (de) Halbleiter-Interconnect-Struktur und Verfahren
DE102015105981A1 (de) Gehäuse und Verfahren zum Bilden von Gehäusen
DE102011001402A1 (de) Halbleiter-Bauelement und Herstellungsverfahren
DE102016100021A1 (de) Gehäusestrukturen und Verfahren ihrer Herstellung
DE102014103050B4 (de) Halbleiter-Bauelement und Verfahren zu dessen Herstellung
DE102016100523B4 (de) Multi-Stack-Package-on-Package-Strukturen
DE102018130035A1 (de) Integrierter schaltkreis-package und verfahren
DE102021100011B4 (de) Organischer interposer mit einer zweischichtigen induktorstruktur und verfahren zu dessen herstellung
DE102019114212A1 (de) Verfahren zum Herstellen einer Umverteilungsschaltkreisstruktur
DE102016114814B4 (de) Halbleitervorrichtung und Herstellungsverfahren
DE102009033442B4 (de) Halbleiterbauelement mit einer Copolymerschicht und Verfahren zur Herstellung eines solchen Halbleiterbauelements
DE102008051443B4 (de) Halbleitermodul und Herstellungsverfahren hierfür
DE102009029870A1 (de) Verfahren zum Herstellen einer Halbleiteranordnung und Halbleiteranordnung
DE102019130405A1 (de) Hybrid-dielektrikum-schema in packages
DE102008051466B4 (de) Bauelement, das einen Halbleiterchip mit mehreren Elektroden enthält und Verfahren zur Herstellung eines solchen Bauelements
DE102022129267A1 (de) Schutzringdesign für Durchkontaktierung
DE102018122358A1 (de) Halbleiter-bauelement und verfahren
DE102020116106B4 (de) Halbleitervorrichtungen und herstellungsverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R020 Patent grant now final

Effective date: 20150106

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee